CN100533218C - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN100533218C
CN100533218C CNB200610149826XA CN200610149826A CN100533218C CN 100533218 C CN100533218 C CN 100533218C CN B200610149826X A CNB200610149826X A CN B200610149826XA CN 200610149826 A CN200610149826 A CN 200610149826A CN 100533218 C CN100533218 C CN 100533218C
Authority
CN
China
Prior art keywords
region
grid
insulating layer
intermediate insulating
active patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610149826XA
Other languages
English (en)
Other versions
CN101097332A (zh
Inventor
金荣柱
李锡宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097332A publication Critical patent/CN101097332A/zh
Application granted granted Critical
Publication of CN100533218C publication Critical patent/CN100533218C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

本发明公开一种制造液晶显示器件的方法。在第一基板的像素区域、第一和第二电路区域上分别形成有源图案而在像素区域的有源图案上形成存储电极。形成第一绝缘层、第一和第二导电层。构图第一电路区域中的第一和第二导电层以由第二导电层形成第一栅极，并且向第一电路区域的有源区注入p+离子形成p+源/漏区。构图第一和第二导电层以在第二电路区域中由第二导电层形成第二栅极，在像素区域中由第二导电层形成公共线以及在像素区域中由第一导电层形成像素电极。N+源/漏区形成在像素区域和第二电路区域每个的有源图案中。第一和第二中间绝缘层中形成有接触孔，源极和漏极经由接触孔电连接至第一和第二电路区域的有源图案的源区和漏区。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种液晶显示器件(LCD)及其制造方法，更具体地，涉及具有简化的制造工序、提高的产率及增强的亮度的一种液晶显示器件及其制造方法。
背景技术
在现在的信息社会，显示器作为虚拟的信息传播媒介已变得越来越重要。为了满足这种需求，显示器应当具有功耗低、外形薄、重量轻并且图像质量高。液晶显示(LCD)器件，其在平板显示器件(FPD)市场中为主要的产品类型，不仅满足这些需要而且可以大规模生产从而每种利用LCD器件的新产品变得快速商业化。因此，LCD器件取代显像管(CRT)作为主要的显示技术。
液晶显示(LCD)器件通过根据图像信息分别向呈矩阵排列的液晶单元提供数据信号以及通过控制该液晶单元的光学的各向异性显示图像。LCD技术中使用的主驱动方法，即有源矩阵(AM)，利用非晶硅薄膜晶体管(a-Si TFT)作为开关器件驱动像素区域的液晶。非晶硅薄膜晶体管技术是在1979年由英国LeComber创立，并在1986年以3英寸液晶便携式电视得到商业化。近来，研发了大于50英寸的LCD。
然而，非晶硅薄膜晶体管的场效应迁移率(～1cm2/Vsec)在用于需要超过1MHz快速运行的外围电路中具有局限性。因此，需要研发利用具有比非晶硅场效应迁移率更大的多晶硅(poly-Si)在玻璃基板上同时形成像素区域和驱动电路区域的技术。
从1982年研发液晶彩色电视后，多晶硅薄膜晶体管技术已应用于诸如可携式摄像机的小型模块中。另外，由于该技术具有低的感光性和高的场效应迁移率从而可直接将驱动电路制造在基板上。
迁移率的增加可提高决定驱动像素数量的驱动电路区的工作频率，从而有助于显示器件的高的精细度。另外，像素区域的信号电压具有减少的充电时间其降低传输信号的失真并提高图像质量。当与高驱动电压(～25V)的非晶硅薄膜晶体管相比，多晶硅薄膜晶体管可在低于10V下驱动，从而降低了功耗。
以下将参照图1说明相关技术LCD器件的结构。图1示出了其中驱动电路区集成在阵列基板上的集成有驱动电路的LCD器件的平面图。
如图所示，该LCD器件包括滤色片基板5、阵列基板10、形成在该滤色片基板5和阵列基板10之间的液晶层(未示出)。该阵列基板10包括单位像素以矩阵形式排列形成的像素区域35；和在排列在像素区域35外围具有数据驱动电路区域31和栅驱动电路区域32的驱动电路区域30。虽未示出，阵列基板10的像素区域35包括多根栅线和数据线，用于通过在阵列基板10上垂直和水平排列限定多个像素区域；作为开关器件形成在栅线和数据线之间的每个交叉处的薄膜晶体管(TFT)；以及形成在像素区域的像素电极。此处，该TFT为利用场效应晶体管(FET)将电压施加到像素电极的开关器件从而通过电场控制电流。
阵列基板10的驱动电路区域30设置在比滤色片基板5突出的像素区域35的外围。数据驱动电路区域31设置在阵列基板10的长边，而栅驱动电路区域31设置在阵列基板10的宽边。数据驱动区域31和栅驱动电路区域32利用具有互补金属氧化物半导体(CMOS)结构的薄膜晶体管，其为反相器从而正确地输出输入信号。CMOS为具有MOS结构的集成电路，其用在需要快速信号处理的驱动电路区域TFT中。CMOS需要n沟道TFT和p沟道TFT，并具有对应NMOS和PMOS的中间水平的速度和密度特征。
栅驱动电路区域32和数据驱动电路区域31通过栅线和数据线分别将扫描信号和数据信号提供给像素电极，并与外部信号输入端口(未示出)连接。栅驱动电路区域32和数据驱动电路区域31控制从外部信号输入端口输入的外部信号发送给每个像素电极。
在滤色片基板5的像素区域35上形成有用于实现颜色的滤色片(未示出)和面向形成在阵列基板10上的像素电极的公共电极(未示出)。滤色片基板5和阵列基板10提供盒间隙以通过衬垫料(未示出)彼此分开，并通过形成在像素区域35的外围的密封图案(未示出)彼此粘接以构成单位LC面板。滤色片基板5和阵列基板10通过形成在滤色片基板5或阵列基板10上的结合键彼此粘接。
由于集成有驱动电路的LCD器件利用多晶硅TFT，所以获得优异的器件性能和高的图像质量。相应地，实现高的精细度并降低功耗。
然而，在同一基板上具有n沟道TFT和p沟道TFT的集成有驱动电路的LCD器件需要比只具有单类型沟道的非晶硅TFT LCD更复杂的制造工序。即为了制造包括多晶硅TFT的阵列基板，需要大量的光刻工序。
光刻工序通过将图案从掩模转移到基板而在基板上形成所需的图案，并且该光刻工序包括诸如光刻胶沉积工序、曝光工序、显影工序等多个工序。因此，该光刻工序降低产品产量，并在薄膜晶体管中产生缺陷的概率高。尤其地，由于形成图案的掩模非常昂贵，当掩模数量增多时用于制造LCD器件的成本将提高。
发明内容
因此，本发明涉及一种液晶显示器件及其制造方法，其基本上消除由于现有技术的局限和不足导致的一个或多个问题。
本发明的一个目的在于提供通过利用单轮掩模工序形成有源图案和存储电极减少用于制造薄膜晶体管的掩模数量的一种液晶显示(LCD)器件及其制造方法。
本发明的另一个目的在于提供通过在栅线构图的同时构图像素电极减少掩模数量的一种液晶显示(LCD)器件及其制造方法。
本发明的另一个目的在于提供改善了开口率的一种液晶显示(LCD)器件。
本发明另外的特征和优点将在以下描述中加以阐述，其中部分特征和优点可以从以下描述中显而易见地看到，或者从本发明的实践中得知。通过在本发明的说明书、权利要求书以及附图中具体指明的结构，本发明的目的和其它优点会得到了解和实现。
为了实现这些和其它优点并根据本文对本发明的目的，如同这里具体和广义所描述的，一种制造液晶显示(LCD)器件的方法包括：利用单掩模分别在第一基板的像素区域、第一电路区域和第二电路区域形成有源图案并且在该像素区域的所述有源图案上形成存储电极；在具有该有源图案和存储电极的第一基板上形成第一绝缘层；在该第一绝缘层上形成第一导电层和第二导电层；构图在第一电路区域的第一和第二导电层以由第二导电层形成第一栅极；将高浓度的p+离子注入到第一电路区域的有源图案以在第一电路区域的有源图案形成p+源/漏区；构图第一和第二导电层以同时在第二电路区域中由第二导电层形成第二栅极、在像素区域中由第二导电层形成公共线以及在像素区域中由第一导电层形成像素电极；在像素区域和第二电路区域每个的有源图案上形成n+源/漏区；在第一绝缘层、第一栅极、第二栅极、公共线和像素电极上形成第一中间绝缘层和第二中间绝缘层；通过部分地去除第一绝缘层、第一中间绝缘层和第二中间绝缘层形成第一接触孔和第二接触孔以暴露在第一和第二电路区域的有源图案的源区和漏区；形成通过第一接触孔分别电连接至第一和第二电路区域的有源图案的源区的源极；形成通过第二接触孔分别电连接至第一和第二电路区域的有源图案的源区的漏极；以及粘接第一基板与第二基板从而在其中设置液晶层。
另一方面，一种制造液晶显示(LCD)器件的方法包括：在第一基板的像素区域、第一电路区域和第二电路区域分别形成有源图案，并在像素区域的该有源图案上同时形成存储电极；在具有该有源图案和存储电极的第一基板上形成绝缘层；在绝缘层上形成导电层；构图该导电层以在第一电路区域中形成第一栅极、在第二电路区域中形成第二栅极、在像素区域中形成公共线和在像素区域上形成像素电极；在第一电路区域的有源图案形成p+源/漏区；在第二电路区域和像素区域每个的有源图案上形成n+源/漏区；在绝缘层上、第一栅极、第二栅极、公共线和像素电极形成中间绝缘层；通过部分去除绝缘层和中间绝缘层形成第一接触孔和第二接触孔以暴露在第一和第二电路区域的源区和漏区；形成通过第一接触孔分别电连接第一和第二电路区域的有源图案的源区的源极；形成通过第二接触孔分别电连接第一和第二电路区域的有源图案的源区的漏极；以及粘接第一基板与第二基板从而在二者之间设置液晶层。
另一方面，一种液晶显示器件，包括：具有像素区域的第一基板；形成在该像素区域的有源图案；形成在具有该有源图案的第一基板的绝缘层；位于该像素区域的栅极、栅极与具有形成在其中的源区和漏区的像素区域的有源图案相邻；形成在像素区域的像素电极，其中该像素电极由设置在像素区域的第一导电材料和沿像素区域的边缘设置在第一导电材料上的第二导电材料形成，以及栅极由第二导电材料形成；形成在该绝缘层、栅极和像素电极上的中间绝缘层，其中第一和第二接触孔分别贯穿该绝缘层和中间绝缘层至源区和漏区，其中一开口贯穿该中间绝缘层，用于开口像素区域；通过该第一接触孔电连接至源区的源极；通过该第二接触孔电连接至漏区的漏极；与该第一基板粘接的第二基板；以及设置在该第一和第二基板之间的液晶层。
应当理解，上面对本发明的概述和下面的详细描述都是示例性和解释性的，并意欲提供对要求保护的本发明的进一步解释。
附图说明
附图提供对本发明的进一步理解，其包含在说明书中并构成说明书的一部分，说明本发明的实施方式并且与说明书一起用于阐述本发明的原理。在附图中：
图1示出了根据相关技术描述集成有驱动电路的LCD器件的结构的示意性平面图；
图2示出了根据本发明的第一示例性实施方式的LCD器件阵列基板的示意性平面图；
图3A到3I依次示出了沿着图2中阵列基板的线II-II’提取的示例性制造工序的截面图；
图4示出了根据本发明的第二示例性实施方式的LCD器件的阵列基板的示意性平面图；
图5A到5H依次示出了沿图4中阵列基板的线IV-IV’提取的示例性制造工序的截面图；
图6A到图6D依次示出了沿图4中阵列基板的线IV-IV’提取的示例性制造工序的平面图；
图7A到7F示出了图5A和图6A所示的第一示例性掩模工序的截面图；
图8示出了沿图4中阵列基板的线A-A’提取的截面图；以及
图9示出了根据本发明的第三示例性实施方式的LCD器件的阵列基板的示意性截面图。
具体实施方式
将参照附图详细描述本发明的优选实施方式，附图中示出了其实施例。在下文将阐述本发明的一种液晶显示(LCD)器件及其制造方法。
图2示出了根据本发明第一示例性实施方式LCD器件的阵列基板的示意平面图，其示出了包括薄膜晶体管(TFT)的像素区域的一个像素；在该LCD器件中，N根栅线和M根数据线彼此交叉以限定M×N个像素。然而，方便起见，在图2中只示出了一个像素。
如图所示，根据本发明的第一示例性实施方式的LCD器件的阵列基板包括在阵列基板110上水平和垂直地排列以限定像素区域的栅线116和数据线117；形成在该栅线116和数据线117的每个交叉区域的薄膜晶体管作为开关器件；以及形成在每个像素区域的像素电极118并且该像素电极118与TFT连接，用于和滤色片基板(未示出)的公共电极一起驱动液晶(未示出)。
该TFT包括与栅线116连接的栅极121、与数据线117连接的源极122以及与像素电极118连接的漏极123。另外，该TFT包括有源图案124’，其用于通过提供给栅极121的栅电压在源极122和漏极123之间形成导电沟道。
此处，有源图案124’由多晶硅薄膜形成，并延伸至像素区域从而与存储图案124”连接，存储图案124”与公共线108一起限定第一存储电容器。即公共线108在像素区域中与栅线116相同的方向上形成并且与存储图案124”重叠其间具有第一绝缘层(未示出)以限定第一存储电容器。该存储图案124”通过利用附加的掩模工序掺杂用于有源图案124’的多晶硅薄膜形成。
源极122和漏极123分别通过形成在第一绝缘层和第二绝缘层(未示出)的第一接触孔140a和第二接触孔140b电连接有源图案124’的源区124a和漏区124b。源极122的一部分延伸以接触数据线117。另外，漏极123的一部分向像素区域延伸以通过形成在第三绝缘层(未示出)的第三接触孔140c电连接像素电极118。向像素区域延伸的漏极123的一部分与形成在下面的公共线108重叠，并且其间具有第二绝缘层，从而构成第二存储电容器。
下文将说明用于制造阵列基板的一种工序。图3A到图3I依次示出了沿图2中阵列基板的线II-II’提取的制造工序的截面图，图2中的阵列基板为其中形成有n沟道TFT的像素区域的阵列基板。此处，n沟道TFT和p沟道TFT形成在电路区域。
如图3A所示，缓冲层111和非晶硅薄膜形成在诸如玻璃的透明绝缘材料的基板110上。接着，该非晶硅薄膜结晶以形成多晶硅薄膜。然后，利用光刻工序构图该多晶硅薄膜(第一掩模工序)，从而形成用于有源图案和存储图案的多晶硅薄膜124。
如图3B所示，通过用光刻胶遮盖一部分多晶硅薄膜图案124实施掺杂工序，从而形成存储图案124”。由光刻胶遮盖的该多晶硅薄膜124形成有源图案124’，其中需要附加的光刻工序(第二掩模工序)。
如图3C所示，第一绝缘层115a和第一导电层依次在整个基板110表面上形成。然后，利用光刻工序选择性地构图第一导电层(第三掩模工序)，从而由保留在有源图案124’上的第一导电层形成栅极121，以及由保留在存储图案124”上的第一导电层形成公共线108。此处，第一导电层由具有低电阻的不透明导电材料诸如铝(Al)、铝合金(Al alloy)、钨(W)、铜(Cu)、铬(Cr)或钼(Mo)形成。公共线108在像素区域中与存储图案124”重叠并且其间具有第一绝缘层115a以限定第一存储电容器。
如图3D所示，阵列基板110的像素区域和电路区域的n沟道TFT区通过由光刻胶形成的第一阻挡层170全部遮盖(第四光刻工序)。然后，高浓度的p+离子注入到电路区域的p沟道TFT区以形成p+源区和漏区。
如图3E所示，电路区域的p沟道TFT区、电路区域的n沟道TFT区、像素区和存储区通过第二阻挡层170’遮盖(第五掩模工序)。然后，高浓度的n+离子注入到像素区域的有源图案124’中，从而形成n+源区124a和n+漏区124b。沟道区124c在源区124a和漏区124b之间形成导电沟道。接着，除去第二阻挡层170’并将低浓度的n离子注入到基板110的整个表面，从而形成n+源区124a、沟道区124c和在n+漏区124b和沟道区124c之间的轻掺杂漏(LDD)区1241。存储区可通过第二阻挡层170’遮盖或不遮盖。将N+离子注入到n沟道TFT区以形成n+源区124a、n+漏区和LDD区1241。
如图3F所示，第二绝缘层115b沉积在基板110的整个表面。接着，通过光刻工序部分地除去第一绝缘层115a和第二绝缘层115b(第六掩模工序)，从而分别形成第一接触孔140a和第二接触孔140b，以部分地暴露源区124a和漏区124b。
如图3G所示，第二导电层形成在基板110的整个表面并利用光刻工序选择性地构图(第七掩模工序)。因此，形成通过第一接触孔140a电连接源区124a的源极122，以及通过形成的第二接触孔140b电连接漏区124b的漏极123。此处，源极122的一部分在一个方向上延伸为数据线117的一部分。另外，漏极123的一部分延伸向像素区域从而与下面形成的公共线108重叠并且其间具有第二绝缘层115b，从而形成第二存储电容器。
如图3H所示，第三绝缘层115c沉积在基板110的整个表面并利用光刻工序选择性地构图(第八掩模工序)，从而形成第三接触孔140c以部分地暴露漏极123。
如图3I所示，第三导电层沉积在基板110的整个表面上，其中形成第三绝缘层115c并且利用光刻工序选择性地构图(第九掩模工序)，从而形成通过第三接触孔140c电连接漏极123的像素电极118。此处，第三导电层可由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的具有高透过率的透明导电材料形成。
根据本发明第一示例性实施方式的阵列基板中，有源图案和存储图案由多晶硅薄膜形成，以及通过附加的掩模工序在该存储图案上实施存储掺杂。因此，通过第九掩模工序制造像素区域的TFT和电路区域。然而，在本发明第二示例性实施方式中，由硅薄膜形成的有源图案和由导电材料形成的存储电极通过采用衍射曝光的单轮掩模工序形成。另外，在第二示例性实施方式中，像素电极在构图栅线的同时进行构图，并且像素区域在形成数据线的同时开口以向外暴露出像素电极。因此，用于制造阵列基板的掩模的数量减少。
图4示出了根据本发明的第二示例性实施方式的LCD器件的阵列基板的示意性平面图，其示出了包括像素区域的TFT的一个像素。在该LCD器件中，N根栅线和M根数据线彼此交叉以限定M×N个像素。然而，简单起见，在图4中只示出了一个像素。
如图所示，根据本发明的第二示例性实施方式的LCD器件的阵列基板210包括在阵列基板210上水平和垂直地排列以限定像素区域的栅线216和数据线217；形成在该栅线216和数据线217每个交叉区域的薄膜晶体管作为开关器件；以及形成在每个像素区域的像素电极并连接TFT(未示出)，用于与滤色片基板的公共电极一起驱动液晶(未示出)。
该TFT包括连接栅线216的栅极221、连接数据线217的源极222和连接到像素电极218的漏极223。另外，该TFT包括用于通过提供给栅极221的栅电压在源极222和漏极223之间形成导电沟道的有源图案224’。
此处，有源图案224’由多晶硅薄膜组成，并延伸向像素区域。由导电材料形成的存储电极230”形成在有源图案224’上。公共线208与栅线216在同一方向上形成并且在像素区域中与下方的存储图案230”重叠其间具有第一绝缘层(未示出)以限定第一存储电容器。第二示例性实施方式的存储图案230”由不同于第一示例性实施方式的不透明导电材料形成并通过单轮掩模工序与有源图案224’同时形成。
在分别由不透明导电材料形成的栅极221、栅线216和公共电极208的下方，栅极图案(未示出)、栅线图案(未示出)和公共电极图案(未示出)分别由透明导电材料形成并分别构图以具有和栅极221、栅线216和公共电极208相同的图案。
源极222和漏极223通过形成在第一绝缘层、第一中间绝缘层(未示出)和第二中间绝缘层(未示出)的第一接触孔240a和第二接触孔240b电连接有源图案224’的源区224a和224b。源极222的一部分在一个方向上延伸以连接数据线217。另外，漏极223的一部分延伸向像素区域以形成突出区域240。漏极223通过突出区域240电连接至像素电极218。虽然该突出区域240在图4中所示为在中间，但它还形成在诸如侧面的其他位置。而且，可形成超过一个的突出区域240。延伸向像素区域的漏极223的一部分与下方的公共线208重叠其间具有第一中间绝缘层和第二中间绝缘层，从而构成第二存储电容器。
根据第二示例性实施方式的第二中间绝缘层215b’(图5G中)可由具有低介电常数的有机绝缘层形成从而像素电极218可部分地重叠数据线217。因此，开口率提高。即，按照本发明的像素电极218形成在数据线217下方以部分地重叠数据线217。此处，中间绝缘层215b’可只用有机绝缘材料形成。
根据本发明第二示例性实施方式的阵列基板中，导电材料沉积在多晶硅薄膜上，并且有源图案224’和存储电极230”通过采用衍射曝光的单轮掩模工序同时形成。因此，掩模的数量减少。而且，根据本发明的第二示例性实施方式的阵列基板中，像素电极218在构图栅线(栅极221、栅线216和公共电极208)的同时构图，并且像素电极218通过在形成数据线(源极222、漏极223和数据线217)的同时在像素区域开口以向外暴露出来。因此，不需要采用用于形成像素电极218的两轮掩模工序(即，用于构图像素电极218的掩模工序和用于形成接触孔以电连接漏极223和像素电极218的掩模工序)。因此，掩模的数量减少。
图5A到5H依次示出了沿图4中阵列基板的线IV-IV’提取的制造工序的截面图，以及图6A到图6D依次示出了沿图4中阵列基板的线IV-IV’提取的的制造工序的平面图。
在像素区域能够形成n沟道TFT或p沟道TFT，并且在电路区域形成该n沟道TFT和p沟道TFT以实现CMOS晶体管。方便起见，在图5A到5H和图6A到6D中示出了一种制造像素区域的n沟道TFT、电路区域的n沟道TFT和电路区域的p沟道TFT的方法。
如图5A和6A所示，缓冲层211和非晶硅薄膜形成在诸如玻璃的透明绝缘材料的基板210上。接着，该非晶硅薄膜结晶以形成多晶硅薄膜。缓冲层阻止基板210内的诸如钠(Na)的杂质进入上面层。
然后，导电层沉积在其上形成有多晶硅薄膜的基板210的整个表面。接着，多晶硅薄膜和该导电层利用光刻工序选择性构图(第一掩模工序)，从而在阵列基板210的像素区域上形成有源图案224’和存储电极230”以及在阵列基板210的电路区域上形成n沟道有源图案224n和p沟道有源图案224p。
如前文所述，有源图案224’、224n、224p和存储电极230”可通过采用衍射曝光的单轮掩模工序形成，以下将详细说明该工序。图7A到7F示出了如图5A和图6A所示的第一掩模工序的截面图。
如图7A所示，缓冲层211和硅薄膜224形成在由诸如玻璃的透明绝缘材料形成的基板210上。在结晶的多晶硅薄膜224上形成由钼(Mo)或铝(Al)基的导电层材料形成的导电层230。
硅薄膜224可由非晶硅薄膜或多晶硅薄膜形成。然而，多晶硅薄膜通常更有优势。多晶硅薄膜可通过在基板上沉积非晶硅薄膜然后通过多种方法结晶该非晶硅薄膜形成。非晶硅薄膜可通过多种方法沉积。该多种方法中代表性的方法包括低压化学气相沉积(LPCVD)和等离子增强化学气相沉积(PECVD)。用于结晶非晶硅薄膜的方法包括在高温炉中热处理非晶硅薄膜的固相结晶(SPC)方法，和利用激光的准分子激光退火(ELA)方法。在准分子激光退火方法中，主要使用脉冲型的激光。然而，近来正在研发一种通过沿水平方向生长晶粒用于改善结晶性能的连续横向结晶(SLS)方法。
如图7B所示，由感光材料形成的光刻胶270沉积在基板210的整个表面上。接着，光利用衍射掩模280选择性地照射光刻胶270。衍射掩模280提供有透射区I、狭缝区II和阻挡区III。透射区I用于全部透射照射的光线，狭缝区II用于透射照射的光线的一部分并阻挡照射光线的另一部分，以及阻挡区III完全遮挡照射的光线。只有通过衍射掩模280的光照射到光刻胶270上。虽然图7B示出了使用衍射掩模280，但替代地可使用半色调掩模或任何其它部分透射的掩模。
如图7C所示，当通过衍射掩模280曝光的光刻胶270显影后，具有一定厚度的第一光刻胶图案270A和第二光刻胶图案270B保留在阻挡区III和狭缝区II。另外，完全除去透射区I的光刻胶以暴露出导电层230的表面。
形成在阻挡区III的第一光刻胶图案270A的厚度大于形成在狭缝区II的第二光刻胶图案270B的厚度。另外，由于使用正性光刻胶，因此可完全除去形成在透射区I的光刻胶。然而，除了正性光刻胶，本发明也可使用负性光刻胶。
如图7D所示，利用第一光刻胶图案270A和第二光刻胶图案270B选择性地除去导电层，从而形成由基板210上的多晶硅薄膜构成的有源图案224’。由导电层构图形成的具有和有源图案224’相同图案的导电层图案230’保留在有源图案224’上。接着，实施用于部分除去第一光刻胶图案270A和第二光刻胶图案270B的灰化工序。
如图7E所示，完全除去在狭缝区II的有源图案224’上的已衍射曝光过的第二光刻胶图案从而暴露导电层图案230’的表面。第一光刻胶图案保留在阻挡区III上作为第三光刻胶图案270A’，第三光刻胶图案270A’的厚度为从第一光刻胶图案的厚度减去第二光刻胶图案的厚度。
如图7F所示，利用第三光刻胶图案270A’作为掩模部分除去导电层图案230’，从而形成由导电层构成的存储电极230”。
如图5B所示，第一绝缘层215a、第一导电层240和第二导电层250形成在基板210的整个表面上。构成像素电极的第一导电层240可由高透过率的透明导电材料形成，诸如氧化铟锡(ITO)或氧化铟锌(IZO)。构成栅极和公共线的第二导电层250由具有低电阻的不透明导电材料形成，诸如铝(Al)、铝合金(Al alloy)、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)。
如图5C所示，像素区域和电路区域的n沟道TFT区全部由第一阻挡层270’遮盖，并且电路区域的p沟道TFF区通过由光刻胶形成的第一阻挡层270’部分遮盖(第二光刻工序)。接着，利用第一阻挡层270’作为掩模，选择性地构图其下的第一导电层和第二导电层，从而在电路区域的p沟道TFT上形成由第二导电层构成的电路区域栅极221p。由第一导电层构成并构图具有与电路区域栅极221p相同图案的栅极图案221p’形成在电路区域栅极221p的下方。
然后，高浓度的p+离子利用第一阻挡层270’作为掩模注入到电路区域的p沟道TFT区，从而形成p+源区224pa和p+漏区224pb。p沟道区224pc形成p+源区224pa和p+漏区224pb之间的导电沟道。
如图5D、5E和6B所示，电路区域的p沟道TFT区由第二阻挡层270”完全遮盖，并且像素区域的n+沟道TFT区和电路区域的n+沟道区由第二阻挡层270”部分遮盖(第三掩模工序)。接着，利用第二阻挡层270’作为掩模选择性地构图其下方的第一导电层和第二导电层，从而在像素区域的n沟道TFT区和电路区域的n沟道TFT区上形成由第二导电层形成的电路区域栅极221、栅线216，以及栅极221n。因此，公共线208形成在存储电极230”上。在像素区域栅极221和电路区域栅极221n的下方形成有由第一导电层构成并构图以具有和像素区域栅极221和电路区域栅极221n相同的图案的像素区域栅极图案221’和电路区域栅极图案221n’。
通过利用第二阻挡层270”形成在像素区域由第一导电层构成的像素电极218。另外，由第二导电层组成并构图以具有和像素电极218相同图案的第二导电层图案250’保留在像素电极218上。通过采用湿刻方法过蚀刻第二导电层，栅极221、221n、221p、栅线216、存储电极230”和像素电极218的宽度小于第二阻挡层270”的宽度。像素区域的公共线208与下方的存储电极230”重叠并且其间具有第一绝缘层215a，从而形成第一存储电容器。
高浓度的n+离子利用第二阻挡层270”作为掩模注入到像素区域的n+沟道TFT区和电路区域的n+沟道TFT区，从而形成n+源区224a和224na以及n+漏区224b和224nb。N沟道区224c和224nc在n+源区224a、224na和n+漏区224b和224nb之间形成导电沟道。
如图5F所示，除去第二阻挡层270”并接着将低浓度的n离子注入到基板210的整个表面，从而在n+源区224a、224na和沟道区224c、224nc之间以及在n+漏区224b、224nb以及沟道区224c、224nc之间形成轻掺杂漏(LDD)区2241。
如图5G和6C所示，第一中间绝缘层215b和第二中间绝缘层215b’沉积在基板210的整个表面并接着用光刻工序部分除去(第四掩模工序)，从而形成用于部分地暴露源区224a、224na和224pa的第一接触孔240a、240na和240pa以及形成用于部分地暴露漏区224b、224nb和224pb的第二接触孔240b、240nb和240pb。利用第四掩模工序除去像素电极218上方的第一中间绝缘层215b和第二中间绝缘层215’，从而形成开口像素区域的孔H。在形成孔H时，去除第一中间绝缘层215b和第二中间绝缘层215b’以朝向第二导电层图案250’和像素电极218内侧，从而通过第一中间绝缘层215b和第二中间绝缘层215b’部分覆盖第二导电层图案250’和像素电极218。
第一中间绝缘层可由SiNx/SiO2构成的双层形成。可在沉积SiO2后实施激活热退火或在沉积SiNx之后实施氢化热退火。也可在沉积SiNx和SiO2后同时利用单退火实施氢化和激活。第一中间绝缘层215b可由单层SiNx或由SiO2/SiNx/SiO2等构成的三层形成。第二中间绝缘层215b’可由具有低电介质常数的有机绝缘层诸如苯并环丁烯或丙烯酸树脂形成。然而，第二中间绝缘层215b’可由与形成第一中间绝缘层215b相同的无机绝缘层组成。另外，第二中间绝缘层215b’可由硅氧化物形成。
在形成像素区域的第二接触孔240b时，像素区域的漏区224b和存储电极230”可一起彼此部分露出。像素区域的漏区224b和存储电极230”可通过形成两个第二接触孔并接着通过该接触孔连接至漏极而互相独立地部分露出。
如图5H和6D所示，第三导电层沉积在基板210的整个表面并接着利用光刻工序选择地构图(第五掩模工序)，从而形成源极222、222n和222p，其通过第一接触孔240a、240na和240np电连接至源区224a、224na和224pb，以及形成漏极223、223n和223p，其通过第二接触孔240b、240nb和240pb电连接至漏区224b、224nb和224pb。这里，像素区域的源极222的一部分在一个方向上延伸以成为数据线217的一部分。同时，像素区域的漏极223的一部分向像素区域延伸以与下方形成的公共线208重叠并且其间具有第一中间绝缘层215b和第二中间绝缘层215b’，从而构成第二存储电容器。另外，漏极223的一部分延伸向像素区域以形成突出区240。漏极直接地连接至形成在其下方的第二导电层图案250’以通过突出区240电连接至像素电极218。
通过第五掩模工序选择性地构图像素区域的第三导电层和形成在其下方的第二导电层图案，从而向外暴露出像素区域的像素电极218。这里，执行该构图从而第二导电层图案250”保留在像素电极218的上边缘以获得工艺容限。根据本发明的第二示例性实施方式的阵列基板中，有源图案224’和存储电极230”通过单轮掩模工序形成。另外，在构图栅线时，同时构图像素电极218，并且在形成数据线时打开像素区域以向外暴露像素电极。因此，用于LCD器件的集成有驱动电路的阵列基板可通过第五掩模工序制造。
根据本发明的第二示例性实施方式，第二中间绝缘层215b’由低介电常数的有机材料形成从而像素电极218可部分地重叠数据线217。因此，开口率提高。
图8示出了沿图4中阵列基板的线A-A’提取的截面图，其中，第二中间绝缘层由有机材料形成。
如所示，根据第二示例性实施方式的像素电极218形成在第一绝缘层215a上，以及由第二导电层组成的第二导电层图案250”保留在像素电极218的上边缘上。在第二导电层图案250”上，第一中间绝缘层215b和第二中间绝缘层215b’依次形成。第一中间绝缘层215b由无机材料形成，以及第二中间绝缘层215b’由有机材料形成。数据线217可通过用低介电常数的有机材料形成第二中间绝缘层215b’部分地重叠像素电极218。因此，像素区域的开口率提高。
第二中间绝缘层可由与形成第一中间绝缘层的相同的无机材料组成，下面将详细说明。图9示出了根据本发明第三示例性实施方式描述LCD器件的阵列基板的示意性截面图，其中第二中间绝缘层由无机材料形成。
如图所示，根据第三示例性实施方式的像素电极318形成在第一绝缘层315a上，以及由第二导电层构成的第二导电层图案350”保留在像素电极318的上边缘上。在第二导电层图案350”上，依次形成第一中间绝缘层315b和第二中间绝缘层315b’。第一中间绝缘层315b和第二中间绝缘层315b’由无机材料形成。
由于第一中间绝缘层315b和第二中间绝缘层315b’由无机材料形成，数据线317可与像素电极318分开。这里，数据线317与像素电极318分开以防止由于数据线317和像素电极318之间产生的寄生电容引起的数据干扰。该寄生电容取决于夹入在数据线317和像素电极318之间的绝缘材料，即，第一中间绝缘层315b和第二中间绝缘层315b’之间的介电常数。当第一中间绝缘层315b和第二中间绝缘层315b’由比有机材料的介电常数大的无机材料形成时，在数据线317和像素电极318之间产生的寄生电容的值增加。为了防止寄生电容增加，数据线317形成为与在其下的像素电极318分开。
当然根据本发明可以使用其它变型。例如，中间绝缘层可为单层。在另一示例性的替代例中，如果第一和第二中间绝缘层形成为比本发明第三示例性实施方式更厚，则数据线以类似于图8的结构的方式形成在像素电极上方。
根据本发明的阵列基板通过在显示图像区域外围形成的密封图案由结合键与滤色片基板粘接。在粘接后的结构中，液晶材料设置在阵列基板和滤色片基板之间。
显然在不脱离本发明的精神和范围的情况下，本领域的普通技术人员可以对本发明的液晶显示器件以及制造方法做出各种改进和变型。因此，本发明意图覆盖所有落入所附权利要求书及其等效物的范围之内的改进和变型。

Claims (39)

1.一种制造液晶显示器件的方法，包括：
利用单掩模在第一基板的像素区域、第一电路区域和第二电路区域上分别形成有源图案并同时在所述像素区域的所述有源图案上形成存储电极；
在具有所述有源图案和所述存储电极的所述第一基板上形成第一绝缘层；
在所述第一绝缘层上形成第一导电层和第二导电层；
构图在所述第一电路区域的所述第一和第二导电层以由所述第二导电层形成第一栅极；
将高浓度的p+离子注入到所述第一电路区域的所述有源图案中以在所述第一电路区域的所述有源图案中形成p+源/漏区；
利用单掩模构图所述第一和第二导电层以在所述第二电路区域中由所述第二导电层形成第二栅极、在所述像素区域中由所述第二导电层形成公共线并且在所述像素区域中由所述第一导电层形成像素电极；
在每个所述像素区域和所述第二电路区域的所述有源图案中形成n+源/漏区；
在所述第一绝缘层、所述第一栅极、所述第二栅极、所述公共线和所述像素电极上形成第一中间绝缘层和第二中间绝缘层；
通过部分地除去所述第一绝缘层、所述第一中间绝缘层和所述第二中间绝缘层形成第一接触孔和第二接触孔以暴露在所述第一和第二电路区域的所述有源图案的所述源区和所述漏区；
形成通过所述第一接触孔分别电连接至所述第一和第二电路区域的所述有源图案的所述源区的源极，并形成通过所述第二接触孔分别电连接至所述第一和第二电路区域的所述有源图案的所述漏区的漏极；以及
粘接所述第一基板与第二基板从而在其间设置液晶层。
2.根据权利要求1所述的方法，其特征在于，在所述形成所述第一接触孔和第二接触孔的步骤中，通过部分地除去所述第一中间绝缘层和所述第二中间绝缘层同时形成一开口以开口所述像素区域。
3.根据权利要求1所述的方法，其特征在于，所述形成所述有源图案并同时形成所述存储电极的步骤包括利用衍射掩模。
4.根据权利要求1所述的方法，其特征在于，所述的形成所述有源图案并同时形成所述存储电极的步骤包括利用半色调掩模。
5.根据权利要求1所述的方法，其特征在于，所述像素区域、所述第一电路区域和所述第二电路区域的所述存储电极和所述有源图案通过单轮掩模工序形成。
6.根据权利要求1所述的方法，其特征在于，所述像素区域、所述第一电路区域和所述第二电路区域的所述有源图案由多晶硅薄膜形成。
7.根据权利要求1所述的方法，其特征在于，所述存储电极由导电材料形成。
8.根据权利要求1所述的方法，其特征在于，所述注入高浓度的p+离子的步骤包括利用所述第一栅极作为掩模将高浓度的p+离子注入到所述第一电路区域以在所述第一电路区域的所述有源图案中在所述第一栅极相邻的部分形成p+源/漏区。
9.根据权利要求1所述的方法，其特征在于，所述在所述第一电路区域上形成所述第一栅极的步骤包括：
用第一阻挡层完全遮盖所述像素区域和所述第二电路区域并部分地遮盖所述第一电路区域；以及
利用所述第一阻挡层作为掩模选择性地除去所述第一和第二导电层以形成所述第一栅极。
10.根据权利要求9所述的方法，其特征在于，所述的构图所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极的步骤包括：
用第二阻挡层完全遮盖所述第一电路区域并部分地遮盖所述像素区域和所述第二电路区域；
利用所述第二阻挡层作为掩模选择性地除去所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极。
11.根据权利要求9所述的方法，其特征在于，所述的构图所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极的步骤包括在所述像素区域中由所述第二导电层形成第三栅极。
12.根据权利要求10所述的方法，其特征在于，所述的利用所述第二阻挡层选择性地除去所述第一和第二导电层的步骤中，用湿刻工序过蚀刻所述第二栅极和所述公共线，以使所述第二栅极和所述公共线的宽度小于所述第二栅极和所述公共线上方的所述第二阻挡层部分对应的宽度。
13.根据权利要求10所述的方法，其特征在于，所述的构图所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极的步骤包括：
除去所述第二阻挡层；以及
将低浓度的n离子注入到所述像素区域和所述第二电路区域的所述有源图案中以形成在所述像素区域和所述第二电路区域的所述有源图案中的低掺杂的漏区。
14.根据权利要求1所述的方法，其特征在于，所述第一中间绝缘层包括无机材料。
15.根据权利要求1所述的方法，其特征在于，所述第一中间绝缘层包括至少两层，所述两层中至少一层含有硅的氮化物。
16.根据权利要求1所述的方法，其特征在于，所述第二中间绝缘层包括有机材料。
17.根据权利要求1所述的方法，其特征在于，所述第二中间绝缘层包括无机材料。
18.根据权利要求1所述的方法，其特征在于，所述像素区域的所述第二接触孔同时暴露所述存储电极的一部分和所述像素区域的所述漏区的一部分。
19.根据权利要求1所述的方法，其特征在于，由所述第二导电层形成的第二导电层图案保留在所述像素电极的上表面。
20.根据权利要求19所述的方法，其特征在于，还包括在所述第二中间绝缘层上形成部分重叠所述像素电极的数据线。
21.根据权利要求20所述的方法，其特征在于，所述像素电极利用与用于形成所述像素区域的所述源/漏极相同的掩模工序形成。
22.根据权利要求20所述的方法，其特征在于，除去所述像素区域上的所述第二导电层图案的一部分以在构图所述数据线的同时暴露所述像素电极。
23.根据权利要求1所述的方法，其特征在于，所述第一导电层包括具有高透过率的透明导电材料。
24.根据权利要求1所述的方法，其特征在于，所述第二导电层包括具有低电阻的不透明导电材料。
25.一种用于制造液晶显示器件的方法，包括：
在第一基板的像素区域、第一电路区域和第二电路区域上分别形成有源图案，并同时在所述像素区域的所述有源图案上形成存储电极；
在具有所述有源图案和所述存储电极的所述第一基板上形成绝缘层；
在所述绝缘层上形成导电层；
构图所述导电层以在所述第一电路区域中形成第一栅极、在所述第二电路区域中形成第二栅极、在所述像素区域中形成公共线和在所述像素区域中形成像素电极；
在所述第一电路区域的所述有源图案中形成p+源/漏区；
在所述像素区域和所述第二电路区域每个的所述有源图案中形成n+源/漏区；
在所述绝缘层、所述第一栅极、所述第二栅极、所述公共线和所述像素电极上形成中间绝缘层；
通过部分除去所述绝缘层和所述中间绝缘层形成第一接触孔和第二接触孔以暴露在所述第一和第二电路区域的所述有源图案的所述源区和所述漏区；
形成分别通过所述第一接触孔电连接至在所述第一和第二电路区域的所述有源图案的所述源区的源极；并形成通过所述第二接触孔分别电连接至在所述第一和第二电路区域的所述有源图案的所述漏区的漏极；以及
粘接所述第一基板与第二基板从而在二者之间设置液晶层。
26.根据权利要求25所述的方法，其特征在于，所述的形成所述导电层的步骤包括在所述绝缘层上形成第一导电层和第二导电层。
27.根据权利要求26所述的方法，其特征在于，所述的构图所述导电层的步骤包括：
构图在所述第一电路区域中的所述第一和第二导电层以由所述第二导电层形成第一栅极；以及
构图所述第一和第二导电层以同时在所述第二电路区域中由所述第二导电层形成第二栅极、在所述像素区域中由所述第二导电层形成公共线和在所述像素区域中由所述第一导电层形成像素电极。
28.根据权利要求27所述的方法，其特征在于，所述的形成所述p+源/漏区的步骤在所述的构图所述第一和第二导电层以形成所述第一栅极的步骤之后，并且在所述的构图所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极的步骤之前实施。
29.根据权利要求27所述的方法，其特征在于，所述的形成所述n+源/漏区的步骤在所述的构图所述第一和第二导电层以形成所述第一栅极的步骤之后，并在所述的构图所述第一和第二导电层以形成所述第二栅极、所述公共线和所述像素电极的步骤之后实施。
30.根据权利要求25所述的方法，其特征在于，所述的形成所述中间绝缘层的步骤包括形成第一中间绝缘层和第二中间绝缘层。
31.根据权利要求30所述的方法，其特征在于，所述第二中间绝缘层由有机材料形成。
32.根据权利要求30所述的方法，其特征在于，所述第一中间绝缘层由无机材料组成。
33.根据权利要求32所述的方法，其特征在于，所述第一中间绝缘层包括至少两层，其中至少一层含有硅的氮化物。
34.一种液晶显示器件，包括：
具有像素区域的第一基板；
形成在所述像素区域上的有源图案；
形成在具有所述有源图案的所述第一基板上的绝缘层；
位于所述像素区域的栅极，所述栅极与具有形成在其中的源和漏区的所述像素区域的所述有源图案相邻；
形成在所述像素区域中的像素电极，其中所述像素电极由设置在所述像素区域的第一导电材料和沿着所述像素区域的边缘设置在所述第一导电材料上的第二导电材料形成，以及其中所述栅极由所述第二导电材料形成；
形成在所述绝缘层、所述栅极和所述像素电极上的中间绝缘层，其中第一和第二接触孔分别贯穿所述绝缘层和所述中间绝缘层至所述源区和所述漏区，以及其中一开口贯穿所述中间绝缘层，用于开口所述像素区域；
源极，通过所述第一接触孔电连接至所述源区；
漏极，通过所述第二接触孔电连接至所述漏区；
第二基板，粘接到所述第一基板；以及
液晶层，设置在所述第一和第二基板之间；
35.根据权利要求34所述的液晶显示器件，其特征在于，所述中间绝缘层包括第一中间绝缘层和第二中间绝缘层。
36.根据权利要求35所述的液晶显示器件，其特征在于，所述第一中间绝缘层由硅的氮化物形成，其中所述第二中间绝缘层包括苯并环丁烯和丙烯酸树脂其中之一。
37.根据权利要求35所述的液晶显示器件，其特征在于，还包括数据线，所述数据线在所述第二中间绝缘层上直接在所述像素电极的所述第二导电材料的一部分上方。
38.根据权利要求37所述的液晶显示器件，其特征在于，所述第一中间绝缘层包括有机材料。
39.根据权利要求34所述的液晶显示器件，其特征在于，所述第一导电材料包括透明导电材料，其中所述第二导电材料包括具有低电阻的不透明导电材料。
CNB200610149826XA 2006-06-30 2006-10-25 液晶显示器件及其制造方法 Expired - Fee Related CN100533218C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060061664 2006-06-30
KR1020060061664A KR101250789B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
CN101097332A CN101097332A (zh) 2008-01-02
CN100533218C true CN100533218C (zh) 2009-08-26

Family

ID=38929113

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610149826XA Expired - Fee Related CN100533218C (zh) 2006-06-30 2006-10-25 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US8269907B2 (zh)
JP (1) JP4546444B2 (zh)
KR (1) KR101250789B1 (zh)
CN (1) CN100533218C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098682B2 (ja) * 2008-02-15 2012-12-12 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
CN101847638B (zh) * 2009-03-25 2012-07-25 华映视讯（吴江）有限公司 主动组件阵列基板以及液晶显示面板
TW201108176A (en) * 2009-08-27 2011-03-01 Aussmak Optoelectronic Corp Display module and display apparatus
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8567934B2 (en) 2011-04-14 2013-10-29 Xerox Corporation Multi-plane filter laminate to increase filtration surface area
KR101415684B1 (ko) * 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP5849489B2 (ja) 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103745954B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104793415A (zh) * 2014-01-17 2015-07-22 群创光电股份有限公司 薄膜晶体管基板、显示面板及显示装置
JP2016218094A (ja) * 2015-05-14 2016-12-22 東京エレクトロン株式会社 液晶表示装置の製造方法及び液晶表示装置の製造装置
CN105702585B (zh) * 2016-03-31 2019-08-27 京东方科技集团股份有限公司 一种薄膜晶体管和显示基板及其制作方法、显示器件
CN110426906B (zh) * 2018-08-10 2022-03-04 友达光电股份有限公司 像素阵列基板
CN111446281B (zh) * 2020-04-28 2023-06-02 深圳市华星光电半导体显示技术有限公司 透明显示面板和透明显示装置
CN114822250B (zh) * 2020-12-28 2023-06-06 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286843B2 (ja) * 1990-04-11 2002-05-27 セイコーエプソン株式会社 液晶パネル
JP4641582B2 (ja) 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP2003229433A (ja) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100760939B1 (ko) * 2003-05-23 2007-09-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
KR101031674B1 (ko) * 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
JP2005294418A (ja) * 2004-03-31 2005-10-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101236726B1 (ko) * 2006-06-30 2013-02-25 엘지디스플레이 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US8269907B2 (en) 2012-09-18
KR20080003122A (ko) 2008-01-07
US20080002080A1 (en) 2008-01-03
JP4546444B2 (ja) 2010-09-15
JP2008015454A (ja) 2008-01-24
US20120320299A1 (en) 2012-12-20
US8665386B2 (en) 2014-03-04
CN101097332A (zh) 2008-01-02
KR101250789B1 (ko) 2013-04-08

Similar Documents

Publication Publication Date Title
CN100533218C (zh) 液晶显示器件及其制造方法
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100461431C (zh) 液晶显示器件的阵列基板及其制造方法
CN101211863B (zh) 液晶显示器件及其制造方法
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
JP4722118B2 (ja) 液晶表示装置及びその製造方法
JP2001166338A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN101097331B (zh) 液晶显示器件及其制造方法
JP4669834B2 (ja) 液晶表示装置の製造方法
CN1277150C (zh) 液晶显示板的制造方法
CN101937144B (zh) 液晶显示装置的制造方法
CN100592180C (zh) 液晶显示器及其制造方法
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
CN101097369A (zh) 液晶显示装置及其制造方法
CN100464235C (zh) 液晶显示器件及其制造方法
US7602454B2 (en) Liquid crystal display and method for fabricating the same
KR101338107B1 (ko) 액정표시장치의 제조방법
CN100386689C (zh) 液晶显示器像素结构的制造方法
KR101224049B1 (ko) 액정표시장치의 제조방법
KR101338108B1 (ko) 액정표시장치의 제조방법
CN110412805A (zh) 阵列基板及其制作方法、液晶显示装置
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR101193448B1 (ko) 액정표시소자
KR101358220B1 (ko) 액정표시장치의 제조방법
KR20080056820A (ko) 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20181025