KR20080056820A - 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080056820A
KR20080056820A KR1020060129839A KR20060129839A KR20080056820A KR 20080056820 A KR20080056820 A KR 20080056820A KR 1020060129839 A KR1020060129839 A KR 1020060129839A KR 20060129839 A KR20060129839 A KR 20060129839A KR 20080056820 A KR20080056820 A KR 20080056820A
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
substrate
forming
Prior art date
Application number
KR1020060129839A
Other languages
English (en)
Other versions
KR101288116B1 (ko
Inventor
강수혁
김성환
박용인
이경묵
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060129839A priority Critical patent/KR101288116B1/ko
Publication of KR20080056820A publication Critical patent/KR20080056820A/ko
Application granted granted Critical
Publication of KR101288116B1 publication Critical patent/KR101288116B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 자세하게는 게이트 배선의 저항을 낮추는 것을 통해 소자 성능과 신뢰성이 향상된 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명의 특징은 고저항인 게이트 배선의 저항을 낮추기 위해, 게이트 배선에 리던던시 패턴을 겸한 ITO 패턴을 더욱 구성하는 것을 특징으로 한다.

Description

폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법{An Array Substrate of Poly-Silicon Liquid Crystal Display Device and the method for fabricating thereof}
도 1은 종래의 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도.
도 3은 본 발명의 제 1 실시예에 따른 폴리 실리콘 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 4a 내지 도 4g와, 도 5a 내지 도 5g는 도 3의 Ⅳ-Ⅳ, Ⅴ-Ⅴ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 단면도.
도 6a 내지 6d와, 도 7a 내지 7d는 본 발명의 제 2 실시예에 따른 폴리 실리콘 액정표시장치용 어레이 기판의 단위 화소를 나타낸 단면도로, 자세하게는 도 3의 Ⅳ-Ⅳ, Ⅴ-Ⅴ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명*
100 : 투명 기판 120 : 게이트 배선
125 : 게이트 전극 130 : 데이터 배선
132 : 소스 전극 134 : 드레인 전극
141 : 폴리 실리콘층 170 : 화소 전극
190 : 리던던시 패턴 CH2 : 드레인 콘택홀
CH3, CH4 : 제 1 및 제 2 게이트 콘택홀 T : 박막트랜지스터
P : 화소 영역
본 발명은 액정표시장치에 관한 것으로, 자세하게는 소자 성능과 신뢰성이 향상된 바텀 게이트 방식의 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube: CRT)을 대체하는 경량 박막형 평판표시장치에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
특히, 이러한 평판 표시장치에서는 능동구동 액정표시소자가 주류를 이루고 있다. 능동구동 액정표시장치에서는 박막트랜지스터가 단위 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
그 중에 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상표시장치의 용도로 CRT(cathode ray tube)를 대체하면서 액정표시장치(Liquid Crystal Display Device: LCD)가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
일반적인 액정표시장치는 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 컬러필터 기판 및 어레이 기판과, 상기 두 기판 사이에 주입된 액정층으로 구성된다.
이때, 상기 어레이 기판에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 교차하는 복수개의 데이터 배선과, 상기 각 게이트 배선 및 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막트랜지스터가 구비된다.
여기서, 박막트랜지스터의 액티브층으로 사용되는 실리콘층에 따라 구분될 수 있는데, 이때 비정질 실리콘을 액티브층으로 사용하는 방법과 폴리 실리콘을 액티브층으로 사용하는 것으로 구분될 수 있다.
폴리실리콘을 사용한 액티브층은 비정질 실리콘 보다 캐리어의 이동도가 10배 내지 100배 정도 더 빨라, 기판 위에 구동회로를 만들 수 있으며, 이에 따라 고해상도 패널의 스위칭 소자로 사용하는 것이 유리하다.
따라서, 폴리실리콘을 액티브층으로 사용하는 액정표시소자는 차세대 고성능 지능표시 시스템을 실현하는 기술로 인식되고 있다.
이하, 첨부한 도면을 참조하여 종래의 액정표시장치에 대해 설명한다.
도 1은 종래의 액정표시장치용 어레이 기판에 대한 단위 화소를 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도이다.
도 1과 도 2에 도시한 바와 같이, 투명 기판(10) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 구리(Cu)와 같은 도전성 금속 그룹 중 선택된 하나를 증착하고, 이를 패턴하게 되면 일 방향으로 게이트 배선(20)과, 상기 게이트 배선(20)에서 연장된 게이트 전극(25)이 형성된다.
상기 게이트 배선 및 전극(20, 25)이 형성된 기판(10) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나로 게이트 절연막(45)이 형성된다.
다음으로, 상기 게이트 절연막(45) 상부에서 상기 게이트 전극(25)과 그 일부가 중첩되는 액티브층(40)과 오믹 콘택층(41)이 적층된 형태로 형성된다.
이때, 상기 액티브층(40)은 순수 비정질 실리콘으로, 상기 오믹 콘택층(41)은 불순물 비정질 실리콘으로 각각 이루어진다.
여기서, 상기 액티브 및 오믹 콘택층(40, 41)은 화학기상증착법(plasma enhanced chemical vapor deposition: PECVD)으로 형성될 수 있다.
상기 액티브 및 오믹 콘택층(40, 41) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 구리(Cu)와 같은 도전성 금속 그룹 중 선택된 하나 또 는 그 이상을 증착하여 소스 및 드레인 금속층(미도시)을 형성하고, 이를 패턴하게 되면, 상기 게이트 배선(20)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 연장된 소스 전극(32)과, 이와는 이격된 드레인 전극(34)이 구성된다.
여기서, 상기 소스 및 드레인 전극(32, 34)을 이격한 사이로 드러난 오믹 콘택층(41)을 제거하여 액티브층(40)이 노출되도록 한다.
이때, 상기 게이트 전극(25)과, 액티브 및 오믹 콘택층(40, 41)과 소스 및 드레인 전극(32, 34)을 포함하여 박막트랜지스터(T)가 이루어진다.
그리고, 상기 소스 및 드레인 전극(32, 34)이 형성된 기판(10) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나로 보호막(55)이 형성된다.
다음으로, 상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 통해 상기 드레인 전극(34)과 접촉되는 화소 전극(70)이 화소 영역(P)에 형성된다.
이상으로, 전술한 공정을 통해 종래의 액정표시장치용 어레이 기판을 제작할 수 있다.
그러나, 종래의 액정표시장치용 어레이 기판에 이용되는 박막트랜지스터(T)를 비정질 실리콘으로 형성하다 보면, 캐리어의 이동도(mobility of carrier)가 느려 고속 응답의 액정표시장치를 제작하는데 어려움이 따른다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 소자 특성을 향상할 수 있는 폴리 실리콘을 자기장 결정화 방법을 통해 형성함으로써, 게이트 전극이 최하부에 구성되는 바텀 게이트 방식의 폴리 실리콘 액정표시장치를 제작할 수 있다.
또한, 게이트 배선의 저항을 고려하여 이와 병렬 구조로 연결되는 리던던시 패턴을 추가로 형성하는 것을 통해 고속 응답의 액정표시장치용 어레이 기판을 제작하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판과, 상기 기판 상에 일 방향으로 구성된 게이트 배선과, 상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 배선과 수직하게 교차하는 방향으로 구성된 데이터 배선및, 상기 데이터 배선에서 연장된 소스 전극과, 이와 이격된 드레인 전극과;
상기 게이트 전극과, 소스 및 드레인 전극을 이격한 사이에 차례로 개재되는 폴리 실리콘층, 비정질 실리콘층 및 오믹 콘택층을 포함하는 반도체층과, 상기 드레인 전극과 드레인 콘택홀을 통해 접촉되는 화소 전극과, 상기 게이트 배선과 접촉하여 저항을 낮추는 리던던시 패턴을 포함하는 것을 특징으로 한다.
이때, 상기 게이트 전극 및 배선은 몰리브덴(Mo), 몰리브덴 합금(MoW) 및 크 롬(Cr)을 포함하는 내열성이 강한 고저항 금속이 이용되고, 상기 화소 전극과 리던던시 패턴은 동일층에서 투명한 도전성 금속으로 구성되는 것을 특징으로 한다.
그리고, 상기 리던던시 패턴은 투명한 도전성 금속과 저저항 금속이 적층 구성되며, 상기 리던던시 패턴은 상기 게이트 배선과 중첩하고, 이와 동일한 일 방향으로 구성되는 것을 특징으로 한다.
여기서, 상기 폴리 실리콘층은 자기장 결정화 공정 방법을 통해 구성되는 것을 특징으로 하고, 상기 리던던시 패턴은 게이트 배선의 리페어(repair) 기능을 겸한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 일 방향으로 게이트 배선과, 게이트 전극을 형성하는 단계와, 상기 게이트 전극과 게이트 배선이 형성된 기판 상부에 게이트 절연막을 형성하는 단계와;
상기 게이트 전극에 대응하는 게이트 절연막의 상부에 섬형상의 폴리 실리콘층과, 비정질 실리콘층 및 오믹 콘택층이 적층된 반도체층을 형성하는 단계와, 상기 반도체층이 형성된 기판 상에 데이터 배선과, 상기 데이터 배선에서 연장된 소스 전극과, 이와는 이격된 드레인 전극을 형성하는 단계와, 상기 드레인 전극과 접촉하는 화소 전극과, 상기 게이트 배선과 접촉하는 리던던시 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 소스 및 드레인 전극을 이격한 사이로 드러난 상기 오믹 콘택층과 비정질 실리콘층을 차례로 제거하여 상기 폴리 실리콘층을 노출하는 단계와, 상기 데이터 배선과, 소스 및 드레인 전극이 형성된 기판 상에 상기 드레인 전극의 일부와, 상기 게이트 배선 각각의 일부를 노출하는 드레인 콘택홀과, 복수의 게이트 콘택홀을 갖는 보호막을 형성하는 단계를 더 포함한다.
이때, 상기 게이트 전극 및 배선은 몰리브덴(Mo), 몰리브덴 합금(MoW) 및 크롬(Cr)을 포함하는 내열성이 강한 고저항 금속이 이용되고, 상기 리던던시 패턴은 상기 게이트 배선과 접촉하는 동시에, 상기 게이트 배선과 중첩하여, 이와 동일한 일 방향으로 형성되는 것을 특징으로 한다.
상기 리던던시 패턴은 게이트 배선의 리페어(repair) 기능을 겸하며, 상기 화소 전극과, 리던던시 패턴은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한다.
또한, 상기 섬형상의 폴리 실리콘층을 형성하는 단계에 있어서, 상기 게이트 절연막이 형성된 기판의 전면에 순수 비정질 실리콘층을 형성하는 단계와, 상기 순수 비정질 실리콘층이 형성된 기판을 자기장 결정화 공정 챔버로 이송하는 단계와, 상기 챔버 내부를 500 oC 내지 1000 oC 내의 범위로 가열하는 단계와;
상기 기판을 스테이지에 고정한 후, 이와 이격된 상부 및 하부에 제 1 및 제 2 마그넷을 정렬하는 단계와, 상기 제 1 및 제 2 마그넷을 통한 교류 자기장을 인가하여 결정화를 진행하여 폴리 실리콘층을 형성하고, 이를 섬형상으로 패턴하는 단계를 포함한다.
이때, 상기 제 1 및 제 2 마그넷은 스캔 방식으로 진행되는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 게이트 배선과 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 대응하는 게이트 절연막의 상부에 섬형상의 폴리 실리콘층과, 비정질 실리콘층 및 오믹 콘택층이 적층된 반도체층을 형성하는 단계와;
상기 반도체층이 형성된 기판 상에 데이터 배선과, 이격된 소스 전극및, 드레인 전극을 형성하는 단계와, 상기 드레인 전극과 접촉되고 투명한 도전성 금속으로 형성된 화소 전극과, 상기 게이트 배선과 접촉되고 투명한 도전성 금속과 저저항 금속이 적층된 리던던시 패턴을 형성하는 단계를 포함한다.
이때, 상기 소스 및 드레인 전극을 이격한 사이로 드러난 상기 오믹 콘택층과 비정질 실리콘층을 차례로 제거하여 상기 폴리 실리콘층을 노출하는 단계와, 상기 데이터 배선과, 소스 및 드레인 전극이 형성된 기판 상에 상기 드레인 전극의 일부와, 상기 게이트 배선 각각의 일부를 노출하는 드레인 콘택홀과, 복수의 게이트 콘택홀을 갖는 보호막을 형성하는 단계를 더 포함한다.
그리고, 상기 저저항 금속은 알루미늄(Al)이나 알루미늄 합금(AlNd)을 포함하는 도전성 금속 그룹 중에서 선택되는 것을 특징으로 한다.
또한, 상기 화소 전극과 리던던시 패턴을 동시에 형성하는 단계는 상기 투명한 도전성 금속층과, 저저항 금속층을 차례로 형성하고, 그 상부에 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와, 상기 포토레지스트층의 이격된 상부에, 상기 화소 전극이 형성될 부분은 반투과부가 위치하고 상기 리던던시 패턴이 형성될 부분은 차단부가 위치하고, 이를 제외한 부분은 투과부가 위치하도록 구성된 마스크를 정렬하는 단계와;
상기 마스크와 이격된 상부에서 노광 및 현상하는 공정을 통해, 상기 차단부에 대응하는 포토레지스트층은 그대로 존재하고, 상기 반투과부에 대응하는 포토레지스트층은 높이가 낮아진 상태가 되며, 상기 투과부에 대응하는 포토레지스트층은 모두 제거되는 단계와, 상기 남겨진 포토레지스트층을 마스크로 이용하여, 상기 투과부에 대응하여 노출된 상기 저저항 금속층과, 그 하부의 투명한 도전성 금속층을 모두 제거하는 단계와;
상기 남겨진 포토레지스트층을 애슁하는 단계를 통해, 상기 차단부에 대응하는 포토레지스트층은 높이가 낮아진 상태가 되고, 상기 반투과부에 대응하는 포토레지스트층은 모두 제거되는 단계와, 상기 남겨진 포토레지스트층을 마스크로 이용하여, 노출된 저저항 금속층만을 제거하여, 상기 투명한 도전성 금속으로 이루어진 화소 전극과, 투명한 도전성 금속과 저저항 금속이 적층된 리던던시 패턴을 형성하는 단계와, 상기 남겨진 포토레지스트층을 제거하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 폴리 실리콘 액정표시장치에 대해 설명한다.
--- 제 1 실시예 ---
도 3은 본 발명의 제 1 실시예에 따른 폴리 실리콘 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 투명 기판(100) 상에 일 방향으로 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장된 게이트 전극(125)을 구성한다.
상기 게이트 배선(120)과 수직하게 교차하는 방향으로 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장된 소스 전극(132)과, 이와는 이격된 드레인 전극(134)을 구성한다.
여기서, 상기 게이트 배선(120)과 데이터 배선(130)이 교차하여 정의하는 영역을 화소 영역(P)이라 한다.
상기 게이트 배선(120)과 데이터 배선(130)이 교차하는 부분에 박막트랜지스터(T)를 구성하며, 이때 상기 박막트랜지스터(T)는 게이트 전극(125)과, 소스 및 드레인 전극(132, 134)과, 이들 사이에 차례로 개재된 폴리 실리콘층(141), 비정질 실리콘층(미도시) 및 오믹 콘택층(미도시)을 포함하여 이루어진다.
이때, 상기 폴리 실리콘층(141), 비정질 실리콘층 및 오믹 콘택층(미도시)을 포함하여 반도체층을 이룬다.
여기서, 상기 소스 전극(132)과 드레인 전극(134)을 이격한 사이로 폴리 실리콘층(141)이 노출되며, 노출된 부분은 액티브 채널이 된다.
그리고, 상기 드레인 전극(134)과 드레인 콘택홀(CH2)을 통해 접촉되는 화소 전극(170)을 화소 영역(P)에 구성한다.
또한, 상기 일 방향으로 구성된 게이트 배선(120)과 복수의 콘택홀(CH3, CH4)을 통해 접촉되는 리던던시 패턴(190)을 게이트 배선(120)과 대응되도록 중첩 하여 구성한다.
전술한 구성에서 자기장 결정화 공정 방법을 통해 폴리 실리콘층(141)을 형성함으로써, 우수한 소자 성능과 신뢰성을 가질 수 있고, 화소 전극(170)과 동일층 동일 물질로 게이트 배선(120)과 병렬로 연결되는 리던던시 패턴(190)을 추가로 구성하는 것을 통해 게이트 배선(120)의 저항을 낮출 수 있는 것을 특징으로 한다.
이를 통해, 직접 회로를 실현할 수 있고, 고속 응답에 대응할 수 있어 고화질의 액정표시장치를 제작할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 폴리 실리콘 액정표시장치용 어레이 기판의 제조방법에 대해 설명한다.
도 4a 내지 도 4g와, 도 5a 내지 도 5g는 도 3의 Ⅳ-Ⅳ, Ⅴ-Ⅴ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 단면도이다.
도 4a와 도 5a에 도시한 바와 같이, 투명 기판(100) 상에 도전성 금속 그룹 중에서 선택된 하나 또는 그 이상의 물질을 증착하고 이를 패턴하여, 일 방향으로 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장된 게이트 전극(125)을 형성한다.
여기서, 상기 도전성 금속은 몰리브덴(Mo), 몰리브덴 합금(MoW) 및 크롬(Cr) 등과 같은 내열성이 강한 고저항 금속을 이용하게 된다. 그 이유는 후속 공정으로 진행되는 자기장 결정화 방법을 이용하는 공정이 통상 700 oC 에 육박하는 고온 공정으로 진행되기 때문에, 고온에 취약한 저저항 재료인 알루미늄(Al) 및 알루미늄 합금(AlNd)을 사용할 수 없기 때문이다.
다음으로, 상기 게이트 배선(120)과 게이트 전극(125)이 형성된 기판(100) 상부 전면에 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나를 증착하여 게이트 절연막(145)을 형성한다.
도 4b와 도 5b에 도시한 바와 같이, 상기 게이트 절연막(145)이 형성된 기판(100) 상에 제 1 순수 비정질 실리콘층(141a)을 형성한다.
다음으로, 도 4c 내지 도 5c에 도시한 바와 같이, 상기 제 1 순수 비정질 실리콘층(도 4b의 141a)이 형성된 기판(100)을 자기장 결정화 공정 챔버(195)로 이송하는 단계를 진행한다.
상기 자기장 결정화 공정 챔버(195)는 500 oC 내지 1000 oC 정도의 고온 분위기에서 진행되며, 이러한 챔버(195) 내부에서 제 1 순수 비정질 실리콘층(도 4b의 141a)이 형성된 기판(100)과 이격된 상하부에서 교류 자기장(alternative magnetic field: AMF)을 발생하는 것을 특징으로 한다.
다음으로, 상기 자기장 결정화 챔버(195)로 이송된 상기 제 1 순수 비정질 실리콘층(도 4b의 141a)이 형성된 기판(100)을 스테이지(미도시)에 고정시킨 후, 이와 이격하여 상부 및 하부 마그넷(magnet: 185, 186)을 각각 정렬한다. 이때, 상기 상부 및 하부 마그넷(185, 186)은 스캔방식(scan type)으로 진행된다.
따라서, 상기 챔버(195) 내부를 고온의 분위기로 만든 후, 상부 및 하부 마그넷(185, 186)을 이용하여 수직한 교류 자기장(AMF)을 인가하게 된다.
이러한 수직한 교류 자기장(AMF)을 통해, 상기 제 1 순수 비정질 실리콘층(도 4b의 141a)에 서서히 결정화가 진행되고, 스캔 방식을 통해 기판(100) 전체의 제 1 순수 비정질 실리콘층(도 4b의 141a)이 결정화되어 폴리 실리콘층(141)을 형성하게 된다.
이러한 교류 자기장(AMF)의 원리에 대해 설명하면, 결정화의 주요 에너지원은 열이고, 교류 자기장(AMF)은 보조적인 역할을 한다. 이때, 교류 자기장(AMF)에 의해 제 1 순수 비정질 실리콘층(도 4b의 141a) 내부에 전류가 유도되고, 이렇게 유도된 내부 전류에 의해 줄(joul)열을 발생시켜 결정화를 더욱 가속시키게 되며, 상기 교류 자기장(AMF)에 의해 원자를 이동시키는 힘을 가하여 결정화를 촉진시키게 되는 것이다.
다음으로, 도 4d와 도 5d에 도시한 바와 같이, 상기 폴리 실리콘층(141)이 형성된 기판(100) 상부에 제 2 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 적층 형성하고, 이를 패턴하여 폴리 실리콘층(141)과, 비정질 실리콘층 및 오믹 콘택층(142, 143)을 형성한다.
따라서, 상기 폴리 실리콘층(141)과 비정질 실리콘층 및 오믹 콘택층(142, 143)을 포함하여 반도체층(140)을 이룬다.
도 4e와 도 5e에 도시한 바와 같이, 상기 반도체층(140)이 형성된 기판(100) 상부에 몰리브덴(Mo), 몰리브덴 합금(MoW), 알루미늄 합금(AlNd) 및 크롬(Cr) 등과 같은 도전성 금속 그룹 중 선택된 하나 또는 그 이상을 증착하고, 이를 패턴하여 상기 게이트 배선(120)과 수직하게 교차하는 데이터 배선(130)과, 상기 데이터 배 선(130)에서 연장된 소스 전극(132)과, 이와는 이격된 드레인 전극(134)을 형성한다.
다음으로, 상기 소스 전극(132)과 드레인 전극(134)의 이격된 사이로 드러난 오믹 콘택층(143)과, 그 하부의 액티브층(142)을 차례로 제거하여, 폴리 실리콘층(141)이 노출되도록 하여, 이 부분을 채널(ch)로 활용한다.
도 4f와 도 5f에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(132, 134)이 형성된 기판(100) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나 또는 벤조사이클로부텐(benzocyclobutene:BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.
다음으로, 상기 드레인 전극(134)과 게이트 배선(120) 각각의 일부분에 대응하는 보호막(155)을 제거하여 드레인 콘택홀(CH2)과, 복수의 게이트 콘택홀(CH3, CH4)을 각각 형성한다.
다음으로, 도 4g와 도 5g에 도시한 바와 같이, 상기 드레인 콘택홀(CH2)과, 복수의 게이트 콘택홀(CH3, CH4)을 포함하는 보호막(155) 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고, 이를 패턴하여 상기 드레인 전극(134)과 접촉하는 화소 전극(170)을 화소 영역(P)에 형성한다.
이와 동시에, 상기 게이트 배선(120)과 복수의 게이트 콘택홀(CH3, CH4)을 통해 접촉되는 리던던시 패턴(190)을 상기 게이트 배선(120)과 중첩하여 일 방향으로 형성한다.
이상으로, 전술한 공정을 통해 폴리 실리콘 액정표시장치용 어레이 기판을 제작할 수 있다.
따라서, 본 발명에서는 자기장 결정화 공정 방법으로 폴리 실리콘층을 형성하는 것을 통해 소자 성능과 신뢰성을 확보할 수 있으며, 게이트 배선과 병렬로 구성된 리던던시 패턴을 통해 게이트 배선의 저항을 낮출 수 있다.
이를 통해, 신호 지연과 같은 문제를 방지할 수 있어 고화질의 액정표시장치용 어레이 기판을 제작할 수 있다.
또한, 게이트 배선의 단선을 리페어할 수 있다.
이때, 전술한 공정에서 ITO(또는 IZO)의 저항이 일반적으로 도전성 금속 재료에 비해 높은 저항을 가지고는 있지만, 게이트 배선과 함께 병렬로 구성하게 되면, 게이트 배선의 저항 보다 ITO//Gate 병렬 배선의 총 저항(total resistance)이 더 낮아진다.
이를 수학식으로 나타내면,
Figure 112006093885317-PAT00001
Figure 112006093885317-PAT00002
이다. 그러나, ITO(또는 IZO)의 저항이 일반적으로 도전성 금속 재료에 비해 높은 저항을 가지므로, 병렬 구성을 하여도 총 저항을 낮추는데 한계가 있다.
이하, 첨부한 도면을 참조하여 게이트 배선의 총 저항을 더욱 낮추는 방법에 대해 설명한다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 제 1 실시예를 다소 변형한 것으로, 중복된 설명은 생략하도록 한다.
본 발명의 제 2 실시예는 평면도에 있어, 제 1 실시예와 유사한 바 그 설명은 피하도록 하고, 제 1 실시예에서 데이터 배선과 소스 및 드레인 전극을 형성한 이후 단계부터 도면 번호에 100번을 더하여 나타내도록 한다.
본 발명의 제 2 실시예에서는 ITO 상부에 저저항 도전성 금속을 추가로 형성하여 게이트 배선의 총 저항을 더욱 낮추는 것을 특징으로 한다.
도 6a 내지 6d와, 도 7a 내지 7d는 도 3의 Ⅳ-Ⅳ, Ⅴ-Ⅴ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 단면도로, Ⅵ-Ⅵ, Ⅶ-Ⅶ선으로 표시한다.
도 6a와 도 7a에 도시한 바와 같이, 상기 데이터 배선(230)과 소스 및 드레인 전극(232, 234)이 형성된 기판(200) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나 또는 벤조사이클로부텐(benzocyclobutene:BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(255)을 형성한다.
다음으로, 상기 드레인 전극(234)과 게이트 배선(220) 각각의 일부분에 대응 하는 보호막(255)을 제거하여 드레인 콘택홀(CH5)과, 복수의 게이트 콘택홀(CH6, CH7)을 각각 형성한다.
도 6b와 도 7b에 도시한 바와 같이, 상기 드레인 콘택홀(CH5)과, 복수의 게이트 콘택홀(CH6, CH7)을 포함하는 보호막(255) 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나와, 저저항 금속 그룹 중 선택된 하나 또는 그 이상을 차례로 증착하여, 투명한 도전성 금속층(270a)과, 불투명한 도전성 금속층(270b)을 형성하고, 그 상부에 포토레지스트층(280)을 적층 형성한다.
다음으로, 상기 포토레지스트층(280)이 형성된 기판(200)과 이격된 상부에 하프톤 마스크(295)를 정렬하는 단계를 진행한다.
상기 하프톤 마스크(295)는 투과부(AA), 차단부(CA) 및 반투과부(BA)로 구성된 마스크로, 게이트 영역(G)에 대응하여 차단부를 구성하고, 상기 화소 전극이 형성될 부분은 반투과부(BA)를 구성하며, 이를 제외한 부분은 투과부(AA)를 구성한다.
다음으로, 상기 마스크(295)와 이격된 상부에서 노광 및 현상 공정을 진행하게 되면, 상기 투과부(AA)에 대응하는 포토레지스트층(280)은 완전히 제거되고, 상기 반투과부(BA)에 대응하는 포토레지스트층(280)은 높이가 낮아진 상태가 되며, 상기 차단부(CA)에 대응하는 포토레지스트층(280)은 그대로 존재하게 된다.
그리고 나서, 상기 남겨진 포토레지스트층(280)을 마스크로 이용하여, 노출된 불투명한 도전성 금속층(270b)과 그 하부의 투명한 도전성 금속층(270a)을 모두 제거한다.
도 6c와 도 7c에 도시한 바와 같이, 상기 남겨진 포토레지스트층(280)을 애슁하는 단계를 진행하게 되면, 상기 차단부(CA)에 대응하는 포토레지스트층(280)은 높이가 낮아진 상태가 되고, 상기 반투과부(BA)에 대응하는 포토레지스트층(280)은 완전히 제거된다.
이어, 상기 남겨진 포토레지스트층(280)을 마스크로 이용하여, 반투과부(BA)에 대응하여 노출된 불투명한 도전성 금속층(270b)만을 제거하여, 투명한 도전성 금속층(270a)이 노출되도록 한다.
그리고 나서, 도 6d와 도 7d에 도시한 바와 같이, 상기 남겨진 포토레지스트층(280)을 스트립 공정으로 제거하는 단계를 진행한다.
전술한 공정을 통해, 상기 드레인 전극(234)과 드레인 콘택홀(CH5)을 통해 접촉되는 화소 전극(270)이 투명한 도전성 금속으로 형성된다.
또한, 이와 동시에 상기 게이트 배선(220)과 복수의 게이트 콘택홀(CH6, CH7)을 통해 접촉되는 리던던시 패턴(290)은 투명한 도전성 금속과 불투명한 도전성 금속이 적층된 이중층으로, 상기 게이트 배선(220)과 중첩하여 일 방향으로 형성된다.
전술한 공정에서는 하프톤 마스크에 대해서만 설명하였으나, 슬릿 마스크를 이용해도 동일한 결과를 얻을 수 있다. 이때, 상기 슬릿 마스크(slit mask)는 회절 노광을 이용하여 슬릿에 따른 투과량을 조절하여 원하는 패턴을 형성하는 것이다.
이상으로, 전술한 공정을 통해 본 발명의 제 2 실시예에 따른 폴리 실리콘 액정표시장치용 어레이 기판을 제작할 수 있다.
이때, 전술한 공정에서 ITO(또는 IZO)로 이루어지는 리던던시 패턴 상부에 저저항 금속을 추가로 형성함으로써, 총 저항(total resistance)을 더욱 낮출 수 있다.
이를 수학식으로 나타내면,
Figure 112006093885317-PAT00003
Figure 112006093885317-PAT00004
이다. 따라서, 전술한 바와 같이 리던던시 패턴을 투명한 도전성 금속과 저저항 금속으로 이루어진 이중층으로 구성함으로써, 게이트 배선의 총 저항을 더욱 낮추는 것을 통해 고속 응답에 적극적으로 대처할 수 있다.
따라서, 본 발명에서는 자기장 결정화 공정 방법으로 폴리 실리콘층을 형성하는 것을 통해, 소자 특성 및 신뢰성을 확보할 수 있으며, 이와 더불어 게이트 배선의 저항을 낮추는 것을 통해 신호 지연 등을 방지할 수 있다.
본 발명에서는 자기장 결정화 공정 방법으로 폴리 실리콘층을 형성할 수 있어, 소자 특성 및 신뢰성이 향상되고, 게이트 배선의 저항을 낮출 수 있어 신호 지연과 같은 문제를 방지할 수 있다.
따라서, 집적 회로를 구현할 수 있고, 신호 지연을 방지하는 것을 통해 고화 질의 액정표시장치용 어레이 기판을 제작할 수 있다.
또한, 게이트 배선에 단선과 같은 불량이 발생할 경우, 리던던시 패턴이 리페어의 기능을 갖고 있어 생산 수율이 향상되는 효과가 있다.

Claims (19)

  1. 기판과;
    상기 기판 상에 일 방향으로 구성된 게이트 배선과, 상기 게이트 배선에서 연장된 게이트 전극과;
    상기 게이트 배선과 수직하게 교차하는 방향으로 구성된 데이터 배선및, 상기 데이터 배선에서 연장된 소스 전극과, 이와 이격된 드레인 전극과;
    상기 게이트 전극과, 소스 및 드레인 전극을 이격한 사이에 차례로 개재되는 폴리 실리콘층, 비정질 실리콘층 및 오믹 콘택층을 포함하는 반도체층과;
    상기 드레인 전극과 드레인 콘택홀을 통해 접촉되는 화소 전극과;
    상기 게이트 배선과 접촉하여 저항을 낮추는 리던던시 패턴
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 전극 및 배선은 몰리브덴(Mo), 몰리브덴 합금(MoW) 및 크롬(Cr)을 포함하는 내열성이 강한 고저항 금속이 이용되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 화소 전극과 리던던시 패턴은 동일층에서 투명한 도전성 금속으로 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 리던던시 패턴은 투명한 도전성 금속과 저저항 금속이 적층 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  5. 제 3 항과 4 항에 있어서,
    상기 리던던시 패턴은 상기 게이트 배선과 중첩하고, 이와 동일한 일 방향으로 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 폴리 실리콘층은 자기장 결정화 공정 방법을 통해 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 리던던시 패턴은 게이트 배선의 리페어(repair) 기능을 겸하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  8. 기판을 준비하는 단계와;
    상기 기판 상에 일 방향으로 게이트 배선과, 게이트 전극을 형성하는 단계와;
    상기 게이트 전극과 게이트 배선이 형성된 기판 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 게이트 절연막의 상부에 섬형상의 폴리 실리콘층과, 비정질 실리콘층 및 오믹 콘택층이 적층된 반도체층을 형성하는 단계와;
    상기 반도체층이 형성된 기판 상에 데이터 배선과, 상기 데이터 배선에서 연장된 소스 전극과, 이와는 이격된 드레인 전극을 형성하는 단계와;
    상기 드레인 전극과 접촉하는 화소 전극과, 상기 게이트 배선과 접촉하는 리던던시 패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 소스 및 드레인 전극을 이격한 사이로 드러난 상기 오믹 콘택층과 비정질 실리콘층을 차례로 제거하여 상기 폴리 실리콘층을 노출하는 단계와;
    상기 데이터 배선과, 소스 및 드레인 전극이 형성된 기판 상에 상기 드레인 전극의 일부와, 상기 게이트 배선 각각의 일부를 노출하는 드레인 콘택홀과, 복수의 게이트 콘택홀을 갖는 보호막을 형성하는 단계
    를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
  10. 제 8 항에 있어서,
    상기 게이트 전극 및 배선은 몰리브덴(Mo), 몰리브덴 합금(MoW) 및 크롬(Cr)을 포함하는 내열성이 강한 고저항 금속이 이용되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 8 항에 있어서,
    상기 리던던시 패턴은 상기 게이트 배선과 접촉하는 동시에, 상기 게이트 배선과 중첩하여, 이와 동일한 일 방향으로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  12. 제 8 항에 있어서,
    상기 리던던시 패턴은 게이트 배선의 리페어(repair) 기능을 겸하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  13. 제 8 항에 있어서,
    상기 화소 전극과, 리던던시 패턴은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  14. 제 8 항에 있어서,
    상기 섬형상의 폴리 실리콘층을 형성하는 단계에 있어서,
    상기 게이트 절연막이 형성된 기판의 전면에 순수 비정질 실리콘층을 형성하는 단계와;
    상기 순수 비정질 실리콘층이 형성된 기판을 자기장 결정화 공정 챔버로 이송하는 단계와;
    상기 챔버 내부를 500 oC 내지 1000 oC 내의 범위로 가열하는 단계와;
    상기 기판을 스테이지에 고정한 후, 이와 이격된 상부 및 하부에 제 1 및 제 2 마그넷을 정렬하는 단계와;
    상기 제 1 및 제 2 마그넷을 통한 교류 자기장을 인가하여 결정화를 진행하여 폴리 실리콘층을 형성하고, 이를 섬형상으로 패턴하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 마그넷은 스캔 방식으로 진행되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  16. 기판을 준비하는 단계와;
    상기 기판 상에 게이트 배선과 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 및 배선 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 게이트 절연막의 상부에 섬형상의 폴리 실리콘층과, 비정질 실리콘층 및 오믹 콘택층이 적층된 반도체층을 형성하는 단계와;
    상기 반도체층이 형성된 기판 상에 데이터 배선과, 이격된 소스 전극및, 드레인 전극을 형성하는 단계와;
    상기 드레인 전극과 접촉되고 투명한 도전성 금속으로 형성된 화소 전극과, 상기 게이트 배선과 접촉되고 투명한 도전성 금속과 저저항 금속이 적층된 리던던 시 패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 소스 및 드레인 전극을 이격한 사이로 드러난 상기 오믹 콘택층과 비정질 실리콘층을 차례로 제거하여 상기 폴리 실리콘층을 노출하는 단계와;
    상기 데이터 배선과, 소스 및 드레인 전극이 형성된 기판 상에 상기 드레인 전극의 일부와, 상기 게이트 배선 각각의 일부를 노출하는 드레인 콘택홀과, 복수의 게이트 콘택홀을 갖는 보호막을 형성하는 단계
    를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
  18. 제 16 항에 있어서,
    상기 저저항 금속은 알루미늄(Al)이나 알루미늄 합금(AlNd)을 포함하는 도전성 금속 그룹 중에서 선택되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  19. 제 16 항에 있어서,
    상기 화소 전극과 리던던시 패턴을 동시에 형성하는 단계는
    상기 투명한 도전성 금속층과, 저저항 금속층을 차례로 형성하고, 그 상부에 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층의 이격된 상부에, 상기 화소 전극이 형성될 부분은 반투과부가 위치하고 상기 리던던시 패턴이 형성될 부분은 차단부가 위치하고, 이를 제외한 부분은 투과부가 위치하도록 구성된 마스크를 정렬하는 단계와;
    상기 마스크와 이격된 상부에서 노광 및 현상하는 공정을 통해, 상기 차단부에 대응하는 포토레지스트층은 그대로 존재하고, 상기 반투과부에 대응하는 포토레지스트층은 높이가 낮아진 상태가 되며, 상기 투과부에 대응하는 포토레지스트층은 모두 제거되는 단계와;
    상기 남겨진 포토레지스트층을 마스크로 이용하여, 상기 투과부에 대응하여 노출된 상기 저저항 금속층과, 그 하부의 투명한 도전성 금속층을 모두 제거하는 단계와;
    상기 남겨진 포토레지스트층을 애슁하는 단계를 통해, 상기 차단부에 대응하는 포토레지스트층은 높이가 낮아진 상태가 되고, 상기 반투과부에 대응하는 포토레지스트층은 모두 제거되는 단계와;
    상기 남겨진 포토레지스트층을 마스크로 이용하여, 노출된 저저항 금속층만을 제거하여, 상기 투명한 도전성 금속으로 이루어진 화소 전극과, 투명한 도전성 금속과 저저항 금속이 적층된 리던던시 패턴을 형성하는 단계와;
    상기 남겨진 포토레지스트층을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
KR1020060129839A 2006-12-19 2006-12-19 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법 KR101288116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060129839A KR101288116B1 (ko) 2006-12-19 2006-12-19 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129839A KR101288116B1 (ko) 2006-12-19 2006-12-19 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080056820A true KR20080056820A (ko) 2008-06-24
KR101288116B1 KR101288116B1 (ko) 2013-07-18

Family

ID=39802842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129839A KR101288116B1 (ko) 2006-12-19 2006-12-19 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101288116B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048143B2 (en) 2011-07-11 2015-06-02 Samsung Display Co., Ltd. Defect-resistant thin film transistor array panel and manufacturing method thereof
US9349978B2 (en) 2012-10-17 2016-05-24 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767356B1 (ko) * 2000-09-08 2007-10-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20060020474A (ko) * 2004-08-31 2006-03-06 엘지.필립스 엘시디 주식회사 리던던시 구조를 구비한 액정표시장치 및 그 제조방법
KR100689317B1 (ko) * 2004-11-03 2007-03-08 엘지.필립스 엘시디 주식회사 자기장 결정화방법
KR101083206B1 (ko) * 2004-11-04 2011-11-11 엘지디스플레이 주식회사 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048143B2 (en) 2011-07-11 2015-06-02 Samsung Display Co., Ltd. Defect-resistant thin film transistor array panel and manufacturing method thereof
US9349978B2 (en) 2012-10-17 2016-05-24 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR101288116B1 (ko) 2013-07-18

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7619286B2 (en) Liquid crystal display device and method of fabricating the same
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
CN102566172B (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR101790176B1 (ko) 어레이 기판의 제조방법
US7679088B2 (en) Thin-film transistor and fabrication method thereof
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
KR20120136695A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2014126872A (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
US20040075781A1 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101288116B1 (ko) 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법
KR20070060827A (ko) 액정표시장치 및 그 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100482165B1 (ko) 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7