KR100689317B1 - 자기장 결정화방법 - Google Patents

자기장 결정화방법 Download PDF

Info

Publication number
KR100689317B1
KR100689317B1 KR1020040088964A KR20040088964A KR100689317B1 KR 100689317 B1 KR100689317 B1 KR 100689317B1 KR 1020040088964 A KR1020040088964 A KR 1020040088964A KR 20040088964 A KR20040088964 A KR 20040088964A KR 100689317 B1 KR100689317 B1 KR 100689317B1
Authority
KR
South Korea
Prior art keywords
crystallization
amorphous silicon
layer
magnetic field
semiconductor layer
Prior art date
Application number
KR1020040088964A
Other languages
English (en)
Other versions
KR20060039753A (ko
Inventor
백승한
남대현
최낙봉
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040088964A priority Critical patent/KR100689317B1/ko
Publication of KR20060039753A publication Critical patent/KR20060039753A/ko
Application granted granted Critical
Publication of KR100689317B1 publication Critical patent/KR100689317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘 결정화 방법에 관한 것으로, 특히 교번자기장을 인가하여 결정화하는 AMFC결정화 방법에 관한 것이다. 본 발명은 기판상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 반도체층을 형성하는 단계; 상기 반도체층상에 불순물 이온을 포함시키는 단계; 상기 반도체층에 교번자기장을 인가하면서 결정화하는 단계를 포함하는 것을 특징으로 하는 것으로 문턱전압이 보정되어 소자특성이 향상된 박막트랜지스터를 얻을 수 있다.
AMFC, 결정화, 불순물 주입

Description

자기장 결정화방법{ALTERNATING MAGNETIC FIELD CRYSTALLIZATION IMPURITY IONS INJECTED}
도1은 비정질실리콘을 결정화시 인가되는 레이저강도와 형성되는 입자크기와의 관계를 나타내는 그래프.
도 2a~2d는 일반적인 MIC 결정화 과정을 나타내는 수순도.
도 3은 종래의 AMFC결정화에 의해 형성된 실리콘층의 V-I관계를 나타내는 그래프.
도 4a~4c는 본 발명의 AMFC결정화 과정을 나타내는 수순도.
도 5a 및 5b는 본 발명의 AMFC결정화에 사용되는 교번자기장 인가장치.
도 6은 본 발명의 AMFC결정화에 의해 형성된 실리콘층의 V-I관계를 나타내는 그래프.
***** 도면의 주요부분에 대한 부호의 설명 *****
401:기판 402:버퍼층
403:비정질실리콘층 440:자기장 인가장치.
500;나선형 코일 520:권선형 코일
501:지지대 502:가열판
503:기판 504:실리콘층
본 발명은 폴리실리콘 액정표시소자 제조방법에 관한 것으로, 특히 문턱전압이 낮아지는 자기장 결정화(Alternating Magnetic Field Crystallization, AMFC)방법에 관한 것이다.
최근에 AMLCD(active matrix liquid crystal display device) 및 AMOLED(active matrix organic light emiting diode)등의 디스플레이장치의 구동소자로서 저온 폴리실리콘 박막트랜지스터의 수요가 크지고 있다.
디스플레이 장치를 구동하는 스위칭 소자로 박막트랜지스터(Thin Film Transistor, TFT)가 주로 사용되는데, 상기 박막트랜지스터의 액티브층으로 비정질 실리콘을 주로 사용한다.
특히, 전계에 따라 일정한 방향으로 배열되는 액정을 디스플레이 장치의 구성요소로 사용하는 액정표시장치는 스위칭 소자로 박막트랜지스터가 채용되는데, 오늘날에는 고속의 응답속도 및 저 소비전력을 구현하기 위해 박막트랜지스터의 액티브층으로 폴리실리콘을 사용하는 연구가 활발히 진행되고 있다.
폴리실리콘을 채널로 사용하는 액정표시소자를 제조하는 공정은 통상, 비정질의 실리콘을 유리등의 기판상에 플라즈마화학기상층착 방법(PECVD)방법에 의해 형성하고 증착된 상기 비정질 실리콘을 결정화하는 공정으로 진행된다.
상기 비정질 실리콘을 결정화하는 방법으로는 고온의 퍼니스(furnace)에서 장시간 비정질 실리콘을 가열 및 냉각하는 과정을 통해 결정화하는 고온 가열방법과, 고강도의 레이저 에너지를 순간적으로 조사하여 가열하고 냉각시켜 결정화하는 레이저 어닐링 방법등이 사용된다.
상기 결정화 방법 중 고온 가열방법은 유리 전이 온도 이상의 고온에서 비정질 실리콘층이 가열되므로 유리등을 기판으로 사용하는 액정표시소자에 적용하기에 적합하지 않기 때문에 저온에서 비정질 실리콘을 결정화할 수 있는 다양한 방법들이 연구되었다.
그 중에서 고에너지의 레이저를 이용한 결정화 방법이 연구되었는데, 레이저 결정화 방법은 상대적으로 저온에서 결정화가 가능하여 유리를 기판으로 사용하는 액정표시소자의 제조에 적합하다.
레이저를 결정화 방법에는 엑시머 레이저를 이용하는 엑시머 레이저 결정화(ELC) 방법, 수평으로 순차적으로 결정화가 이루어지는 순차적 수평 결정화 방법(sequential lateral solidification, SLS), 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화 방법(metal induced crystallization, MIC)등이 제안되었다.
레이저 결정화 방법은 유리가 용융되는 온도보다 낮은 저온에서 결정화가 가능한데, 상기 레이저 결정화 방법에 의해 비정질의 실리콘이 결정화되는 원리를 도 1을 참조하여 간단히 살펴본다.
도 1은 비정질 실리콘에 조사되는 레이저 에너지 밀도와 결정화되는 입자의 크기와의 관계를 나타내는 그래프이다.
도 1의 그래프와 같이, 비정질 실리콘의 결정화는 조사되는 레이저 에너지의 세기에 따라 제 1,2 3 영역으로 나눌 수 있다.
제 1영역은 부분 용융 영역(partial melting region)으로, 비정질 실리콘층의 표면만이 용융될 정도의 세기로 레이저 에너지가 비정질 실리콘층에 조사되는 영역이다. 상기 제 1 영역에서는 레이저 조사에 의해 비정질 실리콘의 표면만이 부분 용융되고 고상화(solidification)과정을 거쳐 상기 비정질 실리콘층 표면에 작은 결정 입자가 형성된다.
제 2 영역은 완전 용융 근접 영역(near-complete melting region)으로, 상기제 1 영역보다 강한 레이저 에너지를 비정질 실리콘에 조사하여 비정질 실리콘층이 거의 용융되게 한다. 그러나 완전히 용융되지는 않는데, 용융되지 않고 남는 작은 핵들이 시드(seed)로 작용하여 결정 성장되며 제 1 영역에 비해 큰 결정 입자를 얻을 수 있다. 그러나 제 2 영역에서 성장하는 결정은 균일하지 못하며 또한 제 2 영역은 제 1 영역에 비해 그 폭이 상당히 작다.
제 3 영역은 완전 용융 영역(complete melting region)으로, 조사되는 레이저 에너지의 강도를 제 2 영역보다 높여 비정질 실리콘층을 모두 용융시킨다. 완전히 용융된 실리콘층은 냉각 과정을 거치면서 고상화가 진행되는데 이때 형성되는 결정은 균일한 핵 형성(homogeneous nucleation)이 가능하나 형성하는 입자가 매우 미세하다.
다결정 실리콘을 제조하는 공정에서 사용하는 레이저 강도 범위는 상기 제 2 영역으로 균일하고 조대한 결정을 얻기 위하여 레이저빔의 조사 횟수 및 중첩 비를 조절하여 결정화를 이룬다.
통상 상기의 엑시머 레이저를 레이저 광원으로 사용하면서 사용되는 레이저의 강도가 제 2 영역의 레이저 강도인 결정화 방법을 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA)라 부른다.
특히 상기 ELA방법에 의한 결정화 과정은 아래와 같다. 레이저빔에 직접 노출되는 비정질 실리콘막의 표면에는 강한 레이저 에너지가 조사되지만 비정질 실리콘막의 하부에는 상대적으로 약한 레이저 에너지가 조사되기 때문에 표면은 완전 용융 상태가 되지만 하부의 실리콘은 완전히 용융되지 않고 남는다. 상기 완전히 용융되지 않은 실리콘이 시드(seed)로 작용하고 상기 시드를 중심으로 결정화가 이루어져 결정이 성장하여 크고 작은 크기의 결정을 만든다. 결정화되는 실리콘은 동일한 결정 방향을 가진 그레인들 끼리 경계를 이루며 다결정의 실리콘층을 형성하게 된다.
한편, 순차적 수평 결정화 방법(SLS)은 상기 그래프 중 실리콘층이 완전히 용융되는 제 3 영역의 레이저 에너지를 사용한다. SLS 결정화 방법은 비정질 실리콘의 일부를 마스크에 의해 가려 용융시키지 않고 다른 일부는 레이저 광을 조사하여 완전 용융시킨 다음, 냉각 과정에서 비용융된 실리콘을 시드(seed)로 하여 용융된 실리콘층이 결정 성장하는 것으로 수평으로 크게 성장하는 그레인을 얻을 수 있는 장점이 있다. 그러나 상기 SLS결정화 방법은 마스크를 사용하여 결정화를 진행하여야 하며 수평으로 결정화되는 거리가 1~2㎛로 극히 제한되는 단점이 있다.
그러나 상기에서 설명한 ELC및 SLS결정화 방법은 고온 가열 결정화방법에 비해서는 저온에서 결정화가 진행되지만 상대적으로 고온인 700~800℃에서 결정화가 진행되므로 결정화되는 온도를 더욱 낮추는 연구가 진행되었다.
그 결과, 500℃이하에서 결정화가 진행되는 MIC결정화 방법이 제안되었다.
MIC결정화 방법은 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키고 상기 금속 입자를 결정화의 촉매로 사용하는 결정화 방법인데, 이 방법은 500℃ 정도의 저온에서도 금속 원소에 의해 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상을 나타낸다.
이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막트랜지스터를 제조한 경우에는 박막트랜지스터의 액티브층을 구성하는 결정질 실리콘 내에 금속이 잔류하기 때문에 특히, 이를 박막트랜지스터의 채널부에 적용할 경우에는 누설 전류가 발생하는 문제가 발생한다.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 측면으로 실리콘의 결정화를 유도하는 금속유도측면결정화(Metal Induced Lateral Crystallization; MILC) 방법이 제안되었다.
이러한 MILC 현상을 일으키는 금속으로는 특히 니켈(Ni)과 팔라듐(Pd) 등이 알려져 있는데, 상기 MILC 현상은 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하는 것으로 MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 전류 누설 및 기타 동작 특성이 개선된 박막트랜 지스터를 형성할 수 있는 장점이 있다.
또한, MILC 현상을 이용하는 경우에는 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 결정화하는 경우보다 기판 손상없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다.
도 2a 내지 도 2d는 MIC 및 MILC 현상을 이용하여 TFT를 구성하는 실리콘층을 결정화시키는 종래 기술의 공정을 도시하는 단면도이다.
도 2a와 같이 비정질 실리콘층은 버퍼층(11)이 형성되어 있는 절연 기판(10) 상에 증착되고, 포토리소그래피에 의하여 비정질 실리콘을 패터닝하여 액티브(12)이 형성된다. 다음으로 게이트 절연층(13) 및 게이트 전극(14)은 통상의 방법을 사용하여 상기 액티브층(12) 위에 형성된다.
다음으로, 도 2b와 같이 상기 게이트 전극(14)을 마스크로 사용하여 절연 기판(10)의 전체를 도펀트로 도핑하여 상기 액티브층(12)에 소스 영역(15a), 채널 영역(15c) 및 드레인 영역(15b)을 형성한다.
이어서, 도 2c에 도시 된 바와 같이, 게이트 전극(14), 액티브층 및 기판 전체에 금속층(16)을 얇게 증착시킨다.
다음으로 기판 전체를 300℃ 내지 700℃의 온도에서 어닐링하면 잔류된 금속층(16)의 바로 아래의 소스 및 드레인 영역(15a,15b)은 MIC 현상에 의하여 결정화되고 금속층(16)이 덮여 있지 않은 게이트 전극 아래의 채널 영역(15c)은 잔류된 금속층(16)으로부터 유도되는 MILC 현상에 의하여 결정화가 유도된다.
도 2d는 액티브층(12) 중 소오스 및 드레인 영역(15a,15b)은 MIC에 의해, 채 널영역(15c)은 MILC에 의해 결정화되는 모습을 도시하고 있다.
한편, MIC결정화 방법을 기본으로 하면서 결정화되는 온도를 더욱 낮추는 연구가 진행되어, 전기장을 인가하여 MIC 결정화를 촉진시키는 FEMIC(field enhanced metal induced crystallization)방법과 AMFC(alternating magnetic field crystallization)방법이 제안되었다.
상기 FEMIC결정화 방법은 비정질 실리콘에 니켈등의 금속입자를 도포한 다음, 상기 비정질 실리콘에 전극을 형성하고 퍼니스에서 가열하면서 상기 전극을 통해 비정질 실리콘층 내에 전계를 형성함으로 결정화를 촉진하는 방법이다.
한편, 상기 AMFC 결정화 방법은 비정질 실리콘에 교번자기장을 인가하여 실리콘층 내에 유도기전력을 형성하여 결정화를 촉진시킨다. 상기 FEMIC 및 AMFC결정화에 의해 실리콘층은 500℃이하, 약 430℃에서 결정화가 진행될 수 있다.
비정질 실리콘은 상온에서는 비저항이 106 ~ 1010 Ω-㎝정도로 매우 높은 비저항값을 가지지만 외부 가열에 이해 비정질 실리콘의 온도가 상승하면 비저항이 급속히 감속하게 되고 줄 히팅(joule heating)이 발생하게 되어 FEMIC 및 AMFC결정화시 결정화가 촉진되는 것으로 알려져 있다.
그러나 상기 AMFC결정화 방법은 저온에서 결정화가 가능하다는 장점은 있으나, 결정화된 실리콘의 전압특성이 양호하지 못한 단점이 있다. 즉, AMFC결정화에 의해 형성된 채널층은 양호한 결정질이 아니며, 상기 결정질실리콘을 구비하는 박막트랜지스터는 문턱전압(threshold voltage,Vth)이 음의 값으로 많이 이동되어 소 자로 사용하기에 적합하지 않은 문제점이 있다.
도 3은 P형 폴리실리콘 박막트랜지스터의 전류와 전압관계를 나타내는 V-I곡선을 나타내는 것이다.
도 3의 제 1 곡선(301)은 박막트랜지스터의 드레인 전압(Vd)이 -10V일때를, 제 2 곡선(302)은 드레인전압이 -0.1V일때를 나타낸다.
통상, 문턱전압으로는 드레인전류가 10-8A이고, 드레인전압이 -0.1V인 박막트랜지스터를 동작시키는 게이트전압이 사용되는데, 도 3을 참조하면, 문턱전압이 약 -18볼트인 것을 확인할 수 있다. 문턱전압이 작을 수록 제어가 용이한 양호한 소자를 제조할 수 있는데, 도 3을 참조하여 확인되는 박막트랜지스터는 문턱전압이 많이 음의 값으로 이동한 것을 볼 수 있다.
또한 문턱전압이 크면 오프전류를 많이 생기게 하므로, AMFC에 의해 형성된 박막트랜지스터의 문제점으로 지적된다.
따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 AMFC에 의해 결정화되는 폴리실리콘을 사용하는 박막트랜지스터의 문턱전압을 보상하고 누설전류발생이 억제된 양질의 폴리실리콘 박막트랜지스터를 구비한 결정화방법을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 자기장 결정화방법을 적용한 폴리실리콘 액정표시소자 제조방법은 기판상에 버퍼층을 형성하는 단계;상기 버퍼층상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층상에 불순물이온을 주입하는 단계; 상기 비정질실리콘에 교번자기장을 인가하여 결정화하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 AMFC결정화에 의해 양질의 결정질 실리콘을 형성하며, 상기 형성된 실리콘층을 사용하여 문턱전압이 낮은 폴리실리콘 박막트랜지스터를 형성하는 것을 목적으로 한다. 상기 목적을 이루는 수단으로 AMFC결정화를 진행하기 전에 비정질실리콘층에 불순물이온을 주입하고 결정화를 진행하는 것을 특징으로 한다.
이하 도 4를 참조하여 AMFC결정화 방법에 의한 본 발명의 결정화 방법에 관하여 살펴본다.
도4a에 도시된 바와 같이, 유리등의 투명한 기판(401)을 준비하고 상기 기판상에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)로 이루어질 수 있는 버퍼층(402)을 형성한다. 상기 버퍼층(402)은 그 상부에 형성되는 실리콘층을 결정화하는 과정에서 기판상에 포함되어 있을 수 있는 불순물등이 실리콘층으로 확산되는 것을 방지한다.
상기 버퍼층(402)을 형성한 다음, 그 상부에 비정질실리콘으로 구성될 수 있는 반도체층(403)을 형성한다. 상기 비정질실리콘층(403)은 플라즈마화학기상증착(plasma enhanced chemical vapor deposition,PECVD)등에 의해 기판상에 증착되어 형성될 수 있다.
이어서, 상기 비정질실리콘층(403)을 결정화한다.
그런데 본 발명의 결정화 방법으로 AMFC결정화를 진행하는 데, AMFC결정화 방법에 의해 형성된 폴리실리콘층은 문턱전압이 심하게 음의 값으로 이동하여 소자특성이 좋지 않으므로 박막트랜지스터를 제조하는 데 적합하지 않은 문제가 있었다.
그리하여 본 발명은 상기 비정질실리콘을 결정화하기 전에, 도 4b에 도시된 바와 같이, 상기 비정질실리콘(403)상에 붕소(boron)등의 3족 불순물 이온을 주입한다. 통상, AMFC에 의해 결정화된 폴리실리콘층의 문턱전압은 네거티브 쉬프트(negative shift)가 심한데, 본 발명은 붕소등의 3족이온을 주입하여 네거티브 쉬프트된 문턱전압을 보상할 수 있다.
특히, 상기 주입되는 붕소이온의 도핑농도는 1010/㎠~1013/㎠사이에서 결정된다.
한편, 결정화된 실리콘층의 문턱전압이 포지티브 쉬프트된 경우라면, 주입되는 불순물로 인(P)등의 5족 불순물 이온을 주입할 수 있다.
AMFC결정화시 불순물을 주입하면 상기 주입된 불순물이 AMFC결정화시 시드(seed)로 작용하여 결정화를 촉진시키고, 양질의 결정질 실리콘을 만든다. 또한 주입되는 불순물은 문턱전압을 보상하여 저전압에서도 턴-온(turn-on)될 수 있는 양질의 박막트랜지스터를 제조할 수 있다.
상기 불순물 이온을 주입하는 공정은 PECVD방법등에 의해 기판상에 비정질실리콘층을 형성한 다음, 별도의 공정에 의해 불순물 이온을 주입하는 방법을 사용하거나, 플라즈마 상태의 실리콘 입자를 기판상에 증착하는 CVD 공정과 동시에 붕소 등의 불순물 이온을 혼합시킴으로써 비정질실리콘의 플라즈마 증착과 동시에 불순물이 비정질실리콘층에 포함되게 하는 방법을 사용할 수 있다.
불순물을 포함하는 비정질실리콘층을 형성한 다음, 이어서, 상기 비정질실리콘층을 결정화한다.
본발명은 결정화 방법으로 고상결정화 방법(Solid Phase Crystallization, SPC)중 교번자기장을 시편에 인가하여 결정화를 촉진하는 AMFC(Alternating Magnetic Field Crystallization)방법을 사용한다.
즉, 도 4c에 도시된 바와 같이, 불순물이 포함된 비정질실리콘층의 상부에 자기장 발생부(440)를 설치하고 기판(401) 또는 상기 자기장발생부(440)을 이동하면서 스캔형으로 상기 비정질실리콘층을 결정화한다.
상기 AMFC결정화는 약 300~500℃의 가열챔버 내나, 가열플레이트 상에서 시편을 가열하면서 이루어질 수 있는데, 가열되는 시편에 교번자기장을 인가하면, 시편에 와전류(eddy current)가 발생하고, 상기 와전류에 의해 시편 내에서 국부적인 소용돌이형상의 전류가 유도되어 시편내의 온도를 상승시킴으로 결정화를 촉진하는 것으로 알려져 있다.
시편에 자기장을 인가하는 자기장 발생부를 도 5a 및 5b를 참조하여 더욱 상세히 살펴본다.
도 5a는 비정질실리콘층에 수직한 자기장을 인가하는 평탄형 유도코일을 도시한다.
상기 평탄형의 유도코일은 나선형으로 구성되어 비정질실리콘층상에 수평하 게 배열되며, 상기 비정질실리콘층에 수직하는 교번자기장을 인가한다.
이때, 상기 나선형 자기장발생부는 상기 비정질실리콘층 위에서 수평하게 이동하면서 비정질실리콘의 결정화를 도울 수 있다.
한편, 상기 비정질실리콘에 자기장을 인가하는 방법으로 권선형 유도코일을 사용할 수 있다.
도 5b는 권선형의 유도코일 속에서 결정화되는 비정질실리콘을 도시한다.
도 5b에 도시된 바와 같이, 소정의 지지대(501)위에 가열판(502)이 형성되고, 상기 가열판(502)상에 비정질실리콘층(504)이 형성된 기판(503)이 안착된다.
상기 기판(503)의 주위에는 구리관등의 유도코일이 다수 형성되어 있으며, 상기 유도코일에 교류전압이 인가됨으로써 비정질실리콘층에 교번자기장을 인가한다.
이때, 상기 비정질실리콘층(504)은 상기 가열판(502)에 의해 가열되면서 결정화가 진행되는 데, 상기 비정질실리콘층에 자기장을 인가하면 결정화가 더욱 촉진된다.
이상에서 AMFC에 의한 결정화 방법을 설명하였다. 상기 결정화 결과 형성된 폴리실리콘은 도 6을 참조하여 보는 바와 같이, 문턱전압이 약-9V로 종래에 비해 약 -9V정도 보정된 것을 확인할 수 있다. 특히 도 6의 그래프는 폭과 길이비가 8㎛/8㎛인 P형 박막트랜지스터를 시편으로 한 테스트 결과이다.
그러므로 본 발명은 비정질실리콘에 불순물 이온, 특히 1010/㎠~1013/㎠농도 의 붕소이온을 주입하고 AMFC 결정화하여 문턱전압이 조절된 폴리실리콘을 얻을 수 있다.
폴리실리콘이 형성된 다음, 상기 폴리실리콘을 이용한 박막트랜지스터 형성공정을 더 진행한다.
즉, 비정질실리콘을 포토공정에 의해 패터닝하여 액티브층을 형성한다. 이어서, 상기 액티브층과 그 상부에 형성될 게이트전극을 절연하는 게이트절연층을 형성하고, 상기 게이트절연층상에 알류미늄합금 또는 알류미늄합금과 몰리브덴의 이중층으로 구성될 수 있는 금속층을 형성하고 포토리소그래피 공정을 진행하여 게이트패턴을 형성한다.
다음으로, 상기 게이트전극 마스크로 적용하고 상기 액티브층에 이온주입공정을 진행하여 소스 및 드레인 영역을 형성한다.
이어서, 상기 게이트전극이 형성된 기판에 제 2 절연층을 형성하고 소스 및 드레인 영역을 노출시키는 컨택홀 형성공정을 진행한다.
이어서, 상기 컨택홀을 통해 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하므로써 폴리실리콘 박막트랜지스터를 완성한다.
상기 폴리실리콘 박막트랜지스터의 드레인 전극과 연결되는 화소전극을 더 형성하여 상기 폴리실리콘 박막트랜지스터는 단위화소의 스위칭 소자가 될 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 결정화방법에 의하면, 본 발명은 AMFC에 의해 결정화되는 실리콘에 붕소 이온등의 불순물을 주입하여 AMFC결정화에 의해 형성되는 폴리실리콘층이 문턱전압이 개선되는 효과를 얻을 수 있다. 문턱전압이 작아지는 것은 저전압에서도 동작될 수 있는 스위칭 소자를 제조할 수 있다는 것을 의미한다. 또한, 불순물 이온을 비정질실리콘층에 주입함으로 결정화를 촉진하는 효과를 얻을 수 있다.

Claims (7)

  1. 기판상에 버퍼층을 형성하는 단계;
    상기 버퍼층상에 반도체층을 형성하는 단계;
    상기 반도체층상에 3족 또는 5족 이온으로 구성된 불순물 이온을 포함시키는 단계; 및
    상기 반도체층에 교번자기장을 인가하면서 결정화하는 단계를 포함하는 것을 특징으로 하는 결정화 방법.
  2. 제 1항에 있어서, 상기 반도체층은 비정질실리콘층인 것을 특징으로 하는 결정화 방법.
  3. 삭제
  4. 제 1항에 있어서, 상기 3족이온은 붕소이온인 것을 특징으로 하는 결정화 방법.
  5. 제 4항에 있어서, 상기 반도체층에 주입되는 붕소이온의 농도는 1010/㎠~ 1013/㎠인 것을 특징으로 하는 결정화 방법.
  6. 제 1 항에 있어서, 상기 반도체층 형성단계와 상기 반도체층상에 불순물이온을 포함시키는 단계는 동시에 이루어지는 것을 특징으로 하는 결정화 방법.
  7. 제 6항에 있어서, 상기 반도체층 형성단계는
    플라즈마상태의 반도체입자가 증착되는 단계에서 상기 불순물이온이 동시에 혼합증착되는 것을 특징으로 하는 결정화 방법.
KR1020040088964A 2004-11-03 2004-11-03 자기장 결정화방법 KR100689317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088964A KR100689317B1 (ko) 2004-11-03 2004-11-03 자기장 결정화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088964A KR100689317B1 (ko) 2004-11-03 2004-11-03 자기장 결정화방법

Publications (2)

Publication Number Publication Date
KR20060039753A KR20060039753A (ko) 2006-05-09
KR100689317B1 true KR100689317B1 (ko) 2007-03-08

Family

ID=37146928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088964A KR100689317B1 (ko) 2004-11-03 2004-11-03 자기장 결정화방법

Country Status (1)

Country Link
KR (1) KR100689317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288116B1 (ko) * 2006-12-19 2013-07-18 엘지디스플레이 주식회사 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172610A (ja) 2002-11-08 2004-06-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及びレーザ照射装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172610A (ja) 2002-11-08 2004-06-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及びレーザ照射装置

Also Published As

Publication number Publication date
KR20060039753A (ko) 2006-05-09

Similar Documents

Publication Publication Date Title
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
US6376860B1 (en) Semiconductor device
KR100203823B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR100437296B1 (ko) 박막트랜지스터및그제조방법
CN1319178C (zh) 薄膜晶体管及其制造方法
JP4291539B2 (ja) 半導体装置およびその製造方法
US20010000011A1 (en) Method for producing semiconductor device
CN1779986A (zh) 半导体器件
CN101038937B (zh) 薄膜半导体器件及其制造方法
JP4353352B2 (ja) 半導体装置及びその製造方法
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
KR100785019B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
JPH10173196A (ja) 半導体装置およびその製造方法
TWI342072B (ko)
WO2011078005A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP2007208180A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
KR100689317B1 (ko) 자기장 결정화방법
JP3927756B2 (ja) 半導体装置の製造方法
JP4289816B2 (ja) 半導体装置及びその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100796607B1 (ko) 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR101060465B1 (ko) 폴리실리콘 액정표시소자 제조방법 및 비정질 실리콘 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14