KR100203823B1 - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR100203823B1
KR100203823B1 KR1019950007042A KR19950007042A KR100203823B1 KR 100203823 B1 KR100203823 B1 KR 100203823B1 KR 1019950007042 A KR1019950007042 A KR 1019950007042A KR 19950007042 A KR19950007042 A KR 19950007042A KR 100203823 B1 KR100203823 B1 KR 100203823B1
Authority
KR
South Korea
Prior art keywords
semiconductor film
substrate
amorphous semiconductor
region
heating
Prior art date
Application number
KR1019950007042A
Other languages
English (en)
Other versions
KR950034831A (ko
Inventor
다까시 후나이
나오끼 마끼따
도루 다까야마
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
야마자끼 순뻬이
가부시키가이샤 한도타이 에너지 겐뀨쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤, 야마자끼 순뻬이, 가부시키가이샤 한도타이 에너지 겐뀨쇼 filed Critical 쯔지 하루오
Publication of KR950034831A publication Critical patent/KR950034831A/ko
Application granted granted Critical
Publication of KR100203823B1 publication Critical patent/KR100203823B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

절연성 표면위에 비정질 반도체막이 증착되어 있는 기판에서, 비정질 반도체막의 소정 영역을 가열 광선을 내는 가열부에 의해 부분적으로 가열하면서 가열부 또는 기판중 어느 하나를 이동시켜 가열 영역을 이동시킨다. 이로써 비정질 반도체막을 순차 열처리하여 다결정화 시킨다. 가열 영역의 이동에 수반하여, 인접하여 존재하는 가열 광선의 조사에 의해서 다결정화한 반도체 부분의 결정 입자를 시드결정으로 하고 다결정화가 순차 진행한다. 이로써 가열 영역의 이동 방향을 따라 결정 입자의 성장 상태가 균일하게 제어된다.

Description

반도체 장치의 제조 방법 및 제조 장치
제1도는 본 발명의 제1실시예에 따른 다결정화 프로세스에 있어서 기판상에 증착된 비정질 반도체막의 부분 가열 공정을 설명하기 위한 기판의 개략적인 평면도.
제2도는 본 발명의 부분 가열 공정을 설명하기 위한 기판 및 열처리 장치의 단면도.
제3a도는 본 발명의 제2실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제3b도는 제3a도의 3B-3B' 선 단면도.
제4a도는 본 발명의 제3실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제4b도는 제4a도의 4B-4B' 선 단면도.
제5a도는 본 발명의 제4실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제5b도는 제5a도의 5B-5B' 선 단면도.
제6a도는 본 발명의 제5실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제6b도는 제6a도의 6B-6B'선 단면도.
제7a도는 본 발명의 제6실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제7b도는 제7a도의 7B-7B'선 단면도.
제8a도는 본 발명의 제7실시예에 따라 다결정화가 행해지는 비정질 반도체막이 증착된 기판의 평면도이고, 제8b도는 제8a도의 8B-8B'선 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 조사 영역
6 : 가열 광원부 7 : 가열 광선
8 : 피주입 영역 20 : 비정질 반도체막
30 : 반송 장치 100 : 열처리 장치
본 발명은 반도체 장치를 제조하는 방법 및 그 장치에 관한 것으로, 특히 액티브 매트릭스형(active matrix type) 액정표시장치(LCD)등의 대면적 반도체 장치의 제조에 이용되는 다결정 반도체막(polycrystalline semiconductor film)을 형성하는 반도체 장치의 제조 방법 및 그 제조 장치에 관한 것이다.
다결정 반도체막을 사용하여 n형 박막 트랜지스터(TFT)를 제조하는 경우, 트랜지스터의 채널 영역안에 다결정 반도체막의 결정 입자경계(grain boundary)가 존재하면 그 경계 부분에서 부대공유전자(댕글링 결합 : dangling bonds)가 존재하게 된다. 그 결과, 전자의 이동을 방해하도록 작동하는 포텐셜 장벽(potential barriers)이 결정 입자경계에 생기고, 트랜지스터의 ON 동작시 전자의 이동도가 저하된다. 또한, 결정입자경계 부근에서 트랩 준위(trap levels)가 발생함으로써 트랜지스터의 OFF 동작시 누설 전류(leak current)가 증대한다.
이들은 트랜지스터 소자 특성이 열화되는 원인이 된다.
따라서, 트랜지스터 소자 특성의 향상을 위해서 채널 영역내의 결정 입자경계수를 적게하는 것이 바람직하다.
그런데, 1993년 춘계 일본 응용물리학회에서 결정입자를 기판표면에 평행한 방향(이하, [기판면 방향]이라 한다)으로 성장시킴으로써 형성된 다결정 반도체막을 사용하여 TFT를 제조한 경우에 결정입자의 성장방향과 박막 트랜지스터의 도전방향을 일치시키는 경우 및 양자가 직교하는 경우에서, 트랜지스터의 소자 특성을 비교한 연구결과가 발표되어 있다(1993년 제40차 일본 춘계 응용 물리학회 : 강연번호 29a-SZT-6).
상기 연구발표에 의하면, n형 TFT 결정입자의 성장 방향과 트랜지스터의 도전방향이 일치하고 있는 경우는, 양자가 직교하고 있는 경우에 비해 전자의 이동도가 몇배 더 크다. 결과적으로, 결정입자의 성장방향과 트랜지스터의 도전방향이 직교하고 있어 결정입자 경계를 횡단하는 방향으로 전류가 흐르는 경우에는 트랜지스터가 결정입자 경계의 영향을 크게 받는다. 그러나, 결정입자의 성장 방향과 트랜지스터의 도전방향이 일치하고 있어 결정입자 경계를 따라 전류가 흐르는 경우에는 트랜지스터가 결정 입자 경계의 영향을 별로 받지않는다.
따라서, 결정입자를 기판면 방향으로 성장시켜 다결정 반도체막을 형성하고, 결정입자의 성장방향과 트랜지스터의 도전 방향이 일치하도록 다결정 반도체막속에 트랜지스터를 형성함으로써 실질적으로 트랜지스터의 채널 영역내의 결정 입자 경계의 수를 줄이는 것과 같은 효과를 얻을 수 있다. 그 결과 양호한 소자 특성을 갖는 TFT를 만들 수 있다.
종래에 다결정 반도체막을 성장시키는 방법으로서 예컨대, 이하의 방법이 행해지고 있다.
(1) 비정질 반도체막을 증착시킨 기판의 전면을 엑시머레이저 광으로 조사한다.
(2) 비정질 반도체막을 증착시킨 기판의 전면을 열처리로(heat-treatment oven)안에 배치하고, 약 600℃정도의 온도로 장시가 가열 처리를 한다.
여기서 엑시머 레이저를 사용하여 비정질 반도체막의 다결정화를 행하는 방법(1)에서는, 레이저광으로 조사되는 비정질 반도체층 부분은 레이저 조사에 따른 급격한 가열에 의해 일단 용융되고나서 다결정화 된다. 엑시머 레이저를 사용한 이 다결정화 프로세스에서는 결정입자 경계에서 캐리어 전자의 이동을 방해하는 포텐셜 장벽의 높이를 낮추는 것이 가능하므로, 100㎠/Vs 이상의 고이동도를 갖는 TFT를 비교적 용이하게 만들 수 있다.
한편, 비정질 반도체막을 증착한 기판 전면을 열처리로 안에 배치하고 가열처리를 하여 다결정화를 행하는 방법(2)에서는 비정질 반도체막에서 기판 전면에 걸쳐 랜덤하게 시드결정(seed crystal)이 발생하고, 이 시드결정을 핵(core)으로하여 다결정화가 진행된다. 이 방법에 의한 다결정화 프로세스에서는 시드결정을 중심으로하여 핵결정 입자(core grain)가 방사상으로 성장한다. 결정성장은 결정 입자의 경계가 다른 결정입자와 접촉할 때까지 진행되고, 접촉후에는 가열처리를 계속하여도 진행되지 않는다.
상술한 종래 방법(2)에 의해 열처리로내에서 비정질 반도체막을 가열처리함으로써 얻어진 다결정 반도체막을 사용하여 TFT를 형성한 경우, 동일 기판면위의 최종 TFT 소자 특성은 실질적으로 균일하다. 그러나, 한편으로는 이 종래 방법에는 얻어진 다결정 반도체막의 결정입자 형상에는 방향성이 없다는 것, 트랜지스터의 채널 영역내의 결정입자 경계수나 방향을 제어하기 어렵다는 것, 또 각 경계면에서 캐리어 전자의 이동을 방해하는 포텐셜 장벽의 높이를 낮추기 어렵다는 것 등의 문제점이 존재한다. 이 때문에 상술한 종래 방법(2)에서는 100㎠/Vs 이상의 고이동도를 갖는 TFT를 형성하기가 곤란하다.
종래의 방법(2)에 관해서, 1992년 제53차 추계 일본 응용 물리학회에서 비정질 반도체막(비정질 실리콘막)의 형성에 앞서 그 바탕이 되는 산화막의 표면을 산성용액을 사용하여 처리함으로써 비정질 반도체막의 열처리시 시드결정의 발생 밀도를 낮추고, 이로써 다결정화 완료시의 결정입자 지름을 보다 큰 것으로 하는 연구가 발표되었다(1992년 제53차 추계 일본 응용 물리학회 : 강연번호 17p-ZT-4).
이런 기법을 대면적 반도체 장치의 형성에 응용하면, 관여하는 프로세스에 관해서는 습식 에칭(wet-etching)의 한 공정이 추가될 뿐 마스크 프로세스나 막형성 프로세스의 증가는 없고, 또한 평균 결정입자 지름의 대형화에 효과가 있다. 그러나, 이렇게하여 다결정화를 행한 기판을 사용하여 실제로 TFT를 형성하면 트랜지스터의 채널 부분에 존재하는 결정 입자 경계의 수나 방향을 제어할 수 없기 때문에, 트랜지스터의 소자 특성에 편차가 생긴다. 이 소자 특성의 편차는 평균 결정입자 지름이 커지게 되고 채널 부분에 존재하는 결정입자 경계의 수가 적어지는 경우에는 심각해진다.
또한, 상술한 1992년 제53차 추계 일본 응용 물리학회에서는 비정질 반도체막(비정질 실리콘막)위에 단결정 반도체를 압착한 상태에서 열처리를 하고 비정질 반도체막을 다결정화함으로써 성장한 각 결정입자가 단결정 반도체와 동일한 배향성을 갖는다는 연구가 발표되고 있다(1992년 제53차 추계 일본 응용 물리학회 : 강연번호 17p-ZT-7).
이 방법에서는 비정질 반도체막의 다결정화를 위한 시드결정은 비정질, 반도체막 및 그것을 형성하는 기판의 외측에 만들어진다. 그러므로 비정질 반도체막이나 기판 자체에 대한 약품처리, 단차형성(formation of stepped portions), 불순물 주입(impurity doping) 혹은 레이저 조사(laser radiation)등의 추가 프로세스를 필요로 하지 않는다. 그러나 이런 수법을 사용하여 형성한 다결정 반도체막이라도 상술한 방법과 같이 결정 입자 상태를 제어할 수 없고, 상술한 대로 동일 기판내에 형성한 트랜지스터의 소자특성에 편차가 생긴다.
상술한 입자 경계의 제어 문제에 관련하여 상술한 1992년 제53차 추계 일본 응용 물리학회에서는 결정입자의 위치 즉 결정 성장의 시작 위치를 제어하면서 비정질 반도체막의 다결정화를 진행시키기 위해 다음과 같은 몇개의 연구내용이 발표되어 있다.
(a) 비정질 반도체막(비정질 실리콘막)에 대하여 국부적으로 엑시머 레이저광을 조사하고, 그 후에 열처리를 함으로써 이 레이저 조사부분을 중심으로 하여 비정질 반도체막의 다결정화를 하고, 결정입자 지름의 대형화와 결정성장 부분의 위치를 제어한다(1992년 제53차 추계 일본 응용물리학회 : 강연번호 17p-ZT-11).
(b) 비정질 반도체막(비정질 실리콘막)에 대해서 인(p)이온을 부분적으로 주입하고 그 후에 열처리를 하면 비정질 반도체막의 다결정화는 인 이온의 피주입 부분으로부터 선택적으로 발생한다(1992년 제53차 추계 일본 응용물리학회 : 강연번호 17p-ZT-5).
(c) 비정질 반도체막(비정질 실리콘막)의 막형성전에 아래 기판에 단차(stepped portion)를 만듬으로써 비정질 반도체막의 다결정화는 이 단차부분으로부터 촉진된다(1992년 제53차 추계 일본 응용물리학회 : 강연번호 17p-ZT-3).
위와 같은 방법을 대면적 반도체 장치의 형성에 응용하면 결정 입자의 위치 즉 결정 성장의 위치를 제어하는 것이 가능하므로 트랜지스터를 형성하는 장소에 선택적으로 결정을 성장시킬수 있다. 그래서 트랜지스터를 형성하는 장소에 트랜지스터를 형성하는 데 충분한 크기를 갖는 결정을 선택적으로 성장시킬 수 있다. 그외 부분은 비정질 그대로 남겨두어도 전혀 문제가 생기지 않는다. 이로써 필요한 곳에 필요한 크기의 다결정 반도체막을 형성할 수 있으므로 열처리시간을 단축하는 효과가 있다. 형성하는 소자의 크기가 작으면 작을수록 그 효과가 커진다.
그러나, 실제로 이런 방법들을 사용하여 얻어진 다결정 반도체막에 의해 반도체 장치를 형성하는 데는 해결해야 할 몇가지 문제가 존재한다.
또한, 기판위의 소정 위치에 선택적으로 결정성 실리콘을 성장시키는 기술은 예컨대 일본 특개평 제5-55142호 공보나 특개평 제5-136048호 공보에도 개시되어 있다. 그중에서 전자의 일본 특개평 제5-55142호 공보에서는 실리콘 막속에 선택적으로 결정성장의 핵이되는 불순물을 주입하고, 그 후에 열처리를 한다. 한편, 후자의 일본 특개평 제5-136048호 공보에서는 실리콘막속에 선택적으로 결정 성장의 핵이되는 입자를 분무하고 그 후에 열처리를 한다.
상기 공보에 나타내 있는 방법에서는 어느 것이나 기판상의 필요한 특정위치에 결정성 실리콘을 성장시킬 수 있다. 그러나 어떤 경우에나 얻어지는 결정은 쌍결정(twin crystal)이고 결정내부의 결함 때문에 형성되는 트랜지스터 소자의 특성에는 따른 편차가 생긴다.
본 발명의 반도체 장치의 제조 방법은 절연성 표면을 갖는 기판위에 비정질 반도체막을 증착하는 증착 공정과, 이 비정질 반도체막을 다결정화하는 다결정화 공정을 포함하고, 이 다결정화 공정은 그 비정질 반도체막을 증착시킨 기판위의 소정의 가열 영역(predetermined under-heating portion)을 가열 수단으로 가열하는 부분 가열 공정과, 그 가열 수단과 기판중 적어도 하나를 이동시켜 상기 소정의 가열 영역을 기판면을 따라 이동시키는 이동 공정을 포함한다.
한 실시예에서는 상기 가열 수단의 열원으로서 가열광선을 발광하여 띠 모양의 피조사영역(strip-shaped irradiation area)을 조사하는 가열광원을 사용하고, 상기 다결정화 공정에서는 상기 기판의 적어도 일측에서 가열 광선을 기판에 대해 조사하면서 이 피조사 영역을 횡단하는 방향으로 그 기판이 상대적으로 이동하도록 그 가열 수단과 기판중 적어도 한쪽을 이동시킨다.
다른 실시예에서는 상기 가열광원이 적어도 1개의 램프이다. 또는 상기 가열 광원이 적어도 하나의 연속파 레이저(continuous wave laser)이다.
또 다른 실시예에서 상기 가열 광선의 조사 에너지 밀도는 상기 비정질 반도체막이 용융하지 않는 범위내에 설정되어 있다.
또 다른 실시예에서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 증착 공정후에 상기 다결정화 공정에 앞서 상기 비정질 반도체막속에 이 기판의 한변을 따라 평행하게 Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In 및 Sn으로 된 그룹에서 선택된 적어도 1개의 원소를 주입하여 띠 모양의 피주입 영역을 형성하는 공정을 더 포함하고, 그 피주입 영역에서 이 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서 상기 기판이 장방형이고, 상기 제조 방법은 상기 증착 공정후에 상기 다결정화 공정에 앞서 상기 비정질 반도체막속에 상기 기판의 한변을 따라 평행하게 V족 원소로 된 그룹에서 선택된 적어도 하나의 원소를 주입하여 띠 모양의 피주입 영역을 형성하는 공정을 더 포함하고, 이 피주입 영역에서 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정에 앞서 이 기판의 한변을 따라 평행하게 100nm이상의 단차 영역을 이 기판의 표면에 형성하는 공정을 더 포함하고, 증착 공정하게 상기 비정질 반도체막은 그 단차 영역위에도 증착되고, 이 단차 영역에서 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 증착 공정후에 상기 다결정화 공정에 앞서 이 기판의 한변을 따라 평행하게 상기 비정질 반도체막에 그와 동일원소로 구성된 단결정 반도체층을 압착하여 띠모양 압착 영역을 형성하는 공정을 더 포함하고, 이 모양 압착영역에서 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 증착공정후에 상기 다결정화 공정에 앞서, 이 기판의 한변을 따라 평행하게 상기 비정질 반도체막과 동일 원소로 구성된 다결정 반도체층을 그 비정질 반도체막에 띠모양으로 겹치도록 압착하여 띠모양 압착영역을 형성하는 공정을 더 포함하고, 이 띠모양 압착영역에서 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 증착 공정후에 상기 다결정화 공정에 앞서 이 기판의 한변에 따른 상기 비정질 반도체막의 소정 띠모양 영역에 엑시머 레이저를 조사하고, 띠모양의 다결정 영역을 이 비정질 반도체 막에 형성하는 공정을 더 포함하고, 이 다결정 영역에서 비정질 반도체막의 다결정화를 행한다.
또 다른 실시예에서 상기 가열 영역의 이동속도가 그 가열 영역의 폭을 가열개시부터 상기 비정질 반도체가 용융할 때까지의 시간으로 나눈 값 이하로 설정되어 있다.
또 다른 실시예에서, 상기 증착 공정에서 상기 비정질 반도체막의 증착에 플라즈마 CVD장치, 감압 CVD 장치 및 스퍼터링 장치로 이루어진 그룹에서 선택된 장치를 사용한다.
또 다른 실시예에서, 상기 비정질 반도체막의 막 두께가 30∼150nm 범위에 설정되어 있다.
본 발명의 반도체 장치의 제조 장치는 띠모양의 조사 영역을 조사하는 가열광선을 방출하고 소정의 가열 영역을 가열하는 적어도 하나의 가열 광원을 갖는 가열수단과, 그 표면에 비정질 반도체막이 증착되어 있는 기판의 적어도 한쪽에서 이 가열 광선을 조사하면서 이 조사 영역을 횡단하는 방향으로 기판이 상대적으로 이동하도록 이 기판과 가열 수단 중 적어도 어느 한쪽을 이동시켜 상기 가열 영역을 기판면을 따라 이동시키는 수단을 구비하고, 상기 피가열 기판을 열처리하여 비정질 반도체 막의 다결정화를 행한다.
이와 같이 본 발명은 비정질 반도체막의 다결정화에 있어서 결정입자의 성장 방향이나 결정 입자 경계의 수나 위치를 제어하고 양질의 다결정 반도체막을 형성할 수 있는 반도체 장치의 제조방법 및 제조 장치를 제공하는 것을 목적으로 한다.
본 발명의 상기 및 기타 효과는 첨부한 도면을 참조하면서 다음의 설명을 읽고 이해하는 당업자에게 있어서는 분명하게 될 것이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
[실시예 1]
본 발명에서는 기판 표면에 증착된 비정질 반도체막을 부분적으로 가열하는 한편, 그 가열 영역을 순차적으로 이동시켜 비정질 반도체막의 다결정화를 진행시킨다. 제1도는 본 발명의 제1실시예에 따른 비정질 반도체막의 부분 가열 공정을 설명하기 위해 기판 상방에서 바라본 개략적인 평면도이다.
제1도에서, 절연성 표면을 가진 기판(1) (이하 단지 기판이라 한다)의 위에 비정질 실리콘(a-Si) 막등의 비정질 반도체막이 증착되어 있다. 비정질 반도체막은 기판(1)의 위에 직접 증착하여도 좋고, 또는 양자 사이에 SiO2등의 절연막을 사이에 두고 증착하여도 좋다. 또 비정질 반도체막의 증착은 플라스마 CVD 장치, 감압 CVD 장치 및 스퍼터링 장치 중 어느 하나의 장치를 사용하여 할 수 있고, 구체적으로는 예컨대, PE-VCD 또는 LP-CVD 등의 막형성 장치를 사용한다.
비정질 반도체막의 막 두께는 30∼150nm, 바람직하게는 50∼100nm의 범위를 설정한다. 막 두께가 상기 범위보다 얇으면 다결정화시킬 때에 큰 입자 지름의 결정 입자를 얻기가 곤란하게 된다. 또 막두께가 상기 범위 보다 두꺼우면 다결정화 프로세스에서 막 표면 부근은 다결정화되어도 기판과의 경계면에 가까운 부분이 다결정화되지 않고 비정질상태 그대로 남아있는 일이 있다. 따라서 비정질 반도체막의 막두께는 상기 범위내에 설정하는 것이 바람직하다.
기판(1)은 유리등의 절연성 재료로 되어있거나, 또는 실리콘 기판등의 표면에 SiO2등의 절연막을 형성한 것이라도 좋다.
기판(1)위에 증착된 비정질 반도체막에 대해서 열선 조사에 의한 부분 가열을한다. 제1도에 도시되어 있는 것은 이 부분 가열 공정이 진행중인 기판(1)의 상면이다. 제1도에서, 사용되는 열선의 조사 영역(2)은 그 길이 방향 길이 L이 조사대상인 기판(1)의 폭 W보다 길게되도록 설정되어 있다. 이것은 기판(1)의 표면전체를 효율적으로 가열하기 위함이다. 그러나, 조사영역(2)의 길이 L 및 기판(1)이 폭 W의 관계는 제1도에 도시한 것에 한정되는 것이 아니라, 양자의 길이가 같거나 또는 기판(1)의 폭 W에 비해 조사 영역(2)의 길이 L이 짧게 되도록 설정해도 좋다.
또, 조사 영역(2)은 가열광선을 사용한 열처리에 있어서 가열 광선의 조사 영역에 해당한다.
이 부분 가열 공정에서는 위치가 고정된 조사 영역(2)을 횡단하도록 기판(1)을 제1도의 화살표 R의 방향으로 즉, 좌측에서 우측을 향해 이동시킨다. 이 이동에 의해 기판(1)이 조사 영역(2)을 순차적으로 통과함에 따라 기판(1) 표면의 비정질 반도체막이 순자 가열처리되어 다결정화된다. 즉, 기판(1)중 제1영역(3)은 아직 가열 처리되어 있지 않으므로 기판(1)위에 존재하는 반도체막이 아직 비정질 상태인 영역이다. 제2영역(4)은 기판(1)위의 비정질 실리콘막이 가열되고 있는 가열 영역에 해당한다. 또한, 제3영역(5)은 가열처리가 종료되고 비정질 반도체막이 다결정화된 영역에 해당한다.
또는 기판(1)을 고정시키고 그 대신에 열선원을 이동시킴으로써 조사 영역(2)을 제1도에서 화살표 L의 방향으로 즉 우측에서 좌측으로 이동시켜도 된다. 기판(1)과 열선원(즉, 조사영역 2)중 어느 한쪽이 이동하든 그로써 가열 영역이 순타 이동하고, 기판(1)위의 비정질 반도체막이 순차 가열 처리되어 다결정화가 진행된다.
필요한 경우에는 기판(1)과 열선원 쌍방을 이동시켜도 된다.
여기서, 가열 영역을 이동시키면서 재결정화를 하는 개념에 대해 이하 상세히 설명한다.
반도체막을 가열하여 가면 마침내 융점에 도달하여 반도체막은 용융된다. 이때 반도체막이 비정질 상태에 있는가 다결정상태에 있는가에 따라 융점은 일반적으로 다르다.
예컨대, 피가열체인 반도체막이 실리콘이라고 하면, 비정질 실리콘의 융점은 약 1200℃이고, 폴리실리콘의 융점은 1600∼1700℃ 정도이다. 이와 같이, 이들 양자 사이에는 400∼500℃ 정도의 온도차가 있다.
따라서, 비정질 실리콘과 폴리실리콘이 인접한 상태에서 양자를 가열하여 가면, 비정질 실리콘 영역이 우선 용융되고, 이로써 생긴 용융 실리콘과 폴리실리콘이 인접한 상태를 만들어낼 수 있다. 이 용융 실리콘과 폴리실리콘이 인접하고 있는 상태에서 결정단부 즉, 폴리실리콘 영역의 단부에서 실리콘의 결정이 성장한다. 이 현상을 응용하여 예컨대 용융 실리콘 표면에 시드결정이 되는 단결정 실리콘의 작은 조각을 접촉시켜 결정을 성장시키면 실리콘 웨이퍼인 단결정 실리콘 기둥을 형성할 수 있다.
본 발명에서는 반도체막(실리콘막)의 막면에 평행한 방향을 따라 상술한 원리에 따라 결정이 성장된다. 즉, 비정질 반도체 영역(비정질 실리콘 영역)과 시드결정으로서 기능하는 다결정 반도체 영역(폴리실리콘 영역)이 인접한 상태에서 양자를 동시에 가열하여, 시드결정 부분인 다결정 반도체 영역(폴리실리콘 영역)에서 결정입자를 성장시킴으로써 결정 입자가 큰 다결정 반도체막(폴리 실리콘막)을 얻는다.
또, 본 발명에 의한 부분 가열 영역의 이동에 따른 다결정화 프로세스를 적용할 수 있는 반도체 재료는 실리콘에 한정되지 않는다.
제2도는 제1도를 참조하여 설명한 기판(1)의 부분 가열 공정을 행하는 열처리 장치(100), 및 그에 따라 가열처리중인 기판(1)의 단면도이다.
제2도의 열처리 장치(100)는 띠 모양의 영역(조사영역) (2)을 조사하는 가열 광원부(6)를 적어도 하나 갖는다. 가열 처리에 있어서 상술한 대로 가열 영역을 순차 이동시킨다. 이동을 위하여 제2도에서는 기판(1)을 반송장치(30)위에 싣고 있다. 가열 광원부(6)의 위치를 고정시킨 다음, 열처리 대상인 기판(1)의 한쪽에서 가열 광원부(6)로부터 나온 가열 광선(7)을 조사하면서 기판면을 따라 조사영역(2)을 횡단하도록 제2도의 화살표 R의 방향으로 반송 장치(30)를 구동시켜 기판(1)을 이동시킨다. 사용할 수 있는 반송 장치(30)는 특정한 것에 한정되는 것은 아니다.
또는, 기판(1)을 반송 장치(30)위에 탑재하지 않고 가열 광원부(6)를 적절한 반송 장치에 장착하여도 된다. 이 경우에 기판(1)의 위치를 고정시킨 다음, 제2도의 화살표 L의 방향으로 반송 장치(제2도에는 도시안됨)에 의해 가열 광원부(6)를 이동시킨다. 이로써 조사 영역(2)이 이동하고 기판면을 따라 조사영역(2)을 횡단하는 방향으로 상대적으로 기판(1)이 이동한다. 이 경우에 사용할 수 있는 반송 장치도 특정한 것에 한정되는 것은 아니다.
또한, 필요한 경우에는 기판(1) 및 가열 광원부(6) 양쪽을 이동시켜도 된다. 제1도와 마찬가지고 제2도에서 제1영역(3)은 기판(1)위에 존재하는 반도체막(예컨대, 실리콘막)(20)이 아직 비정질 상태인 영역이다. 제2영역(4)은 기판(1)위의 비정질 반도체막(20)이 가열되고 있는 가열 영역에 해당한다. 또 제3영역(5)은 가열에 의해 비정질 반도체막(20)이 이미 다결정화된 영역에 해당한다.
이 가열 광원부(6)로서 제2도에 도시되어 있는 램프(6'), 또는 연속파 레이저를 사용한다. 구체적으로 할로겐 램프나 수은 램프 등, 혹은 아르곤 레이저나 CO2레이저 등을 사용할 수 있다. 이로써 비정질 반도체막(20)의 용융에 의한 다결정화가 가능하게 되고, 결정 입자 경계에서 캐리어 전자의 이동을 막는 포텐셜 장벽의 높이를 낮출 수 있다.
또 조사에 의해 가열된 영역의 냉각속도를 가열 영역의 이동 속도에 따라 제어할 수 있다. 이로써 용융 반도체막의 냉각 속도가 완만한 값이 되도록 이동속도를 적절히 제어하면 수 미크론 이상의 크기를 갖는 결정 입자를 성장시켜 결정 입자 경계 밀도가 작은 다결정 반도체막을 공급할 수 있다.
또한, 상술한 대로 램프(6') 또는 연속파 레이저를 가열 광원부(6)에 사용하면, 연속광이 조사된다. 이로써 조사 영역이 이동하여도 반도체면에 조사 흡수되는 열량이 불균일하게 되기 어렵고, 동일 기판면 내에 작성한 박막 트랜지스터 소자 특성의 편차를 낮출 수 있게 된다.
상술한 대로, 종래의 다결정화 반도체막의 제조 방법 중 하나로서 엑시머 레이저에 의해 비정질 반도체막을 조사하여 다결정화를 진행시키는 방법이 있다. 그러나 이 엑시머 레이저를 사용한 종래 방법에 관해서는 예컨대 ［제29회 VLSI 포럼 최신 poly-Si TFT 프로세스 기술]에서 ［엑시머 레이저 결정화법에 의한 큰 입자 지름 다결정 Si 박막의 저온 형성］이라는 제목의 연구 발표에서 서술되어 있듯이, 엑시머 레이저의 피조사 영역이 나노초(nsec) 크기에서 급격히 냉각되기 때문에, 얻어지는 다결정 반도체막의 결정입자 지름이 작다라는 문제점이 있다. 이 때문에 이 방법에서 얻어진 다결정 반도체막을 사용하여 박막 트랜지스터를 형성하면, 트랜지스터의 채널 영역 내에 다수의 결정이자 경계가 포함되므로 결과적으로 트랜지스터 소자 특성의 개선에 한계가 있다.
또, 1회의 엑시머 레이저 조사에 의한 피조사-영역은 현재로서는 고작 한변이수 mm 크기의 장방형 영역에 불과하고 대형 반도체 장치를 형성하기 위해서 대형 기판위에서 순차 이동시켜야 한다. 그러나, 엑시머 레이저는 펄스파 레이저이므로 조사할 때마다 레이저 에너지에는 편차가 생길 가능성이 있다. 그 결과, 상술한 조사 영역의 이동에 따라 비정질 반도체막에 조사 흡수되는 열량에 장소에 따른 변동이 생기고, 동일 기판면 내에 형성한 TFT의 소자 특성에 편차가 생길 염려가 있다.
이에 대해서, 램프 또는 연속파 레이저를 가열 광원으로서 비정질 반도체막을 부분적으로 가열하고, 또한 그 부분 가열 영역을 순차 이동시켜 다결정화를 진행하는 본 발명의 방법에서는 상기와 같은 종래 기술의 문제점은 생기지 않는다.
또한, 본 발명의 방법에 있어서, 다결정화를 확실히 하고 고품질의 다결정 반도체막을 효율적으로 얻기 위해서는 가열 광선(7)의 조사 에너지 밀도를 비정질 반도체막(20)이 용융되지 않는 범위로 하든지, 또는 비정질 반도체막(20)은 용융되지만 다결정화된 반도체막은 용융되지 않는 범위로 하는 것이 바람직하다. 이것은 다음과 같은 이유 때문이다. 즉, 비정질 영역과 다결정 영역이 혼재하는 상태에서 반도체를 가열하면 결정 입자 주위의 비정질 부분들이 결정입자 속으로 병합되므로 결정이 성장한다. 이로써 결정 입자가 큰 다결정 반도체막을 얻기 위해서는 조사 에너지 밀도를 상술한 대로 설정하는 것이 바람직하다.
또, 가열 영역(2)의 이동속도, 즉 기판(1) 또는 가열 광원부(6)의 이동속도를 가열 영역(4)의 폭을 가열 개시부터 비정질 반도체가 용융할 때까지의 시간으로 나눈 값과 같게하든가, 또는 그보다 작게하는 것이 바람직하다. 이동 속도를 상기와 같이 설정함으로써 비정질 반도체막을 완전히 용융시킬 수 있다. 그러므로 비정질 반도체막의 일부가 용융하지 않고 잔존하며, 그 잔존 부분을 시드(seed)로 하여 랜덤하게 결정 성장이 일어나는 것을 방지할 수 있다.
[실시예 2]
제3a도는 본 발명의 제2실시예에서 다결정화를 하는 기판(1)을 그 상면 즉 비정질 반도체막(20)이 증착되어 있는 면에서 바라본 평면도이다. 또, 제3b도는 제3a도의 3B-3B'선 단면도이다.
이 실시예에서는 우선 제3a 및 3b도에 도시되어 있는 장방형 기판(1)의 표면에 제1실시예와 관련하여 설명한 방법으로 비정질 반도체막(20)을 증착시킨다. 또, 비정질 반도체막(20)에서 기판(1)의 한변에 따른 띠모양의 영역(8)에 Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In 및 Sn 중에서 선택된 적어도 1개의 원소를 주입하고, 띠모양의 피주입 영역(8)을 형성한다. 즉, 이 피주입 영역(8)은 Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In 및 Sn에서 선택된 적어도 1개의 불순물 원소가 도핑된 영역을 나타내고 있다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치나 가열 광원부 및 이들의 특징은 제1실시예에서 기재한 것과 같으므로 그 상세한 설명은 여기서 생략한다.
이 실시예에서는 기판(1)의 가열은 제3a도 및 제3b도에 도시되어 있는 3B'측에서 3B측을 향해 진행시킨다. 이 열처리에 의해 비정질 반도체막(20)안에서 피주입 영역(8)으로부터 3B측으로 존재하는 영역(3)을 다결정화하고, 그런 후에 이 다결정화된 반도체막을 사용하여 반도체 장치를 형성한다.
본 실시예와 같이 Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In, Sn 등의 금속 원소중 적어도 어느 하나를 비정질 반도체막(20)에 불순물로서 주입하고, 그후에 제1실시예에서 설명한 열처리에 의해 다결정화를 행하면 주입금이 촉매적인 작용을 하여 결정 성장이 촉진된다. 이 결과, 주입금속의 농도가 진한 부분(성장 개시시에는 피주입 영역 8)을 결정 성장단으로 하고 그 고농도 부분에서 밖을 향해 결정 입자가 용이하게 성장한다. 이로써 기판(1)의 전면에 걸쳐 결정 성장 방향이 모아진 다결정 반도체막이 형성된다.
또한, 이 주입 금속농도가 진한 부분은 결정 성장단과 함께 기판(1)위를 이동한다. 그래서 반도체 장치를 형성하는 영역의 불순물 금속농도는 실용상 문제없는 정도에 까지 억제된다.
[실시예 3]
제4a도는 본 발명의 제3실시예에서 다결정화를 행하는 기판(1)을 그 상면 즉, 비정질 반도체막(20)이 증착되는 면에서 바라본 평면도이다. 또 제4b도는 제4a도의 4B-4B'선 단면도이다.
이 실시예에서는 우선 제4a 및 4b도에 도시되어 있는 장방형 기판(1)의 표면에 제1실시예와 관련하여 설명한 방법에 의해 비정질 반도체막(20)을 증착시킨다. 또한, 비정질 반도체막(20)에서 이 기판(1)의 한변에 따른 띠모양의 영역(9)에 인(p)으로 대표되는 V족 원소중에서 선택된 적어도 하나의 원소를 주입하고, 띠모양의 도핑 영역(9)을 형성한다. 즉, 이 피주입 영역(9)은 V족 원소로부터 선택된 적어도 1개의 불순물 원소가 도핑된 영역을 나타내고 있다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치나 가열 광원부, 및 이들의 특징은 제1실시예에서 기재한 대로 이므로 여기서 그 상세한 설명은 생략한다.
이 실시예에서는, 기판(1)의 가열은 제4a 및 4b도에 도시되어 있는 4B'측에서 4B측을 향해 진행시킨다. 이 열처리에 의해서 비정질 반도체막(20)중에서 도핑영역(9)으로부터 4B측에 존재하는 영역(3)을 다결정화하고, 그 후에 이 다결정화된 반도체막을 사용하여 반도체 장치를 형성한다.
이 실시예와 같이, V족 원소중 적어도 어느 하나를 비정질 반도체막(20)에 불순물 원소로서 주입하고, 그후에 제1실시예에서 설명한 열처리에 의해 다결정화를 행하면 주입 원소가 시드결정의 발생시에 촉매적인 작용을 하여, 시드결정의 발생을 촉진한다. 이 결과 V족 원소의 피주입 영역(8)을 결정 성장단으로 하고, 피주입 영역(8)밖을 향해 결정 입자가 용이하게 성장한다. 이로써 기판(1)의 전면에 걸쳐 결정 성장 방향이 모아진 다결정 반도체막이 형성된다.
V족 원소의 선택적인 도입에 의한 다결정화 프로세스에 있어서 결정성자으이 위치를 제어하는 기술은, 이미 관련 기술의 설명에 관련하여 서술하고 있다. 그러나 이 결정 성장의 촉진효과는 n형 불순물을 주입하였을 때에만 유효하고, p형 불순물을 주입한 경우는 결정성장의 촉진효과는 얻을 수 없다. 즉, 결정 성장이 촉진효과는 주입되는 불순물의 도전형에 따라 영향을 받는다. 이것은 이 종래 기술의 p형 트랜지스터의 형성에는 그대로 적용할 수 없다는 것을 의미하고, 이 종래 기술의 방법을 이용하여 CMOS등 p형 트랜지스터를 필요로 하는 반도체 장치를 기판에 형성하기는 곤란했다.
이에 대해서 상기 설명한 본 발명의 제3실시예에서 제조 방법은 시드결정의 발생 촉진에만 V족 원소의 주입을 이용하는 것이고, 반도체 장치를 형성화는 영역까지에는 주입된 V족 원소는 확산되지 않는다. 따라서, 종래 기술의 문제점이 해결된다.
[실시예 4]
제5a도는 본 발명의 제4실시예에서 다결정화를 행하는 기판(1)을 그 상면 즉, 비정질 반도체막(20)이 증착되는 면에서 바라본 평면도이다. 또 제5b도는 제5a도의 5B-5B'선 단면도이다.
이 실시예에서 우선, 제5a 및 5b도에 도시되어 있는 장방형 기판(1)의 표면에 기판(1)의 한변을 따라 평행하게 100nm이상의 깊이를 갖는 단차가 설치된 요부 영역(10)을 형성한다. 다음에 이 요부 영역(10)을 포함한 기판(1)위에 제1실시예에서 설명한 방법으로 비정질 반도체막(20)을 증착시킨다.
요부 영역(10)은 포토리소그라피법등의 적절한 방법으로 기판(1)의 표면에 직접 형성하면 좋다. 혹은 기판(10)의 표면에 우선 두께 100nm정도의 박막을 증착하고, 이후에 포토리소그라피법등에 의해 홈모양의 패턴을 박막에 형성함으로써 기판(1)의 표면에 존재하는 요부 영역(10)을 얻을 수도 있다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치나 가열광원 및 이들의 특징은 제1실시예에서 기재한 대로 이므로 그 상세한 설명은 여기서 생략한다.
이 실시예에서는 기판(1)의 가열은 제5a 및 제5b도에 도시되어 있는 5b'측에서 5B측을 향해 진행시킨다. 이 열처리에 의해 비정질 반도체막(20)속에 요부영역(10)으로부터 5B측에 존재하는 영역(3)을 다결정화하고, 그 후에 이 다결정화 된 반도체막을 사용하여 반도체 장치를 형성한다.
이와 같이 기판(1)의 한변을 따라 평행하게 단차부분 즉, 요부 영역(10)을 형성한 경우 가열 처리에 의해 다결정화를 행하면, 이 요부 영역(10)에 포함되는 단차부분에서 다결정화가 촉진된다. 이 실시예에서는 이 단차 부분에서 발생하는 다결정을 시드결정으로서 이용한다.
비정질 반도체막 하부에 위치한 기판에 단차를 설치함으로써 다결정화 프로세스에서 결정 성장의 위치를 제어하는 기술은, 이미 관련기술의 설명에서 서술하고 있다. 이 경우 다결정화는 단차부분에서 멀어지는 쪽으로 진행하므로, 이 방법에 의해 얻어지는 결정성장에는 방향성이 있다. 이 결과, 이 방법으로 형성한 다결정 반도체막을 갖는 기판을 사용하여 트랜지스터를 형성한 경우, 채널 영역에 존재하는 결정 입자 경계를 어느 정도 제어할 수 있다. 또한, 결정성장에는 주입 불순물이 관여하지 않으므로 CMOS등의 회로구성에 대해서도 특히 새로운 연구를 하지 않아도 적용할 수 있다.
그러나, 상기의 종래 방법으로는 기판 전면에 걸쳐 트랜지스터등의 반도체 장치가 분포하는 대면적 반도체 장치에서는 기판 전면에 단차를 설치할 필요가 있다. 기판위에 단차부분이 늘어나면 그 만큼 트랜지스터등에 전기 신호를 보낼 배선이 단선될 가능성이 높아진다. 따라서 종래 기술을 그대로 대면적 반도체 장치의 제조에 적용하는 것은 별로 좋은 제조 방법은 아니다.
이에 대해 본 실시예에서는 종래 기술과 달리 기판(1)의 전면에 걸쳐 단차를 형성할 필요가 없다. 따라서, 상기 종래 기술의 문제점을 해결할 수 있다.
또, 본 실시예에서는 요부형상의 단면구조를 갖는 단차부로서 요부 영역(10)을 나타냈다. 그러나 단차가 형성되는 한 그 단면 형상은 요부형상에 한정되는 것은 아니다. 예컨대 제5b도에 도시한 예와 반대로 기판(1)의 한변에 따라 높이 100nm 이상의 철부형상의 단면구조를 갖는 계단형의 단차부를 형성해도 좋다.
[실시예 5]
제6a도는 본 발명의 제5실시예에서 다결정화를 행하는 기판(1)을 그 상면 즉, 비정질 반도체막(20)이 증착되는 면에서 바라본 평면도이다. 또, 제6b도는 제6a도의 6B-6B'선 단면도이다.
이 실시예에서는 우선 제6a 및 6b도에 도시한 장방형 기판(1)의 표면에 제1실시예에서 설명한 방법으로 비정질 반도체막(20)을 증착시킨다. 그런 후에 이 기판(1)의 한변을 따라, 증착한 비정질 반도체막(20)위에 비정질 반도체막(20)과 동일 원소로 구성된 띠모양의 단결정 반도체층(1)을 압착한다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치나 가열 광원부, 및 이들의 특징은 제1실시예에서 기재한 대로 이므로 그 상세한 설명은 여기서 생략한다.
이 실시예에서는 기판(1)의 가열은 제6a 및 6b도에 도시한 6B' 측에서 6B측을 향해 진행시킨다. 이 열처리에 의해 비정질 반도체막(20)중에 띠모양의 단결정 반도체(11)으로부터 6B측에 존재하는 영역(3)을 다결정화하고, 그 후에 이 다결정화된 반도체막을 이용하여 반도체 장치를 형성한다.
이와 같이 본 실시예에서는 기판(1)위에 증착되어 다결정화의 대상이 되는 비정질 반도체막(20)의 외부에 시드결정으로서 기능하는 단결정 반도체층(11)을 설치한다. 비정질 반도체막(20)에 압착된 이 단결정 반도체층(11)을 열처리함으로써 발생한 결정 입자를 비정질 반도체막(20)의 다결정화시 시드결정으로서 이용한다.
예컨대, 한변이 300mm 이상인 대형 기판을 사용하여 전면에 비정질 반도체막을 형성하고 있는 경우, 비정질 반도체 막의 전면에 걸쳐 단결정 반도체 압착하는 것은 곤란하다.
그러나, 이 실시예에 의하면 단결정 반도체층(11)은 기판(1)의 한변에 따라 띠모양으로 압착할 뿐, 기판(1)의 전면에 걸쳐 단결정 반도체층(11)을 압착할 필요가 없다.
[실시예 6]
제7a도는 본 발명의 제6실시예에서 다결정화를 행하는 기판(1)을 그 상면 즉 비정질 반도체막(20)이 증착되는 면에서 바라본 평면도이다. 또, 제7b도는 제7a도의 7B-7B'선 단면도이다.
본 실시예에서 우선 제7a 및 7b도에 도시한 장방형 기판(1)의 표면에 비정질 반도체막(20)을 증착시키는 한편, 다른 기판(12)을 사용하여 그 한쪽 표면에 비정질 반도체막(20)과 동일 원소로 구성된 다결정 반도체층(13)을 형성한다. 그 후에 비정질 반도체막(20)과 다결정 반도체층(13)이 기판(1)의 한변에 따라 띠모양 영역(3')에서 겹치도록 기판(1)과 기판(12)을 서로 합쳐 배치하고, 다결정 반도체층(13)을 비정질 반도체막(20)에 압착한다. 그리고, 이 양 반도체막(13) 및 (20)이 서로 압착된 영역(3')에서 비정질 반도체막(20)의 다결정화를 행한다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치 및 가열 광원부, 및 이들의 특징은 제1실시예에 기재한 대로 이므로 그 상세한 설명은 여기서 생략한다. 또 비정질 반도체막(20)이나 다결정 반도체층(13)의 형성 방법은 반도체 기술에서 일반적으로 알려져 있는 방법을 사용할 수 있으므로 여기서는 그 상세한 설명은 하지 않는다.
본 실시예에서는 기판(1)의 가열은 제7a 및 7b도에 도시한 7B'측에서 7B측을 향해 진행시킨다. 이 열처리에 의해 비정질 반도체막(20)중 띠모양의 압착 영역(3')으로부터 7B측에 존재하는 영역(3)을 다결정화하고 그 후에 이 다결정화된 반도체막을 사용하여 반도체 장치를 형성한다.
이와 같이 본 실시예에서는 기판(1)위에 증착되어 다결정화의 대상이 되는 비정질 반도체막(20)의 외부에 시드결정으로서 기능하는 다결정 반도체층(13)을 설치한다. 비정질 반도체막(20)에 압착된 이 다결정 반도체층(13)을 열처리함으로써 발생한 결정 입자를 비정질 반도체막(20)의 다결정화시 시드결정으로서 이용한다. 단결정 반도체응을 압착하는 제5실시예의 경우와 마찬가지로 다결정 반도체층(13)은 기판(1)의 한변에 따라 띠모양으로 압착할 뿐 기판(1)의 전면에 걸쳐 다결정 반도체층(13)을 압착할 필요는 없다.
[실시예 7]
제8a도는 본 발명의 제7실시예에서 다결정화를 행하는 기판(1)을 그 상면 즉 비정질 반도체막(20)이 증착되는 면에서 바라본 평면도이다. 또 제8b도는 제8a도의 8B-8B'선 단면도이다.
본 실시예에서는 우선 제8a 및 8b도에 도시한 장방형 기판(1)의 표면에 제1실시예에서 설명한 방법으로 비정질 반도체막(20)을 증착시킨다. 또한 비정질 반도체막(20)에서 기판(1)의 한변에 따른 띠모양 영역(14)에 엑시머 레이저를 조사하고, 띠모양의 다결정 영역(14)을 형성한다. 즉, 이 영역(14)은 엑시머 레이저의 조사로 다결정화된 영역을 나타내고 있다.
기판(1)에 대한 열처리 방법, 사용하는 열처리 장치나 가열 광원부, 및 이들의 특징은 제1실시예에서 기재한 그대로 이므로 여기서 그 상세한 설명을 생략한다.
본 실시예에서는 기판(1)의 가열은 제8a 및 8b도에 도시한 8B'측에서 8B측을 향해 진행시킨다. 이 열처리에 의해 비정질 반도체막(20)중에 피조사 영역인 띠모양의 다결정 영역(14)으로부터 8B측에 존재하는 영역(3)을 다결정화 하고, 그 후에 이 다결정화된 반도체막을 사용하여 반도체 장치를 형성한다.
종래 기술의 하나로서 비정질 반도체막을 엑시머 레이저에 의해 조사하고 선택적으로 다결정화를 진행하는 방법이 있다는 것은 이미 서술한 바 있다.
그러나, 화상 표시 소자군과 동일한 기판위에 주변 구동 회로를 형성하는 기판에서는 채널폭이 100㎛이상인 대형 트랜지스터를 형성할 필요가 있다. 이러한 경우에는 상술한 레이저 조사 영역을 중심으로하여 선택적으로 결정성장을 행한다해도 대형 트랜지스터 전체를 1개의 결정으로 형성하기는 곤란하다. 또 엑시머 레이저에 의한 피조사 영역의 급격한 냉각이나 조사범위의 협소함에 기인한 문제점이 생긴다는 것은 이미 제1실시예와 관련하여 설명한 바 있다.
이에 대해 본 실시예에서는 비정질 반도체막(20)중에 기판(1)의 한변에 따른 띠모양의 영역(14)에만 선택적으로 엑시머 레이저를 조사하고, 이 부분에 다결정 반도체 영역(14)을 형성한다. 이러한 엑시머 레이저의 조사에 의해 형성되는 다결정 반도체 영역(14)은 시드결정으로서 사용될 뿐이며 기판 전면에 걸쳐 엑시머 레이저에 의한 조사를 할 필요는 없다. 따라서 본 실시예에 따른 다결정화 프로세스에서는 종래 기술에서 문제가 되는 결정 입자가 작거나 트랜지스터의 소자 특성에 편차가 있다는 문제점은 해결된다.
이상의 각 실시예에서 설명한 비정질 반도체막의 다결정화를 행하는 것으로 결정입자의 성장방향을 균일하게 제어할 수 있게된다. 따라서, 이 다결정화후의 반도체막을 갖는 기판을 사용하여 박막 트랜지스터를 형성하는 경우에 트랜지스터의 도전방향과 결정입자의 성장방향이 일치하도록 트랜지스터를 형성하는 것이 용이해진다. 이로써 트랜지스터의 채널 영역내에 존재하는 결정입자 경계에 의한 트랜지스터 소자 특성의 열화를 억제할 수 있게 된다.
본 발명에 의하면, 가열 영역을 이동시키면서 기판위에 설치된 비정질 반도체막을 부분적으로 가열하기 때문에, 가열 영역에 인접하여 존재하고 가열에 의해 다결정화된 반도체 부분의 결정입자가 시드결정이 되고, 가열 영역의 이동 방향으로 결정입자를 성장시킬 수 있다. 이 결과, 양질이 다결정 반도체막을 얻을 수 있다. 또 가열부의 열원으로서 띠모양의 가열 광원을 사용하면 기판위에 설치된 비정질 반도체막의 다결정화를 용이하게 실시할 수 있다.
또 가열 광원으로서 램프 또는 연속파 레이저를 사용하면, 비정질 반도체막의 용융에 의한 다결정화가 가능하게되고, 결정 입자 경계에서 캐리어 전자의 이동을 막는 포텐셜 장벽의 높이를 낮출 수 있다. 또 피가열 영역의 냉각속도가 가열 영역의 이동속도에 따라 제어가능하게 되므로 용융 반도체 막의 냉각이 완만하게 행하여지도록 가열 영역이 이동속도를 적절히 제어하며, 각 결정 입자가 수미크론이상의 크기고 성장하고, 결정입자 경계 밀도가 작은 다결정 반도체막을 얻을 수 있다. 또한, 연속광을 조사하기 위해 조사 영역의 이동에 수반하여 반도체면에 조사 흡수되는 열량이 분균일하게 되지 않고, 동일 기판면내에 형성한 박막 트랜지스터 소자 특성의 편차를 낮출 수 있다.
또한, Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In 및 Sn 원소중에서 적어도 하나를 비정질 반도체막에 불순물원소로서 주입하여 다결정화를 행하면 이 주입 금속이 촉매적인 작용을 하여 결정성장이 촉진되고, 주입 금속의 농도가 진한 부분을 결정 성장단으로 하고, 피주입 영역밖으로 결정입자가 용이하게 성장해간다. 그래서 기판 전면에 걸쳐 결정성장 방향이 고른 다결정 반도체막을 얻을 수 있다. 그밖에 주입 금속 농도가 진한 부분은 결정 성장단과 함께 기판위를 이동하기 때문에 반도체 장치를 형성하는 영역의 불순물 금속 농도는 실용상 문제가 없는 농도에 까지 낮출 수 있다.
또한, 인(p)으로 대표되는 V족 원소중 하나를 비정질 반도체막에 불순물 원소로서 주입하고, 그 후에 가열 처리에 의한 다결정화를 행하면 피주입 영역에서 비정질 반도체막의 다결정화가 촉진되고 이 부분을 결정성장의 시드결정으로 할 수 있다. 본 발명의 방법에서는 시드결정의 발생촉진에만 V족 원소의주입을 이용하는 것이므로 반도체 장치를 형성하는 영역까지 주입 불순물이 확산하지 않는다.
또한, 기판의 한변을 따라 평행하게 단차부를 형성한 후에 가열 처리를 행하여 다결정화를 행하면, 이 단차 부분에서 다결정화를 촉진할 수 있다. 본 발명의 일실시예에서는 이 단차부분에서 발생하는 다결정을 시드결정으로 이용하므로 기판 전면에 걸쳐 단차를 형성할 필요가 없다.
또한, 기판위에 설치된 비정질 반도체막에 대하여 기판의 한변을 따라 띠모양으로 단결정 반도체 층 또는 다결정 반도체 층을 압착함으로써 다결정화되는 비정질 빈도체막의 외부에 시드결정으로 기능하는 반도체층을 설치할 수 있다. 시드결정은 비정질 반도체막의 일부에만 선택적으로 설치하면 되고, 기판 전면에 걸쳐 단결정 반도체층 또는 다결정 반도체층을 압착할 필요는 없다.
더욱이, 기판의 한변을 따라 비정질 반도체막에 엑시머 레이저를 조사하고 다결정화시에 시드결정으로 기능하는 다결정 반도체 영역을 설치할 수 있다. 이와 같이 형성된 다결정 반도체 영역을 시드결정으로 사용할 수 있다. 이와 같이 형성된 다결정 반도체 영역은 시드결정으로 사용할 뿐이므로 종래 엑시머 레이저의 조사를 이용한 다결정화 프로세스와 같이 비정질 반도체막의 전면을 조사할 필요는 없다. 또, 결정입자가 작거나 형성되는 트랜지스터 소자특성의 편차 등의 문제점은 생기지 않는다.
아울러, 기판의 이동속도 또는 가열원의 이동속도에 따라 결정되는 가열 영역의 이동속도를 가열 영역의 폭을 가열 개시부터 비정질 반도체가 용융할 때까지의 시간으로나눈 값으로 하든가, 또는 그보다 작게하면 마찬가지로 고효율, 고품질의 다결정화를 진행할 수 있다.
플라스마 CVD 장치, 감압 CVD 장치, 스퍼터링 장치중 어느 하나의 장치를 사용하면 비정질 반도체막을 용이하게 형성할 수 있다. 또 비정질 반도체막의 막두께를 30∼150nm로 설정하면 양호한 다결정화를 실현할 수 있다.
이와 같이 본 발명의 의한 제조 방법 및 또는 제조 장치를 사용하여 비정질 반도체막의 다결정화를 행함으로써 양질의 다결정 반도체막을 갖는 기판 재료를 공급할 수 있다. 이 기판 재료를 이용하면 예컨대 비선형 소자로서 박막 트랜지스터를 구비한 액티브 매트릭스형의 액정화상 표시 장치를 형성하는 경우, 동일 기판면내에서 균일한 화상 표시 특성을 갖는 구동 회로 일체형(드라이버 모노리식)의 액정화상 표시 장치를 제작할 수 있다. 이와 같은 드라이버 모노리딕화를 행함으로써 화상표시 장치의 제조 코스트가 대표적으로 절감될 수 있다.
본 발명에 따른 부분가열영역의 이동을 포함한 다결정화 프로세스가 적용가능한 반도체 재료는 상술한 설명에서 제시된 예에 한정되지 않는다.
본 발명이 범위 및 정신을 이탈하지 않고 다양한 변형이 가능한 것은 당업자에게 매우 자명하다. 따라서, 이하의 특허 청구의 범위는 상술한 설명에 한정되지 않고 넓게 해석되어야 한다.

Claims (15)

  1. 절연성 표면을 가진 기판위에 비정질 반도체막을 증착하는 증착 공정과 이 비정질 반도체막을 다결정화하는 다결정화 공정;을 포함하는 반도체 장치의 제조 방법으로 상기 비정질 반도체막의 다결정화 공정은, 상기 비정질 반도체막을 증착시킨 상기 기판위의 소정의 가열 영역을 가열 수단으로 부분적으로 가열하는 부분 가열 공정;과, 상기 가열 수단 및 상기 기판중 적어도 한쪽을 이동시켜 상기 소정의 가열 영역을 기판면을 따라 이동시키는 이동 공정;을 포함하며, 상기 가열 영역의 이동속도는 상기 가열 영역으 폭을 가열 개시부터 상기 비정질 반도체가 용융할 때까지의 시간으로 나눈 값 이하로 설정되어 있는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 가열 수단의 열원으로서 가열 광선을 발광하여 띠모양의 피조사 영역을 조사하는 가열 광원이 사용되고, 상기 비정질 반도체막의 다결정화 공정에서는 상기 기판의 적어도 한쪽에서 상기 가열 광선으로 기판을 조사하면서 상기 피조사 영역을 횡단하는 방향으로 상기 기판이 상대적으로 이동하도록 상기 가열 수단과 상기 기판중 적어도 한쪽을 이동시키는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 가열광원이 적어도 하나의 램프인 반도체 장치의 제조 방법.
  4. 제2항에 있어서, 상기 가열 광원이 적어도 하나의 연속파 레이저인 반도체 장치의 제조 방법.
  5. 제2항에 있어서, 상기 가열광선의 조사 에너지 밀도는 상기 비정질 반도체 막이 용융하지만 상기 다결정화된 반도체 막은 용융하지 않는 범위에 설정되어 있는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정후와 상기 비정질 반도체막의 다결정화 공정에 앞서 Ni, Cu, Pd, Pt, Co, Fe, Ag, Au, In 및 Sn으로된 그룹에서 선택된 적어도 하나의 원소를 주입하여 상기 비정질 반도체 막속에 상기 기판의 한변을 따라 평행하게 띠모양의 도핑 영역을 형성하는 공정을 더 포함하고, 상기 도핑 영역에서 상기 비정질 반도체막의 다결정화가 개시되는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정후와 상기 비정질 반도체막의 다결정화 공정에 앞서 V족 원소들에서 선택된 적어도 하나의 원소를 주입하여 상기 비정질 반도체막 속에 기판의 한변을 따라 평행하게 띠모양의 도핑영역을 형성하는 공정을 더 포함하고, 도핑 영역에서 상기 비정질 반도체막의 다결정화가 개시되는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정에 앞서 상기 기판의 한변을 따라 평행하게 높이 100nm이상의 단차 영역을 기판의 표면에 형성하는 공정을 더 포함하고, 상기 비정질 반도체막이 상기 단차 영역의 위로 또한 증착되고, 상기 단차 영역에서 상기 비정질 반도체막의 다결정화가 개시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정후와 상기 비정질 반도체막의 다결정화 공정에 앞서 상기 기판의 한변을 따라 평행하게 상기 비정질 반도체 막에 상기 비정질 반도체막과 동일한 원소로 구성된 단결정 반도체층을 압착하여 띠모양 압착 영역을 형성하는 공정을 더 포함하고, 상기 띠모양 압착 영역에서 상기 비정질 반도체막의 다결정화가 개시되는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정후와 상기 비정질 반도체막의 다결정화 공정에 앞서 상기 비정질 반도체막과 동일한 원소로 구성된 다결정 반도체층이 상기 기판의 한변을 따라 평행한 띠모양 영역에서 상기 비정질 반도체막과 중첩되도록 압착하여 띠모양 압착 영역을 형성하는 공정을 더 포함하고, 상기 띠모양 압착 영역에서 상기 비정질 반도체막의 다결정화가 시작되는 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 기판이 장방형이고, 상기 제조 방법은 상기 비정질 반도체막의 증착 공정후와 상기 비정질 반도체막의 다결정화 공정에 앞서 상기 기판의 한변을 따라 평행하게 상기 비정질 반도체막의 소정의 띠모양 영역에 엑시머 레이저를 조사하여 띠모양의 다결정 영역을 상기 비정질 반도체막에 형성하는 공정을 더 포함하고, 상기 띠모양의 다결정 영역에서 상기 비정질 반도체막의 다결정화가 시작되는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 비정질 반도체막은 플라즈마 CVD 장치, 감압 CVD 장치 및 스퍼터링 장치로 된 그룹에서 선택된 장치를 사용하여 증착되는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 비정질 반도체막의 막 두께가 30nm∼150nm의 범위에 설정되어 있는 반도체 장치의 제조 방법.
  14. 띠모양의 조사 영역을 조사하는 가열 광선을 방출하여 소정의 가열 영역을 가열하는 적어도 하나의 가열 광원을 갖는 가열 수단과, 그 표면에 비정질 반도체막이 형성되어 있는 기판의 적어도 한쪽으로부터 그 가열 광선을 조사하면서 이 조사영역을 횡단하는 방향으로 상기 기판이 상대적으로 이동하도록 상기 기판과 가열 수단 중 적어도 한쪽을 이동시켜 상기 가열 영역을 기판면에 따라 이동시키는 이동 수단;을 포함하며, 상기 기판이 열처리되어 상기 비정질 반도체막의 다결정화가 이루어지며 상기 가열 영역의 이동속도는 상기 가열 영역의 폭을 가열 개시부터 상기 비정질 반도체가 용융할 때까지의 시간으로 나눈 값 이하로 설정되어 있는 반도체 장치의 제조 방법.
  15. 제1항에 있어서, 상기 가열수단과 상기 기판중 적어도 하나는 연속적으로(sequentially) 이동되는 반도체 장치의 제조 방법.
KR1019950007042A 1994-03-28 1995-03-28 반도체 장치의 제조 방법 및 제조 장치 KR100203823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-57727 1994-03-28
JP5772794A JP3195157B2 (ja) 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置

Publications (2)

Publication Number Publication Date
KR950034831A KR950034831A (ko) 1995-12-28
KR100203823B1 true KR100203823B1 (ko) 1999-06-15

Family

ID=13063969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007042A KR100203823B1 (ko) 1994-03-28 1995-03-28 반도체 장치의 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (1) US5811327A (ko)
JP (1) JP3195157B2 (ko)
KR (1) KR100203823B1 (ko)
CN (1) CN1041148C (ko)
TW (1) TW347588B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107559B1 (ko) 2010-04-07 2012-01-31 서울대학교산학협력단 이동식 급속 열처리를 이용한 인쇄 박막 형성방법 및 이를 이용하여 형성된 인쇄 박막

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6376806B2 (en) 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
US6337467B1 (en) 2000-05-09 2002-01-08 Wafermasters, Inc. Lamp based scanning rapid thermal processing
EP1256977B1 (en) * 2000-10-06 2012-02-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing a polycrystalline silicon film
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20050275880A1 (en) * 2004-06-09 2005-12-15 Roland Korst Apparatus and method for controlling and managing an RFID printer system
JP2006005148A (ja) * 2004-06-17 2006-01-05 Sharp Corp 半導体薄膜の製造方法および製造装置
US7943534B2 (en) * 2005-08-03 2011-05-17 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing system
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649624A (en) * 1983-10-03 1987-03-17 The United States Of America As Represented By The Secretary Of The Navy Fabrication of semiconductor devices in recrystallized semiconductor films on electrooptic substrates
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPH01212431A (ja) * 1988-02-20 1989-08-25 Fujitsu General Ltd 薄膜半導体装置の製造方法
JPH01241862A (ja) * 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0233935A (ja) * 1988-07-23 1990-02-05 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3033120B2 (ja) * 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
JPH03292719A (ja) * 1990-04-10 1991-12-24 Seiko Epson Corp シリコン半導体層の形成方法
JPH046822A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH046823A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH0411226A (ja) * 1990-04-27 1992-01-16 Seiko Epson Corp 表示装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2923016B2 (ja) * 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
JP3249508B2 (ja) * 1990-09-25 2002-01-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
JPH0629536A (ja) * 1991-02-28 1994-02-04 Tonen Corp 多結晶シリコン薄膜トランジスタ
JPH04294523A (ja) * 1991-03-22 1992-10-19 Toshiba Corp 半導体装置の製造方法
JP3206071B2 (ja) * 1992-01-14 2001-09-04 富士ゼロックス株式会社 半導体素子の製造方法
JPH0555142A (ja) * 1991-08-22 1993-03-05 Sony Corp 非晶質半導体層の結晶化方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH05175235A (ja) * 1991-12-25 1993-07-13 Sharp Corp 多結晶半導体薄膜の製造方法
JP2970176B2 (ja) * 1992-02-21 1999-11-02 松下電器産業株式会社 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH05326961A (ja) * 1992-05-20 1993-12-10 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
JPH0613311A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd 半導体結晶膜の形成方法及び半導体装置
JPH0621459A (ja) * 1992-07-02 1994-01-28 Hitachi Ltd アクティブマトリクス基板及びその製造方法
JP2851495B2 (ja) * 1992-08-28 1999-01-27 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH0684944A (ja) * 1992-08-31 1994-03-25 Sharp Corp 薄膜トランジスタ
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH0738110A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107559B1 (ko) 2010-04-07 2012-01-31 서울대학교산학협력단 이동식 급속 열처리를 이용한 인쇄 박막 형성방법 및 이를 이용하여 형성된 인쇄 박막

Also Published As

Publication number Publication date
JP3195157B2 (ja) 2001-08-06
CN1111816A (zh) 1995-11-15
KR950034831A (ko) 1995-12-28
CN1041148C (zh) 1998-12-09
US5811327A (en) 1998-09-22
TW347588B (en) 1998-12-11
JPH07270818A (ja) 1995-10-20

Similar Documents

Publication Publication Date Title
KR100203823B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP3138169B2 (ja) 半導体装置の製造方法
KR100426210B1 (ko) 실리콘 박막 결정화 방법
US5621224A (en) Semiconductor device including a silicon film having an irregular surface
KR100227439B1 (ko) 다결정 박막 및 박막 반도체 장치 제작 방법
EP0886319A2 (en) Method for making a thin film transistor
JP4291539B2 (ja) 半導体装置およびその製造方法
JPH0823105A (ja) 表示用半導体チップの製造方法
KR100509617B1 (ko) 반도체 장치 및 그의 제조 방법
KR100385693B1 (ko) 다결정반도체박막의작성방법
KR20040066111A (ko) 박막반도체장치 및 그 제조방법
JPH09321311A (ja) 薄膜半導体装置の製造方法
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
JPH1084114A (ja) 薄膜半導体装置及びその製造方法
JP2003100629A (ja) 半導体装置及びその製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP4027052B2 (ja) 多結晶半導体薄膜およびその製造方法
JP2001351863A (ja) 半導体装置の製造方法
JPH1026772A (ja) 集積回路およびアクティブマトリクス基板の製造方法
JPH0851077A (ja) 多結晶半導体の製造方法及び画像表示デバイスの製造方法及び多結晶半導体の製造装置
JP4289816B2 (ja) 半導体装置及びその製造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JPH07183535A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee