CN1041148C - 半导体装置的制造方法及所用设备 - Google Patents

半导体装置的制造方法及所用设备 Download PDF

Info

Publication number
CN1041148C
CN1041148C CN95104503A CN95104503A CN1041148C CN 1041148 C CN1041148 C CN 1041148C CN 95104503 A CN95104503 A CN 95104503A CN 95104503 A CN95104503 A CN 95104503A CN 1041148 C CN1041148 C CN 1041148C
Authority
CN
China
Prior art keywords
substrate
semiconductor film
amorphous semiconductor
polycrystallization
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95104503A
Other languages
English (en)
Other versions
CN1111816A (zh
Inventor
船井尚
牧田直树
高山彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1111816A publication Critical patent/CN1111816A/zh
Application granted granted Critical
Publication of CN1041148C publication Critical patent/CN1041148C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

具有绝缘表面的衬底中，其绝缘表面上淀积非晶半导体膜，用发射加热光射线的热源局部加热非晶半导体膜中的预定被加热部分，移动热源或衬底使被加部分移动加热。因而，非晶半导体膜被顺序热处理和多晶化。用加热光射线辐射用邻近被加热部分的已经多晶化部分作为籽晶进行顺序多晶化处理。因此可按被加热部分的移动方向控制晶粒生长方向一致。

Description

半导体装置的制造方法及所用设备
本发明涉及半导体装置的制造方法及所用设备。特别涉及用于制造诸如有源矩阵型液晶显示器的大面积半导体装置的，具有多晶半导体膜的半导体装置的制造方法，和制造这种半导体装置所用设备。
用多晶半导体膜制造n-型薄膜晶体管(TFT)时，晶体管的沟道区中存在多晶半导体膜的晶界时，晶界中必然有不成对的共价电子(悬空健)。这就产生了势垒，它阻止在晶界处的电子移动并减小晶体管导通时的电子迁移率。而且，由于在晶界附近产生了陷阱能级在晶体管截止操作时电子流通过陷阱能级，因而，增大了晶体管截止操作时的漏电流。这些使晶体管的器件特性变坏。
因而，为改善晶体管的器件特性，可以减少沟道区中的晶界数量。
1993年春季的日本应用物理学会的第40次年会上发表了晶体管器件特性的研究报告。研究中，用平行于衬底表面方向(下面该方向称为＂衬底表面方向＂)生长晶粒构成的多晶半导体膜制造TFT时，对晶粒生长方向平行于晶体管导电方向制成的晶体管的器件特性与晶粒生长方向与晶体管导电方向正交制成的晶体管的器件特性进行比较研究。(日本应用物理学会，1993年春季第40届会议的报告29a-S2T-6)。
按上述研究，就n-型TFT而言，晶体管导电方向与晶粒生长方向平行时，电子迁移率是晶体管导电方向与晶粒生长方向正交时的电子迁移率的几倍大。结果，晶粒生长方向与晶体管导电方向正交，电流方向与晶界正交时，晶界对晶体管影响大。另一方面，晶粒生长方向与晶体管导电方向平行，电流沿晶界方向流动时，晶界对晶体管的影响不是那么大。
而且，按衬底表面方向生长晶粒，形成多晶半导体膜，使晶体管沟道区内的晶界数减少，和用晶粒生长方向与晶体管导电方向相互平行的多晶半导体膜构成晶体管有同样的效果。结果，能构成具有良好器件特性的TFT。
通常，用以下方法生成多晶半导体膜：
<1>用激元激光辐射淀积有非晶半导体膜的整个衬底表面。
<2>将整个衬底表面淀积有非晶半导体膜的衬底放入热处理炉内，在600℃下经过长时间热处理。
方法<1>中，非晶半导体膜用激元激光进行多晶化处理，用激光辐射使其急剧加热，首先使被激光辐射的部分非晶半导体膜熔化，随后多晶化。在用激元激光的该多晶化处理中，有可能减小阻止晶界处的电子移动的势垒高度。因此，能比较容易地制成具有100cm2/Vs以上的高迁移率TFT。
方法<2>中，整个表面上形成有非晶半导体膜的衬底放入要进行多晶化热处理的热处理炉内，衬底整个表面上的非晶半导体膜中任意产生籽晶。多晶化处理中用籽晶作晶核。该多晶化处理中，核晶从作为中心的籽晶开始迅速生长。晶体继续生长直到晶粒的界面与其他晶粒接触为止，此时，即使热处理继续进行，晶粒生长也停止。
按常规的方法(2)，用非晶半导体膜在炉内热处理获得的多晶半导体膜制造TFT时，相同衬底表面上制成的TFT的器件特性是基本上一致的。然而，常规的方法(2)有以下缺陷：所生成的多晶半导体膜的晶粒形状是无定向性的；难以控制晶体管的沟道区内的晶界数量和方向；很难降低阻止晶界处的载流子电子移动的势垒高度。因此，按常规方法(2)，很难形成具有100cm2/Vs以上的高迁移率的TFT。
关于常规方法(2)的研究已在日本应用物理学会1992年秋季的第53届年会上报告过。根据该研究，在非晶半导体膜形成之前，用酸性溶液处理位于非晶半导体膜下面的氧化膜衬底表面，可以减小非晶半导体膜(非晶硅膜)在热处理中的籽晶生成密度，因此，在多晶化完成时能获得较大的晶粒直径(日本应用物理学会1992年秋季第53届年会的报告17P-2T-4)。
该技术可用于大面积半导体装置的制造，只需加湿式刻蚀工艺，而不需加掩膜工艺或膜形成工艺。该技术对增加平均晶粒直径也有效。然而，用上述技术，用经过多晶化的衬底实际形成TFT时，由于晶体管的沟道区内存在的晶界数量和方向不能控制，制成的晶体管的器件特性会变化。当平均晶粒直径较大，沟道区内存在的晶界数较小时，该变化会变得更为严重。
根据日本应用物理学会1992年秋季第53届年会上的另一报告，在给非晶半导体膜(非晶硅膜)压接一单晶半导体的状态下进行热处理，以完成非晶半导体的状态下进行热处理，以完成非晶半导体膜的多晶化。用该处理，生成的晶粒与单晶半导体有相同的排列方向(日本应用物理学会1992年秋季第53届年会的报告17P-2T-7)。
按上述方法，用于非晶半导体膜多晶化的籽晶位于在衬底表面上形成的非晶半导体膜的外边。因而，不需对非晶半导体膜和衬底本身进行诸如药剂处理，分段形成，掺杂激光辐射等附加的处理。但，该方法中，像上述方法一样，多晶半导体膜中的晶粒状态是不能控制的。结果，同一衬底表面上制成的晶体管的器件特性各不相同。
关于上述的晶粒控制问题，在日本应用物理学会1992年秋季的53届年会中，对在控制晶粒的位置的条件下，即控制晶体生长的起始位置的条件下，实现非晶半导体膜的多晶体，有几个报告。这些报告包括：
(a)用激元激光对非晶半导体膜(非晶硅膜)局部辐射，然后热处理，以便用被激光照射过的部分为中心实现非晶半导体多晶化。按此方法，可使晶粒较大并且晶体生长的位置可控(日本应用物理学会，1992年秋季53届年会，报告17P-ZT-11)。
(b)用磷离子对非晶半导体膜局部掺杂，然后热处理，因而，可从掺有磷离子的部分开始，使非晶半导体选择性地多晶化，(日本应用物理学会1992年秋季53届年会中，报告17P-ZT-5)。
(c)在非晶半导体膜(非晶硅膜)形成之前，在衬底上形成分段部分，因而，从该分段部分开始使非晶半导体膜多晶化(日本应用物理学会1992年秋季53届年会，报告17P-ZT-3)。
上述方法用于制造大面积半导体装置时，可以控制晶粒位置，即可以控制晶体生长位置。而且，可以在需要形成晶体管的位置选择性地生长晶粒。因此，也可以选择地生长晶粒，使其尺寸达到足以形成晶体管的程度。除形成晶体管用的部分之外的其余部分仍保持非晶状态也不会有问题。因此，按这些方法，由于在所需位置上能形成具有所需尺寸的多晶半导体膜，因而热处理时间能缩短。需要制造的装置愈小，则该效果会愈大。
但是，要用上述方法获得的多晶导体膜制造半导体装置，仍然存在需要克服的问题。
已经公开了在衬底上的预定位置选择地生长结晶硅的方法，例如，日本专利公开5-55142和5-1360481中公开的。在前日本专利公开5-55142中，将硅膜选择性地掺杂以作为晶体生长的核。然后热处理，在后的日本专利公开5-1360481中，作为晶体生长核的晶粒喷涂入硅膜中，然后，对硅膜进行热处理。
上述两种方法中，可在衬底上的特定位置生长结晶硅。然而，任何一种情况下，由于生成的晶体是双晶，由于晶体中可能会有缺陷，因而，要制成的晶体管的器件特性随晶体管在衬底上的位置变化。
本发明的半导体装置的制造方法，包括以下步骤：在有绝缘表面的衬底上淀积非晶半导体膜；和使非晶半导体膜多晶化，非晶半导体膜的多晶化工艺步骤包括步骤：对表面上形成有非晶半导体膜的衬底的预定加热部分、用加热装置对其加热；移动加热装置和衬底的至少一个，以便沿着衬底表面移动预定加热部分。
一个实施例中，用一个可发射出加热光线，以辐射条形辐射区的加热光线作为加热装置的热源，在非晶半导体膜的多晶化步骤中，移动加热装置和衬底中的至少一个，因而，衬底按横跨辐射区的方向相对移动，而在衬底的至少一侧用加热光线辐射衬底。
另一实施例中，加热光线至少是一盏灯。或者，加热光源至少是一连续波激光器。
又一实施例中，加热光线的辐射能量密度规定在非晶半导体膜不熔化的范围内。或者，加热光线的辐射能量密度规定在非晶半导体膜熔化但多晶半导体膜不熔化的范围内。
又一实施例中，衬底是矩形、在淀积非晶半导体膜的工艺步骤之后，非晶半导体膜多晶化工艺步骤之前，方法还包括在非晶半导体膜中，按与衬底平行方向并沿着衬底的一边形成条形掺杂部分的步骤，掺杂元素是从由Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn组成的元素组中选出的至少一种元素，非晶半导体膜从掺杂部分开始多晶化。
又一实施例中，衬底是矩形，方法还包括在淀积非晶半导体膜的工艺步骤之后，和非晶半导体膜多晶化工艺步骤之前，在非晶半导体膜中，按与衬底平行的方向并沿衬底的一边形成条形掺杂部分的步骤。掺杂元素是从元素周期表中第V族元素中选出的至少一种元素，非晶半导体膜从掺杂部分开始多晶化。
又一实施例中，衬底是矩形，方法还包括在淀积非晶半导体膜的工艺步骤之前，在衬底上按与衬底平行的方向，并沿衬底的一边形成高度为100nm以上的分段部分的工艺步骤，还在整个分段部分上面淀积非晶半导体膜，从分段部分开始非晶半导体膜的多晶化。
又一实施例中，衬底是矩形，方法还包括在淀积非晶半导体膜的工艺步骤之后，并在非晶半导体膜多晶化的工艺步骤之前，按与衬底平行的方向并沿衬底的一边，给非晶半导体膜压接由非晶半导体膜相同元素构成的单晶半导体层，形成一条形压接部分的步骤，从条形压接部分开始非晶半导体膜的多晶化。
又一实施例中，衬底是矩形，方法还包括在淀积非晶半导体膜工艺步骤之后，和非晶半导体膜多晶化步骤之前，按与衬底平行的方向，并沿衬底的一个边，在非晶半导体膜上压接由非晶半导体膜相同元素构成的多晶半导体层，而形成一条形压接部分的步骤，从条形压接部分开始非晶半导体膜的多晶化。
又一实施例中，衬底是矩形、方法还包括在淀积非晶半导体膜工艺步骤之后，并在非晶半导体膜多晶化步骤之前，按与衬底平行的方向并沿衬底一边，用激元激光照射非晶半导体膜的预定条形部分，在非晶半导体膜上形成条形多晶化部分的步骤，从条形多晶化的部分开始非晶半导体膜的多晶化。
又一实施例中，加热部分的移动速度规定等于或小于，加热部分的宽度除以从开始加热至非晶半导体熔化所需时间所得的商值。
又一实施例中，淀积非晶半导体膜所用设备选自由等离子CVD设备、低压CVD设备和溅射设备组成的设备组。
又一实施例中，非晶半导体膜的厚度范围规定为30nm至150nm。
本发明的半导体装置用的制造设备包括：加热装置，它包括至少一个加热光源，它发射出辐射条形辐射区的加热光线，加热预定的加热部分；和移动装置，移动衬底和加热装置中的至少一个，使加热部分沿着其上淀积有非晶半导体膜的衬底表面移动，因而，衬底按横跨辐射区的方向相对移动，至少衬底的一边被加热光射线辐射，因而衬底被热处理，使非晶半导体膜多晶化。
因此，此处所述发明的目的是<1>提供一种半导体装置的制造方法，用控制晶粒生长方向和非晶半导体膜多晶化处理中的晶界数量和位置，能形成具有优良多晶的半导体膜、和<2>提供制造这种半导体装置用的设备。
本领域的技术人员在阅读并理解下面结合附图所作的对本发明的详细说明之后，会明白本发明的这些目的和其他目的。
图1是衬底平面示意图，它示出了按本发明第一实施例的多晶化处理中，衬底上形成的非晶半导体膜的局部加热步骤；
图2是衬底和热处理设备的剖视图，它示出了按本发明的局部加热步骤；
图3A是衬底平面图，在该衬底上形成有按本发明第2实施例的方法多晶化的非晶半导体膜；
图3B是沿图3A中3B-3B′线的剖视图；
图4A是衬底平面图，该衬底上形成有按本发明第3实施例的方法多晶化的非晶半导体膜；
图4B是沿图4A中4B-4B′线的剖视图；
图5A是衬底平面图，该衬底上形成有按本发明第4实施例的方法多晶化的非晶半导体膜；
图5B是沿图5A中5B-5B′线的剖视图；
图6A是衬底平面图，该衬底上形成有按本发明第5实施例的方法多晶化的非晶半导体膜；
图6B是沿图6A中6B-6B′线的剖视图；
图7A是衬底平面图，该衬底上形成有按本发明的第6实施例的方法多晶化的非晶半导体膜；
图7B是沿图7A中7B-7B′线的剖视图；
图8A是衬底平面图，该衬底上形成有按本发明第7实施例的方法多晶化的非晶半导体膜；
图8B是沿图8A中8B-8B′线的剖视图；
将参考附图用实施例说明本发明。
实施例1
按本发明，局部加热形成在衬底上的非晶半导体膜，在衬底上顺序移动加热，使非晶半导体膜顺序多晶化。图1是从衬底上面看的平面示意图，示出了按本发明的第1实施例的非晶半导体膜的局部加热步骤。
参看图1，在有绝缘表面的衬底1上(以下这种有绝缘表面的衬底简称为＂衬底＂)淀积如非晶硅(a-Si)的非晶半导体膜。非晶半导体膜可以直接淀积在衬底1上，也可以通过例如SiO2的绝缘膜淀积在衬底1上，绝缘膜淀积在非晶半导体膜与衬底表面之间。可以用等离子CVD设备。低压CVD设备或溅射设备中的任何一种设备来淀积非晶半导体膜。具体地说，用的膜形成设备是PE-CVD和LP-CVD设备。
非晶半导体膜的厚度范围规定在30-150nm内，最好在50-100nm内。当膜厚小于上述范围时，在多晶化处理时难以获得具有较大直径的晶粒。膜厚大于上述范围时，多晶化处理中，衬底表面附近的非晶半导体膜被多晶化，而衬底界面附近的非晶半导体膜未多晶化，仍保持非晶状态。因而，希望非晶半导体膜的厚度规定在上述范围内。
衬底1可以用绝缘材料，如玻璃制成，或者用硅之类的材料制造。衬底上形成SiO2之类的绝缘材料膜。
用热射线辐射局部加热衬底1上形成的非晶半导体膜。图1示出了经过局部热处理的衬底1的顶表面。如图1所示，辐射区2规定为其待辐射区的长度L长于衬底1的宽度W，因而，衬底1的整个顶表面能被热射线有效地加热。辐射区2的长度与衬底宽度W之间的关系并不限于图1所示情况。例如，长度L和宽度W彼此相等，或前者比后者短。
用热光射线的热处理中，辐射区2与用热光射线辐射的区域对应。
该局部热处理中，衬底1按图1中箭头R所指方向移动，即，从图朝右看，在一固定位置横过辐射区2。因此，当衬底1通过辐射区2时，衬底1上的非晶半导体膜顺序加热并多晶化。衬底1的第一部分3还没被加热时，衬底1上这一部分的半导体膜仍是非晶态的。对应于被加热部分的第二部分4的非晶半导体膜处于被加热状态。第三部分5对应于加热完成的部分，因此，非晶半导体膜已多晶化。
或者，辐射区2按图1中箭头L指示的方向移动，即，从图朝左按相同方向移动加热射线源。无论移动衬底1或加热射线源(即，辐射区2)，被加热部分顺序移动。使衬底1上的非晶半导体膜顺序被加热，并进行多晶化处理。
如果需要，衬底1和加热射线源均可移动。
以下将详细说明随非晶半导体膜的被加热部分的移动的多晶化概念。
加热半导体膜，达到它的熔点，然后熔化。通常，非晶态的半导体膜的熔点与多晶态的半导体膜的熔点不同。
例如，待加热的半导体膜是硅、非晶硅的熔点是1200℃，多晶硅的熔点范围是1600-1700℃。因此，不同状态的硅的熔点之间的温差为400℃至500℃。
而且，非晶硅和多晶硅彼此相邻放置并顺序加热时，非晶硅首先熔化，这就使熔化状硅与多晶硅彼此相邻。这种状态下，在晶体边缘处生长硅晶，即，在多晶硅四周生长硅晶。这种现象不能用于生长晶体。例如，可以使熔融硅表面与用作籽晶的单晶硅块接触来生长晶体。以生产用作硅片的单晶硅柱。
按本发明，按上述原理，晶体按平行于半导体膜(硅膜)的表面方向生长。具体地说，非晶半导体部分(非晶硅部分)和起籽晶作用的多晶半导体部分(多晶硅)处于彼此相邻的位置并同时被加热。按该加热方法，晶体从用作籽晶的多晶半导体部分(多晶硅部分)开始生长，由此获得具有大晶粒的多晶半导体(多晶硅膜)。
适用于按本发明的移动被加热区的多晶化处理的半导体材料并不仅限于硅。
图2是参考图1上述的衬底1上局部加热用的热处理设备100和在加热的衬底1的剖视图。
热处理设备100有至少一个加热光源6，用于辐射条形辐射区2。加热时，衬底1的被加热区如上述的顺序移动。衬底1是放在装载装置30上移动的，而加热光源6的位置是固定的。装载装置30按图2中箭头R所示方向移动，因此待辐射的衬底1安同样的方向移动，横跨辐射区2。用加热光源6发射的加热光射线7从衬底1的一边局部辐射衬底，当射线横跨辐射区2时，从衬底1的一端，顺序移到另一端，对衬底加热。所用装载设备30并不限于特定型号。
而且，可以使加热光源6装到适当的装载装置上，来代替将衬底1安装在装载设备30上。在该替换情况下，衬底的位置是固定的，加热光源6按图2中箭头L所指方向由移动装载装置(图2中未画出)而使其移动，以使辐射区2移动。按此操作，衬底1按跨过辐射区2的方向相对移动。该替换情况中用的装载装置也不限于特定的型号。
若需要，衬底1和加热光源6的均可移动。
图2中，与图1相同，衬底1上还没被加热的第一部分相应的衬底1上的半导体膜(即，硅膜)仍是非晶态。衬底上第二部分4相应的非晶半导体膜20被加热。第三部分5相应的已完成加热的非晶半导体膜20已被多晶化。
加热光源6包括灯6′，如图2所示，还包括连续波激光。具体地说，可用卤灯、水银灯及类似的灯，或氩激光、二氧化碳激光和类似物。因此，可用熔融非晶半导体膜20实现晶化，并能降低在晶界处的阻止载流子电子移动的势垒高度。
被加热部分的移动速度可以控制辐射加热部分的冷却速度。而且，适当控制移动速度使熔融半导体膜的冷却速度为一适中的值，可以生长出具有直径为几微米以上的晶粒，从而获得具有小的晶界密度的多晶半导体膜。
用灯6′或连续波激光作加热光源6，用连续光辐射衬底1。使辐射到半导体膜中的热和被半导体膜吸收的热，甚至辐射区移动时，所产生的变化也能减至最小。结果，同一衬底表面上形成的TFT的器件特性的变化也能减至最小。
如上所述，作为制造多晶半导体膜的常规方法之一，用激元激光辐射非晶半导体膜，使半导体膜多晶化。用激元激光的这种常规方法有以下优点。由于用激元激光辐射的部分按毫微秒(nesc)级的速度迅速冷却，所生成的多晶半导体膜的晶粒直径小。这在VLSIFORUM第29期最新的Poly-Si-TFT制造技术中以题为＂激元激光多晶化的大晶粒直径多晶硅TFT的低温形成＂一文中有报道。因此，用上述方法获得的多晶半导体膜制造TFT时，晶体管的沟道区内形成的晶界数，防止晶体管的器件特性的改进超出一定限度。
另一问题是，只有边长为几毫米的矩形区才能被一发激元激光辐射复盖。因此，为了制造大规模半导体装置，必须使其激元激光辐射区在大规模衬底上顺序移动。然而，由于激元激光是脉冲波激光。激光能量可能随辐射而改变。结果，辐射到并被非晶半导膜吸收的热，由于上述的辐射区移动，而使在不同的位置处不同。这可能引起在同一衬底上形成的TFT的器件特性不同。
然而，本发明能克服现有技术中的上述缺陷，采用灯或连续波激光作为加热光源，对非晶半导体膜局部加热，并使该局部加热部分顺序移动，使其顺序多晶化。
本发明的上述方法中，为确保多晶化，有效地获得高质量的多晶膜，加热光射线7的辐射能量密度最好规定在非晶半导体膜20不熔化的范围，或规定在非晶半导体膜20熔化但多晶化的半导体膜不熔化的范围内。其原因如下：当半导体膜的非晶部分与多晶部分是以混合状态存在，对该状态的半导体膜加热时，环绕在晶粒四周的非晶部包含进晶粒中，因此晶体生长。因此，为获得有大晶粒的大多晶半导体膜，最好是上述辐射能量密度范围。
最好也规定辐射区2的移动速度，而规定衬底1的移动速度或加热光源6的移动速度等于或小于被加热部分4的宽度W除以从开始加热到非晶半导体熔化所需时间所得的商值。按这样规定的移动速度，非晶半导体膜能完全熔化，因而，非晶半导体膜中没有仍未熔化的部分。因此，不会出现用这些未熔化部分作为籽晶任意生长晶体的现象。
实施例2
将结合附图3A和3B说明本发明的第2实施例，图3A是从衬底1的表面看的衬底1的平面图，衬底表面上形成有用于多晶化的非晶半导体膜20。图3B是沿图3A中3B-3B′线的剖视图。
该实施例中，在图3A和3B所示的矩形衬底1上，按实施例1所述方法，淀积非晶半导体以构成非晶半导体膜20。然后，沿衬底1的一边对非晶半导体膜20的条形部分8掺杂、掺杂所用的杂质元素是选自由Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn组成的元素组中的至少一种，形成条形掺杂区8。换句话说，掺杂区8是用至少一种从Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn中选出的杂质元素掺杂的部分。
对衬底1的热处理方法，所用热处理设备，和加热光源及其特性均与实施例1相同。因此，这里省去了详细说明。
该实施例中，从衬底1的3B′边至3B边加热，如图3A至3B所示，用该热处理，位于掺杂部分8的3B边上的非晶半导体膜20的部分3被多晶化，然后，用该多晶化的半导体膜制造半导体器件。
因此，该实施例中，非晶半导体膜20局部掺杂，所用杂质元素是从Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn中选出的至少一种元素，然后，按实施例1所述方法进行多晶化热处理。掺杂金属的掺杂晶体促进晶体生长。因此，金属杂质浓度高的部分(晶体生长起点的掺杂区8)，提供了晶体生长的起点。晶粒容易从高浓度部分向外生长。结果，在衬底1的整个表面上能获得晶体生长方向一致的多晶半导体膜。
金属杂质浓度高的部分在衬底1上随晶体生长起点一起移动。因此，要制造半导体器件的部分中的金属杂质的浓度可以减小到实际允许的水平。
实施例3
将结合图4A和4B详细说明本发明的第3实施例。图4A是从衬底1的表面看的衬底1的平面图，衬底表面上形成有用作多晶化的非晶半导体膜20。图4B是沿图4A中4B-4B′线的剖视图。
该例中，图4A和4B所示的矩形衬底1上，按实施例1的方法，淀积非晶半导体，形成非晶半导体膜20。然后，沿衬底1的一边对非晶半导体膜20的条形区9掺杂、所用掺杂杂质是从元素周期表的第V族元素中选出的至少一种元素，如磷(P)，以形成条形掺杂区9。换句话说，掺杂区9是用从第V族元素中选出的至少一种杂质元素掺杂过的部分。
衬底1的热处理方法，所用热处理设备和加热光源及其特性均与实施例1所述相同。因此，这里省去了详细说明。
该例中，从衬底的4B′边至4B边对衬底1加热，如图4A和4B所示。按此热处理，位于掺杂区9的4B边上的非晶半导体膜20的部分3被多晶化，然后，用该多晶化的半导体膜制造半导体器件。
因此，该例中，用选自第V族元素的至少一种元素作杂质元素，给非晶半导体膜20局部掺杂，然后，按实施例1所述方法进行多晶化热处理。掺杂的掺杂晶体起到促进籽晶产生的作用。因而，用V族元素杂质掺杂的部分9提供了晶体生长起点。晶粒容易从掺杂部分9朝外生长。结果，在衬底1的整个表面上能获得有一致的晶体生长方向的多晶半导体膜。
用与现有技术相关的上述的选择第V族元素杂质的方法，以控制多晶化处理中晶体生长起点的技术。然后，现有技术中，促进晶体生长的作用只有在掺n-型杂质时才有效。掺p-型杂质时不会获得这种作用。换句话说，现有技术中促进晶体生长的作用与掺杂的杂质的导电类型有关。这就是说，这种常规技术不能直接应用于p-型晶体管的制造，因而，用这种常规技术很难在衬底上制出具有像CMOS晶体管这样的p-型晶体管的半导体器件。
另一方面，按该实施例的方法，用V族元素杂质掺杂只是促进籽晶生成。V族元素杂质掺杂不能扩散进入到要制造半导体器件的部分。因此克服了常规技术中的上述问题。
实施例4
将参看图5A和5B说明本发明的第4实施例。图5A是从衬底1的表面看的衬底1的平面图，衬底表面上形成有用作多晶化的非晶半导体膜20。图5B是沿图5A中5B-5B′线的剖视图。
该例中，衬底1上沿衬底1的一边形成有深度为100nm的槽10，如图5A和5B所示。然后，按实施例1所述方法，在带槽10的衬底1上淀积非晶半导体，以形成非晶半导体膜20。
可以用任何适当的方法，如光刻法，在衬底1上直接形成槽10。而且，也可以首先在衬底1上形成厚度为100nm的薄膜。然后，用光刻这类的方法对薄膜刻图，形成槽，在衬底1的表面上获得槽10。
衬底1的热处理方法，所用热处理设备和加热光源及其特性均为实施例1所述相同。这里省去详细说明。
该实施例中，从衬底的5B′边至5B边对衬底1加热，如图5A和5B所示。用该热处理，位于槽10的5B边上的非晶半导体膜20的部分3被多晶化，然后用该多晶化的半导体膜制造半导体器件。
因此，该例中，分段部分，即沿衬底1的一边形成的槽10，当带槽10的衬底1进行多晶化热处理时，在包含在槽10中的分段处易于多晶化。该例中 ，用分段处产生的多晶作为籽晶。
上述的在衬底上在非晶半导体膜下面形成分段部分的技术，在现有技术中也说明过。由于按离开分段部分的方向进行多晶化处理，用该方法获得晶体生长是定向的。因此，当用有按该方法形成的多晶半导体膜的衬底制造晶体管时，能在一定程度上控制晶体管的沟道区中存在的晶界的现有条件。因为该方法的晶体生长不包括杂质掺杂，不用其他的操作，该技术用于如CMOS的电路构形。
然而，上述常规技术用于衬底的整个表面上形成晶体管的大面积半导体器件时，必须在衬底的整个表面上形成分段部分。随着衬底上的分段部分的数量增大，用于将电信号传输给晶体管等元器件的布线的断开的可能性愈增大。因此，最好不要将常规技术直接用于大面积半导体器件的制造。
然而，按本实施例的方法，不必在衬底1的整个表面上形成许多分段部分。因此，克服了常规技术的上述问题。
该实施例中，形成的槽10作为带槽部分的分段部分。然而，就分段部分的形成而言，分段部分的形状不受槽的形状限制。例如，与图5B所示形状相反，分段部分可以是沿衬底1的一边形成的高度为100nm以上的凸出部分。
实施例5
将参看图6A和6B说明本发明的第5实施例。图6A是从衬底1的表面看的衬底1的平面图，表面上形成有用于多晶化的非晶半导体膜20。图6B是沿图6A中6B-6B′线的剖视图。
该实施例中，图6A和6B所示矩形衬底1上用实施例1所述方法淀积非晶半导体膜，以形成非晶半导体膜20。然后，沿衬底1的一边在非晶半导体膜20上压接由与非晶半导体膜的材料相同的材料构成的条形单晶半导体层11。
衬底1的热处理方法，所用热处理设备和加热光源及其特性均与实施例1所述相同。这里省去了详细说明。
该实施例中，从衬底的6B′边至6B边对衬底1加热。如图6A和6B所示。用该热处理，位于条形单晶半导体层11的6B边的非晶半导体膜20的部分3被多晶化，然后，用该多晶化的半导体膜制造半导体器件。
因此，该实施例中，单晶半导体层11用作籽晶，形成在要多晶化的非晶半导体膜20的外边。然后，对压接在非晶半导体膜20上的单晶半导体层热处理，在非晶半导体膜20多晶化时产生的晶粒用作籽晶。
在边长为300nm以上的大衬底的整个表面上形成非晶半导体膜时，在非晶半导体膜的整个表面上压接单晶半导体是困难的。按该实施例，条形单晶半导体层11只能沿衬底1的一边压接而没有必要在衬底1的整个表面上压接单晶半导体层。
实施例6
将参看图7A和7B说明本发明的第6实施例。图7A是从衬底1的表面看的衬底1的平面图，在衬底表面上形成有用于多晶化的非晶半导体膜20。图7B是沿图7A的7B-7B′线的剖视图。
该例中，图7A和7B所示的矩形衬底1上，用实施例1所述方法淀积非晶半导体，形成非晶半导体膜20。同样地，在另一衬底12的表面上形成多晶半导体层13，其构成材料与非晶半导体层20的材料相同。衬底1和12相互面对着放置，沿着衬底1的一边在条形部分3′处非晶半导体膜20与多晶半导体层13相互复盖，多晶半导体膜层13压接在非晶半导体膜20上。非晶半导体膜20从其部分3′处开始多晶化，并与多晶半导体层13相互压接。
衬底1的热处理方法，所用热处理设备和加热光源及其特性与实施例1所述相同。这里省去了详细说明。而且，形成非晶半导体膜20或多晶半导体膜13的方法是半导体层技术中的已知技术。这里省去了对它的详细说明。
该实施例中，对衬底1沿7B′边到7B边加热。如图7A和7B所示。按该热处理，位于条形部分的7B边上的非晶半导体膜20的部分3被多晶化，然后，用该多晶化的半导体膜制造半导体器件。
因此，该实施例中，用作籽晶的多晶化半导体层13形成在要多晶化的非晶半导体膜20的外边。然后，热处理压接在非晶半导体膜20的多晶半导体层13，所生成的晶粒在非晶半导体膜20多晶化时用作籽晶。按该实施例，像实施例5中那样，压接单晶半导体层只是沿着衬底1的一边压接多晶半导体层13，而没有必要在衬底1的整个表面上压接多晶半导体层13。
实施例7
将参看图8A和8B说明本发明的第7实施例。图8A是从衬底1的表面看的衬底1的平面图，衬底1上形成有用于多晶化的非晶半导体膜20。图8B是沿图8A中8B-8B′线的剖视图。
该例中，图8A和8B所示矩形衬底1上用实施例1所述方法淀积非晶半导体，以形成非晶半导体膜20。然后，用激元激光沿衬底1的一边辐射非晶半导体膜20的条形部分14，以形成条形多晶部分14。换句话说，用激元激光辐射使部分14多晶化。
衬底1的热处理方法，所用热处理设备和加热光源及其特性与实施例1所述相同。这里省去详细说明。
该实施例中，从8B′边至8B边给衬底1加热，如图8A和8B所示。用该热处理，位于条形部分14的8B边上的非晶半导体膜20的部分3被多晶化，然后用该多晶化的半导体膜制造半导体器件。
用激元激光辐射而使非晶半导体膜选择地多晶化的技术前面已说明过了，是属于现有技术。
然而，在同一衬底上构成一组图象显示元件和外围驱动电路时，必须制造具有沟道宽度为100nm以上的大规模晶体管。此时，即使从作为中心的用激光辐射过的部分开始选择性晶体生长，用常规技术的一个晶粒也很难形成全部大规模晶体管。而且，正如实施例1中已说明过的，由于用激元激光辐射过的部分迅速冷却和辐射区窄也会产生问题。
另一方面，按该实施例的方法，用激元激光沿衬底1一边选择辐射条形部分14，以形成多晶化的半导体部分14。只有用作籽晶的多晶半导体部分14用激元激光辐射。衬底的整个表面不要求用激元激光辐射。因此，按该实施例的多晶化处理中克服了常规技术的缺点，如晶粒尺寸小，晶体管的器件特性变化等。
因此，用上述各实施例所述的非晶半导体膜的多晶化，可以控制晶粒生长方向，并使其生长方向一致。因此，用多晶半导体膜的衬底，使TFT的制造变得容易，因而，使晶体管导电方向与晶粒生长方向彼此平行。使晶体管沟道区中存在的晶界引起的晶体管的器件特性损坏减至最小。
按本发明，移动非晶半导体膜的被加热区使衬底上形成的非晶半导体膜局部加热。而且，晶粒能按被加热部分的移动方向生长，用邻近被加热部分的已加热并多晶化的半导体部分作为籽晶。结果，能获得好的多晶半导体膜。而且，用条形加热光源，易使衬底上的非晶半导体膜多晶化。
用灯或连续波激光作加热光源熔化薄膜能使非晶半导体膜多晶化。这降低晶界处阻挡载流子电子移动的势垒高度，可用被加热部分的移动速度控制已加热过的部分的冷却速度。而且，适当控制被加热部分的移动速度，可使熔融的半导体膜的冷却变慢，使每个晶粒生长的尺寸达到几微米以上，因此，获得具有小晶界密度的多晶半导体膜。由于是用连续光辐射，辐射到半导体表面并被它吸收的热量不随辐射区的移动而改变。因此，同一衬底表面上构成的TFT的器件特性的变化最小。
非晶半导体膜可以用至少一种金属元素掺杂、掺杂杂质选自Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn，然后，加热使其多晶化。用该掺杂，掺了金属的掺杂晶体起到促进晶体生长的作用。因此，金属杂质浓度高的部分作用晶体生长起点。晶体易于以掺杂部分朝外生长。结果，可在衬底的整个表面上获得晶体生长方向一致的多晶半导体膜。由于高浓度部分从衬底上晶体生长的起始点移开，要制造半导体膜器件的部分中的金属杂质浓度可以降到实际允许的水平。
用从第V族元素中选出的至少一种元素，如磷作为杂质元素，给非晶半导体膜掺杂，然后，热处理使其多晶化。用该掺杂，非晶半导体膜的掺杂部分易于多晶化。因而，该掺杂部分可用作晶体生长的籽晶。由于V族元素仅仅是为了促使籽晶产生，杂质不扩散到要制造半导体器件的部分中去。
沿衬底的一边在衬底底层上形成分段部分，然后，加热非晶半导体膜使其多晶化。用该分段部分的形成，可在分段部分促进多晶化。由于分段部分处产生的多晶只用作籽晶，不必在衬底全部表面上形成分段部分。
可沿衬底的一边压接条形单晶层或多晶层。这种情况下，作为籽晶的半导体层形成在待多晶化的非晶半导体膜的外边。不必在衬底的全部表面上压接单晶半导体层或多晶半导体层，但可以只在非晶半导体膜的一部分上选择地形成籽晶。
可沿衬底的一边用激元激光辐射非晶半导体膜，以形成在多晶化时作为籽晶的多晶半导体部分。由于这样形成的多晶半导体部分只用作籽晶，因此，不必像用激元激光辐射的常规多晶化处理那样，用激光辐射非晶半导体膜的全部表面。而且可以防止如晶粒的小尺寸和晶体管的器件特性变化这样的问题。
辐射能量密度可以在非晶半导体膜不熔化的范围内，在非晶半导体熔化但多晶半导体不熔化的范围内。按此规定，能实现高效率和高质量的多晶化。
衬底或加热源的移动速度确定被加热部分的移动速度，规定衬底或加热源的移动速度等于或小于被加热部分的宽度除以从开始加热到非晶半导体熔化所需时间得出的商。按此规定，也能实现高效率和高质量的多晶化。
用等离子CVD设备，低压CVD设备或溅射设备中的任何一种设备，能容易地形成非晶半导体膜。规定非晶半导体膜的厚度范围为30-150nm，能实现良好的多晶化。
因此，用按本发明的半导体装置的制造方法和/或设备，用非晶半导体多晶化，能提供表面上形成有质量优良的多晶半导体膜的衬底。用上述衬底，例如，制造具有作为非线性器件的TFT的有源矩阵型液晶图像显示器，可在同一衬底表面上制造出具有图像显示特性一致的驱动器一单片液晶图像显示器。这种驱动器一单片型装置大大降低了造价。
适合于按本发明的包括被加热部分移动的多晶化处理的半导体材料并不限于以上为了说明本发明而作为例子的硅。
在不脱离本发明的范围和发明思想的情况下，本领域的技术人员会作出各种改变或改型，这些均包括在本申请所附权利要求书要求保护的范围内，权利要求应作广义解释。

Claims (15)

1.半导体装置的制造方法，包括步骤：
在有绝缘表面的衬底上淀积非晶半导体膜，
使非晶半导体膜多晶化以获得一多晶化半导体，
其特征在于，使非晶半体膜多晶体的步骤包括步骤：
用加热装置加热在其表面上形成有非晶半导体膜的衬底的预定被加热部分；
以一定的移动速度移动加热装置和衬底中的至少一个，使预定的被加热部分沿衬底表面移动，
其中，所述加热部分的一定移动速度被设定为等于或小于一数值，该数值是通过用从加热开始至所述非晶半导体熔化所需的时间来除加热部分的宽度而获得的商；以及
所述加热装置的加热能量密度被设定于这样的范围，使得非晶半导体熔化而已被多晶化的半导体不溶化。
2.按权利要求1的方法，其征征在于，发射加热光射线以辐射条形辐射区用的加热光源，用作加热装置的加热源，非晶半导体膜的多晶化步骤中，加热装置和衬底中的至少一个移动，使衬底按横跨辐射区的方向移动，而在衬底的至少一边上用加热光射线辐射衬底。
3.按权利要求2的方法，其特征在于，加热光源至少是一个灯。
4.按照权利要求2的方法，其特征在于，加热光源至少是一个连续波激光器。
5.按权利要求1的方法，其特征在于，衬底是矩形的，
该方法还包括在非晶半导体膜中形成条形掺杂部分的步骤，沿衬底一边并与衬底平行的方向，掺入至少一种杂质元素，掺杂的杂质元素是从Ni，Cu，Pd，Pt，Co，Fe，Ag，Au，In和Sn组成的元素组中选出的至少一种元素，在非晶半导体膜淀积步骤之后，在非晶半导体膜多晶化步骤之前，从掺杂部分开始非晶半导体膜的多晶化。
6.按权利要求1的方法，其特征在于，衬底是矩形的，
该方法还包括在非晶半导体膜中形成条形掺杂部分的步骤，沿衬底一边并与衬底平行的方向掺入至少一种杂质元素，杂质元素选自第V族元素，非晶半导体膜的淀积步骤之后，和非晶半导体膜的多晶化步骤之前，从掺杂部分开始非晶半导体膜的多晶化。
7.按权利要求1的方法，其特征在于，衬底是矩形的，
该方法还包括形成分段部分的步骤，分段部分的高度为100nm以上，在非晶半导体膜的淀积步骤之前，沿衬底一边并与衬底平行的方向，在衬底表面上形成分段部分，还在整个分段部分上淀积非晶半导体膜，从分段部分开始非晶半导体膜的多晶化。
8.按权利要求1的方法，其特征在于，衬底是矩形的，
该方法还包括形成条形压接部分的步骤，在非晶半导体膜淀积步骤之后，和非晶半导体膜多晶化步骤之前，沿衬底一边并与衬底平行的方向，在非晶半导体膜上压接一层用其相同材料制成的单晶半导体层，并从条形压接部分开始非晶半导体膜的多晶化。
9.按权利要求1的方法，其特征在于，衬底是矩形的，
该方法还包括形成条形压接部分的步骤，在非晶半导体膜淀积步骤之后，并在非晶半导体膜多晶化步骤之前，给非晶半导体膜压接用其相同料制成的多晶半导体层，使多晶半导体膜沿衬底一边并与衬底平行方向复盖非晶半导体层，从条形压接部分开始非晶半导体的多晶化。
10.按权利要求1的方法，其特征在于，衬底是矩形，
该方法还包括在非晶半导体膜上形成条形多晶化部分的步骤，在非晶半导体膜的淀积步骤之后，和在非晶半导体膜多晶化步骤之前，沿衬底一边并与衬底平行的方向，用激元激光辐射非晶半导体膜的预定条形部分，从已多晶化的条形部分开始非晶半导体膜的多晶化。
11.按权利要求1的方法，其特征在于，用选自由等离子CVD设备，低压CVD设备和溅射设备构成的设备组中选出的设备淀积非晶半导体膜。
12.按权利要求1的方法，其特征在于，规定非晶半导体膜的厚度在30nm至150nm的范围中。
13.制造半导体装置用的一种设备，包括：
加热装置，有至少一个加热光源，发射加热光射线、用于辐射条形辐射区，给预定的条形被加热部分加热；和
移动装置，用以按一定移动速度移动衬底和加热装置中的至少一个，使被加热部分沿着其上形成有非晶半导体膜的衬底表面移动，使衬底按横跨辐射区的方向相对移动，而沿衬底的至少一边用加热光射线辐射衬底，
其特征在于，所述衬底经过热处理，用于非晶半导体膜的晶化，
其中，所述加热部分的一定移动速度被设定为等于小于一数值，该数值通过用从加热开始至所述非晶半导体熔化所需的时间来除加热部分的宽度而获得的商值，以及
加热光射线的辐射能量密度被设定于这样的范围，使得非晶半导体熔化而已被多晶化的半导体不熔化。
14.如权利要求1所述的方法，其特征在于，在加热步骤的过程中，非晶半导体和已被多晶化的半导体在加热部分中处于互相邻接的位置，以便于同时被加热，且多晶化从已被多晶化的半导体的一边缘开始进行。
15.如权利要求13所述的设备，其特征在于，非晶半导体和已被多晶化的半导体在加热部分中处于互相邻接的位置，以便于同时被加热，且多晶化从已被多晶化的半导体的一边缘开始进行。
CN95104503A 1994-03-28 1995-03-28 半导体装置的制造方法及所用设备 Expired - Fee Related CN1041148C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57727/94 1994-03-28
JP5772794A JP3195157B2 (ja) 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置

Publications (2)

Publication Number Publication Date
CN1111816A CN1111816A (zh) 1995-11-15
CN1041148C true CN1041148C (zh) 1998-12-09

Family

ID=13063969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95104503A Expired - Fee Related CN1041148C (zh) 1994-03-28 1995-03-28 半导体装置的制造方法及所用设备

Country Status (5)

Country Link
US (1) US5811327A (zh)
JP (1) JP3195157B2 (zh)
KR (1) KR100203823B1 (zh)
CN (1) CN1041148C (zh)
TW (1) TW347588B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6376806B2 (en) 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
US6337467B1 (en) 2000-05-09 2002-01-08 Wafermasters, Inc. Lamp based scanning rapid thermal processing
EP1256977B1 (en) * 2000-10-06 2012-02-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing a polycrystalline silicon film
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20050275880A1 (en) * 2004-06-09 2005-12-15 Roland Korst Apparatus and method for controlling and managing an RFID printer system
JP2006005148A (ja) * 2004-06-17 2006-01-05 Sharp Corp 半導体薄膜の製造方法および製造装置
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
KR101107559B1 (ko) 2010-04-07 2012-01-31 서울대학교산학협력단 이동식 급속 열처리를 이용한 인쇄 박막 형성방법 및 이를 이용하여 형성된 인쇄 박막
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04294523A (ja) * 1991-03-22 1992-10-19 Toshiba Corp 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649624A (en) * 1983-10-03 1987-03-17 The United States Of America As Represented By The Secretary Of The Navy Fabrication of semiconductor devices in recrystallized semiconductor films on electrooptic substrates
JPH01212431A (ja) * 1988-02-20 1989-08-25 Fujitsu General Ltd 薄膜半導体装置の製造方法
JPH01241862A (ja) * 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0233935A (ja) * 1988-07-23 1990-02-05 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3033120B2 (ja) * 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
JPH03292719A (ja) * 1990-04-10 1991-12-24 Seiko Epson Corp シリコン半導体層の形成方法
JPH046822A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH046823A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH0411226A (ja) * 1990-04-27 1992-01-16 Seiko Epson Corp 表示装置の製造方法
JP2923016B2 (ja) * 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
JP3249508B2 (ja) * 1990-09-25 2002-01-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
JPH0629536A (ja) * 1991-02-28 1994-02-04 Tonen Corp 多結晶シリコン薄膜トランジスタ
JP3206071B2 (ja) * 1992-01-14 2001-09-04 富士ゼロックス株式会社 半導体素子の製造方法
JPH0555142A (ja) * 1991-08-22 1993-03-05 Sony Corp 非晶質半導体層の結晶化方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH05175235A (ja) * 1991-12-25 1993-07-13 Sharp Corp 多結晶半導体薄膜の製造方法
JP2970176B2 (ja) * 1992-02-21 1999-11-02 松下電器産業株式会社 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH05326961A (ja) * 1992-05-20 1993-12-10 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
JPH0613311A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd 半導体結晶膜の形成方法及び半導体装置
JPH0621459A (ja) * 1992-07-02 1994-01-28 Hitachi Ltd アクティブマトリクス基板及びその製造方法
JP2851495B2 (ja) * 1992-08-28 1999-01-27 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH0684944A (ja) * 1992-08-31 1994-03-25 Sharp Corp 薄膜トランジスタ
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH0738110A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04294523A (ja) * 1991-03-22 1992-10-19 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH07270818A (ja) 1995-10-20
TW347588B (en) 1998-12-11
JP3195157B2 (ja) 2001-08-06
CN1111816A (zh) 1995-11-15
KR100203823B1 (ko) 1999-06-15
US5811327A (en) 1998-09-22
KR950034831A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
CN1041148C (zh) 半导体装置的制造方法及所用设备
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1160759C (zh) 半导体器件及其制造方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1054943C (zh) 制造半导体器件的方法
CN1194378C (zh) 有源矩阵型显示设备
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1156887C (zh) 半导体器件及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1051640C (zh) 半导体器件及其制造方法
CN1585094A (zh) 晶化方法，晶化设备，处理衬底，薄膜晶体管及显示器设备
CN1531023A (zh) 激光器照射装置、激光器照射方法以及半导体装置的制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN1716529A (zh) 结晶方法及其装置
TWI358831B (en) Active matrix electronic array device
CN1929151A (zh) 薄膜晶体管、半导体器件、显示器、结晶方法和薄膜晶体管的制备方法
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19981209

Termination date: 20130328