CN1574216A - 形成结晶半导体层的方法和装置，以及制造半导体装置的方法 - Google Patents

形成结晶半导体层的方法和装置，以及制造半导体装置的方法 Download PDF

Info

Publication number
CN1574216A
CN1574216A CNA2004100552018A CN200410055201A CN1574216A CN 1574216 A CN1574216 A CN 1574216A CN A2004100552018 A CNA2004100552018 A CN A2004100552018A CN 200410055201 A CN200410055201 A CN 200410055201A CN 1574216 A CN1574216 A CN 1574216A
Authority
CN
China
Prior art keywords
semiconductor layer
energy
ray
single crystal
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100552018A
Other languages
English (en)
Other versions
CN100365763C (zh
Inventor
山元良高
西谷干彦
平松雅人
十文字正之
木村嘉伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1574216A publication Critical patent/CN1574216A/zh
Application granted granted Critical
Publication of CN100365763C publication Critical patent/CN100365763C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种形成结晶半导体层(15)的方法，包括制备其中至少形成一个种晶(13)的非单晶半导体层(14)，用能量射线照射该具有种晶(13)在其中形成的非单晶半导体层(14)，使得晶体在非单晶半导体层(14)中从种晶(13)横向增长，通过将具有最小能量射线强度值的区域定位到种晶(13)的至少一部分而进行能量射线的照射，该能量射线具有这样的结构，在照射表面上具有最大能量射线强度值的区域连续减小到具有最小强度值的区域上。

Description

形成结晶半导体层的方法和 装置，以及制造半导体装置的方法
发明背景
本发明涉及一种用于形成结晶半导体层的方法，一种用于制造半导体装置的方法，一种用于形成结晶半导体层的装置，以及一种用于制造显示装置的方法，通过采用激光束所述结晶半导体层从非单晶半导体层进行结晶。
正如众所周知的，诸如薄膜晶体管(TFT)的薄膜半导体设备具有基底，其中由半导体物质如硅组成的半导体层形成在由绝缘材料如石英玻璃形成的基底物质上。在该基底的半导体层中，沟道区限定在互相分开形成的源极区和漏极区之间。在该沟道区上设置穿过绝缘膜的栅极。
该半导体层一般由非晶硅或多晶硅形成。在采用具有一层非晶硅的基底的TFT中，电子或空穴的迁移率非常低。例如，由于电子迁移率通常不大于大约1cm2/V·sec，因此TFT的运行速率很低。结果是，这种TFT很难用在需要高速运行的设备中。
其中沟道区域由多晶硅膜形成的半导体层近来被大量使用以达到提高迁移率的目的。该多晶硅膜由具有很小颗粒尺寸的很多结晶颗粒形成。因此，当它作为半导体电路设备运行时，结晶颗粒的分界面成了电子流动的障碍，存在提高迁移率的限制。
因此，已经研究获得了一种薄膜半导体设备，通过增大多晶硅膜的结晶颗粒的尺寸而减小或消除沟道区域中的结晶颗粒的分界面从而减小或消除电子流动的障碍而提高了迁移率。例如，曾经尝试过形成一种薄膜TFT，而通过在高温容器中加热多晶硅以提高颗粒尺寸，因而生成了具有接近1μm的颗粒尺寸的结晶颗粒，从而实现了近100cm2/V·sec的迁移率。为了以这种方式使非晶硅结晶以具有大的颗粒尺寸并形成TFT，需要不低于600℃的高温下的热处理。因此，必须将耐高温但昂贵的石英玻璃板作为绝缘基底，而不能使用价格便宜的玻璃板(如钠玻璃板(soda glass))。因此，这种TFT价格昂贵并且具有很难用于大屏幕电视接收机的显示装置或同类装置的缺点，因为所述显示装置使用很多TFT。
因此，已经发展了一种通过激光退火工艺而不使用高温热处理步骤的将非单晶硅结晶化的方法。例如，已经进行了一些尝试，其中为了得到由具有大颗粒尺寸的结晶颗粒组成的多晶硅膜，而将非晶硅膜或多晶硅膜的硅通过用受激准分子激光光束照射该膜而进行结晶化或重结晶化，已经将这些方法进行实际使用。根据这些方法，即使使用不昂贵的玻璃板作为基底，也能增加结晶颗粒的大小。
然而，即使在采用受激准分子激光光束等的方法中，所得到的结晶颗粒的颗粒尺寸最大值大约为1μm，并且颗粒尺寸不均匀(如，Jpn.Pat.Appln.KOKAI Publication No.2001-127301)。该引用的参考文献揭露了一系列操作，包括：通过融化重结晶(fusion re-crystallization)法将带状非晶硅膜多结晶化，非晶硅膜进一步在其上进行沉积，并且通过固相增长法使该膜结晶。该现有的方法是一种技术，首先形成由多个小结晶颗粒组成的带状多结晶膜的晶体，通过采用该晶体作为种晶使晶体在水平方向上增长以得到具有大颗粒尺寸的晶体的多晶膜。
甚至该提出的方法也是不能令人满意。这是因为所得到的最大晶粒尺寸大约为1000nm(即1μm)，颗粒尺寸使不均匀，有人提出过在迁移率上的不规则性变大了(见上述引用参考文献中的图2到5)。
此外，作为在传统多晶半导体设备中没有注意到的问题，存在在一层中晶粒设置结构的问题。即，在传统的多晶半导体层中，二维方向上的晶粒设置结构完全是随机的，并未试图排列晶粒。晶粒设置的随意性及不均匀的颗粒尺寸造成薄膜晶体管特性上的不规则性，并给要使用的装置带来了一系列的缺点，原因如下。
在薄膜半导体设备中的晶体管电路的设置中，许多单元电路必须规则地和系统地设置，例如，形成几何设置结构。如果作为形成电路的基础的多晶层的晶粒尺寸或晶体设置是不均匀的，单元电路形成在具有不同的颗粒尺寸或设置的晶粒上。这产生的结果是每个单元电路的迁移率或电子通道结构产生了差别，并对薄膜半导体装置的性能产生负面影响。例如，如果每个单元电路的特性存在不规则性，则整个装置必须以低水平特性为基础进行设计。
发明概述
本发明的一个目的是提供一种形成结晶半导体层的方法，一种制造半导体装置的方法，一种形成结晶半导体层的装置和一种制造显示装置的方法，在所述结晶半导体层中结晶颗粒形成位置被对齐，并且电子或空穴迁移特率也是统一的。即，在薄膜半导体装置中，电子或空穴的迁移率上的不规则性得以改进，其中在薄膜半导体装置中，根据具有大颗粒尺寸的每个结晶颗粒设置单元电路。
本发明的发明者已经发展一种技术，通过该技术，用规则的能量线或射线或具有预定能量放射照射强度分布的激光光束照射沉积在玻璃等基底或类似物质上的非单晶半导体成而将产生结晶晶粒的位置以很好的顺序进行排列。即，在该技术中，在非单晶半导体层中预先形成或规则排列至少一个种晶，施加一种能量射线，该能量射线具有这样的照射强度分布结构，使得该种晶的至少一部分不融化但与该种晶相邻的非单晶半导体膜融化，从而将晶粒生成位置排列成好的顺序。这里，“该能量射线具有这样的照射强度分布结构，使得该种晶的至少一部分不融化但与该种晶相邻的非单晶半导体膜融化，从而将晶粒生成位置排列成好的顺序”的意思是，将具有照射强度最小值的能量射线的区域定位到所述种晶上，并施加该能量射线或射线，其中照射强度从具有照射强度最大值的能量射线区域向具有照射强度最小值的能量射线区域连续变化。本发明者已经发现采用具有所谓的(110)或(111)晶向面的晶体相初始膜作为种晶能得到晶向匹配的所产生的晶粒，从而实现了本发明。
在施加能量射线到非晶半导体层之前提供种晶到半导体层上能促进半导体层的结晶化的开始，延长结晶化进行时间，因此对增加所产生的晶粒的大小或按顺序设置晶粒分界具有好的效果。为了促进晶体增长的开始，已经知道可以应用如激光光束等能量射线及减小超冷却状态时间(即，半导体没有被固化的状态，即使该半导体进入了不大于其熔化点的状态时)，该超冷却状态由向施加了该应用的玻璃基底上进行热传导到而产生。结果是，结晶化进行时间必须延长。作为用作减小超冷却状态时间的装置，已经广泛地采用了导热控制膜，以降低向玻璃基底的热传导，该导热控制膜例如由在玻璃基底和半导体层之间氧化硅(SiO2)形成。采用这种导热控制膜，为了有效降低到玻璃基底上的热传导，该导热控制膜必须具有多孔结构。虽然提供多孔膜对减小热传导是有效的，但由于由多孔性产生的脆性而可能降低了所制造的薄膜半导体设备的强度，并且存在形成在多孔膜上的半导体膜的质量恶化的问题是。
本发明人已经发现，即使不使用多孔导热控制膜等，在半导体层中预先设置该种晶或多个种晶能促进在半导体进入到超冷却状态之前的早期阶段晶体增长的开始。因此，可得到在晶粒的颗粒尺寸的增长或依次的晶粒分界的设置。
因此，根据本发明第一方面的一种形成结晶半导体层的方法，包括这样一个形成结晶半导体层的方法：制备非单晶半导体层，其中形成至少一个种晶；以能量射线照射该具有形成在其中的种晶的非单晶半导体层，使得在非单晶半导体层中晶体逐渐从种晶侧向增长，其中通过将具有能量射线最小强度值的区域定位到种晶的至少一部分上来进行能量射线的照射，该能量射线具有这样的结构，在照射表面上具有能量射线最大强度值的区域连续减小到具有最小强度值的区域上。
特别是，已经发现采用具有所谓的(110)或(111)晶面取向的种晶或多个种晶作为晶体种晶，每个所产生的晶粒的晶面取向都进行匹配以具有(110)或(111)的平面取向，除了促进了结晶化开始外，这极大地有助于提高所制造的薄膜半导体设备的性能。也就是说，即使得到其中大颗粒尺寸的单晶颗粒以好的顺序进行设置的半导体层，并且获得了其中根据晶粒设置单元电路的薄膜半导体设备，每个所产生的晶粒的晶面取向上的不规则性导致每个单元电路的迁移率略微有所差别，因此整个装置的迁移率的提高可能变得不充分。此外，当不规则性出现在引起电流开始流动的断开值(opening value)中，整个电路的性能恶化。
然而，当具有(110)或(111)的晶向面的种晶用作事先设置在半导体层中的晶体种晶时，晶体的增长方向在二维方向被限定，将所产生的晶粒的晶面取向限定为(110)或(111)平面取向。结果，根据每个晶粒设置的电路的迁移率统一了，由此得到了高性能薄膜半导体设备，其中迁移率充分地提高了。
附图的简要描述
图1A到1E以工艺顺序示出了用于制造根据本发明的一个实施例的半导体薄膜或层的方法；
图2A到2C以工艺顺序示出了用于制造根据另一实施例的半导体薄膜或层的方法；
图3A和3B示出了得到用于图1E中所述的结晶化的激光光束强度分布的实施例，其中图3A示出了移相器，图3B示出了光强分布；
图4A和4B示出了由具有图3B所示的光强分布的激光光束得到的照射位置和晶体种晶之间的关系；
图5A和5B示出了基于图4A和4B所示的激光光束应用的结晶化步骤；
图6A和6B示出了图4A和4B的另一实施例；
图7示出了自动定位具有图4B所示的光强分布的激光光束的照射位置和种晶的系统框图；
图8A和8B是示意性的示出了由结合图1A到1E或图2A到图2C所介绍的结晶化步骤进行结晶的晶粒和由传统方法进行结晶的晶粒之间的比较的平面图，其中图8A是关于本发明的，图8B是关于传统实施例的；
图9为示意性的示出了当种晶具有根据本发明的实施例中的点状形式时结晶状态的平面图；
图10A到10E以工艺顺序示意性的示出了用于制造根据另一实施例的半导体层的方法；
图11A到11D以工艺顺序示意性的示出了用于制造根据另一实施例的半导体层的方法；
图12A到12D示出了其中形成MOS晶体管以在颗粒分界方向上通过电流的实施例，其中MOS晶体管在图1E所示的半导体层的结晶区域形成；
图13示出了在图1E所示的半导体层的结晶区域中形成的CMOS薄膜晶体管的结构；
图14A到14L示出了用于制造图13所示的CMOS薄膜晶体管的步骤；
图15为示出了将根据本发明的实施例的显示设备应用到液晶显示设备的例子；
图16为图15所示的液晶显示设备的横截面图；以及
图17为示出了图15所示的显示像素外围控制电路的电路图。
本发明的详细说明
现在参考附图描述本发明的实施例。在各附图中，相同的附图标记表示相同或相似的部分或部件，并将省略其详细说明。
在本发明中，存在两种类型的结构作为种晶的设置结构。现在参考图1A到1E描述第一结构的实施例。
通过已知的膜形成方法如CVD法，诸如非晶硅膜12等非单晶半导体形成形成在由玻璃基底等形成的绝缘基底物质11上(图1)。因此，形成基体以形成该非晶硅膜12作为晶体种晶，通过已知的方法，如在背景技术部分所述的方法进行结晶化处理，通过诸如光蚀刻等方式对该膜将进行成型处理以得到预定图案(图1B)。结果，许多点状，岛状或线性种晶半导体层或结晶半导体层13规则的排列在绝缘基底物质11上。图1B示出了一种线性或丝状种晶半导体层13的例子。
然后，非单晶半导体(如，非晶半导体或非晶半导体和微晶半导体的混合物)的半导体层14通过例如与形成层12相同的方法形成，以覆盖种晶半导体层即种晶13以及绝缘基底物质11(1C)。此后，半导体层14位于种晶半导体层13上的部分通过诸如CMP(化学机械抛光)的方法去掉，以露出种晶1 3的上表面，将该上表面和半导体层14的上表面平坦化，使之处于相同的高度(图1D)。该露出的种晶半导体层13用作结晶步骤中的种晶，具有大尺寸的晶粒的结晶半导体层15通过后述的激光退火形成。
在图1A中所示的步骤中，当形成结晶半导体层时，半导体层以这种方式形成，通过后述的技术使其侧面具有固定的晶面取向。结果，经过图1B所示的成型处理的一个或多个种晶半导体层13具有希望的固定晶面取向或晶体增长开始平面。
现在参考图2A和2B描述第二个种晶排列结构。
非晶或多晶半导体或微晶半导体或这些半导体的混合物的半导体层12形成在绝缘基底物质11上(图2A)。此后，许多点状，岛状或直线型种晶半导体层，区域或种晶13通过诸如激光光束照射等方法形成在该半导体层12的预定位置上(图2B)。为清楚起见，该图仅示出了一个种晶13。所得到的半导体层13用作种晶，具有大尺寸晶粒的结晶半导体层15在非单晶半导体层12中通过激光退火形成，如同第一结构(图2C)。在该半导体层13的情况中，如后所述，通过形成种晶半导体层13，其侧面具有固定的晶面取向，能够形成具有固定晶面取向的结晶半导体层15。
在通过上述的一种结构得到种晶半导体层13后，在该种晶半导体层13中一个或多个种晶设置在绝缘基底物质11的预定位置上，通过施加能量射线到该种晶半导体层13和层13周围的非单晶半导体层12(图2B)和14(图1D)上，使该非单晶半导体层12和14经受种晶周围的晶体增长，因此获得了具有大颗粒尺寸的结晶半导体层或区域15。
现在描述形成结晶半导体层15的方法的实施例。将种晶半导体层13用作种晶，将结晶所需的能量射线施加到非单晶半导体层12(图2B)和14(图1D)上。当结晶非单晶半导体层12和14时，能量射线的这种照射是适合晶体增长的能量射线强度分布的应用，在该晶体生长中种晶半导体层13被用做晶核。该强度分布是在能量射线照射面上的这样的能量分布，其具有能量射线施加强度为最大值的区域以及一个区域，在该区域中所述强度连续减小并改变以具有最小值。将具有这种强度分布的能量射线的最小强度区域定位到种晶半导体层13的一部分或全部，并施加能量射线，以在水平方向上或侧向(图1E和图2C中的右左方向)上实现结晶。
具体地，施加具有该强度分布的能量射线，通过这种射线该种晶半导体层13的至少一部分不熔化但非单晶半导体层12和14熔化。
通过施加上述的能量，以种晶13作为晶核，具有大颗粒尺寸的晶粒在水平方向上增长。结果，可有效制造具有结晶半导体层15的薄膜半导体装置基底，在结晶半导体层15中排列了从种晶生长的具有大颗粒尺寸的晶粒。
现在示意性地介绍用于通过如此得到的薄膜半导体装置基底而制造薄膜半导体设备的方法的基本例子。
通过采用诸如光蚀刻等方式，在预定位置形成的具有大颗粒尺寸的晶粒的半导体层形成为岛形，并在薄膜举导体设备形成的位置上形成岛形部分。随后，一个晶体管，例如，栅极绝缘薄膜(如，氧化硅膜)在该岛形部分上形成，然后形成栅电极，源电极和漏电极，因此形成薄膜晶体管。
N沟道型MOS晶体管和p沟道型MOS晶体管能形成为该岛形部分的CMOS结构。此外，尤其是，在相同的晶粒上形成两个MOS晶体管可将由于晶粒的性质等的不均匀而造成的MOS晶体管的电子和孔穴的迁移率特性的不规则性减小到很小值。因为没有穿过所制造的MOS晶体管的沟道区域中源极区域/漏极区域方向(电流流过方向)晶粒分界，如此形成的薄膜半导体设备能具有与单晶Si-MOS或SOI设备的相比的性能。
尽管大致有两种类型的方法可用作上述本发明中的种晶设置方法，其中结晶半导体层首先形成在绝缘基底物质11上然后成型以按照很好的顺序设置点状、岛形或直线型种晶而进行的第一种方法具有一些变形。即，可以形成为非晶半导体层的非晶硅膜12首先形成在绝缘基底物质11上，全部或部分结晶，然后经历成型处理，从而形成种晶。此外，从开始就进行结晶的结晶半导体层可以在绝缘基底物质11上形成，该结晶半导体层可以经历成型处理，从而形成种晶。
下面将描述形成非晶半导体层12的优选实施例。
非晶硅膜12以30nm到200nm优选为大约100nm的沉积膜厚度沉积在绝缘基底物质11上，具有(111)晶面取向的晶核或多个晶核形成在该非晶硅膜12中。在脱氢处理之后，进行施加激光光束步骤。即，使用具有YAG二次谐波(532mm)、四次谐波(266nm)或类似谐波的脉冲激光，重复施加激光束，同时调节激光能量，使得整个膜在膜厚度方向上熔化。结果，在绝缘基底物质表面上定位并得到具有晶向面(crystal orientation plane)(111)的结晶Si膜。通过随后在该物质上的整个表面上实现这种能量射线施加处理，可以形成具有(111)晶向面的种晶。
总的来说，当结晶Si薄膜或层在绝缘基底物质11上直接形成时，具有(100)，(110)或(111)晶向的平面在预定方向上生长。例如由玻璃形成的绝缘基底物质的温度，原材料通量(flux quantity)，在绝缘基底物质层表面上的氢的覆盖层及其他因素等与易于出现在这些晶向面中的晶向面密切相关。在晶面取向为例如(110)的平面增长的情况下，在基底物质上互相偶合的两个Si原子成为晶体增长的核，这种情况在绝缘基底物质11的表面上Si原子之间的扩散距离足够长的情况下是一维晶体生所允许的。当绝缘基底物质11的表面用氢覆盖并且在绝缘基底物质表面的氢不被吸收的绝缘基底物质11的温度下(如30℃到400℃，优选为350℃)使原材料熔化，就能够实现上述条件。
作为形成结晶半导体层的方法，在例如下述的条件下采用等离子CVD法是合适的。
当由等离子分解的SiH4气体形成膜时，绝缘基底物质11在形成膜的时的温度设定为350℃，用H2气将SiH4稀释近十倍，并进行等离子CVD。通过这种膜形成方法，具有晶面取向(110)的种晶形成在绝缘基底物质11上，采用通过使用一种处理气体的等离子CVD形成的膜能形成具有晶面取向(110)的结晶Si膜，在所属处理气体中SiH4气体和SiF4气体以1∶1的比率进行混合。在任何情况下，都期望进行热处理以去掉在形成硅膜之后包含在硅薄膜和层中的氢气。
如上所述在绝缘基底物质11上形成结晶Si薄膜后，通过光蚀刻处理将其成型为种晶(多个种晶)或具有预定形状的小晶体层(多个层)。在光蚀刻过程中，期望形成岛形标志，用于后面将进行的激光光束应用定位。上述工艺并不局限于等离子CVD方法，LPCVD方法，溅射法等也可使用。
现在将给出关于种晶设置的第二方面的具体处理的一个实例的说明，即，通过激光光束应用等在预定位置上形成直线型或点状的一个种晶或多个种晶的方法。
通过等离子CVD方法，非晶硅膜12形成在由玻璃形成的绝缘基底物质11上。由于大量的氢包括在由等离子CVD法形成的非晶硅膜12中，因此期望通过热处理去掉非晶硅(Si)膜12中的氢气。作为形成非晶硅膜12的方法，其并不局限于等离子CVD方法，非晶硅膜12可由LPCVD法、溅射法等形成。在这种情况下，用于脱氢的热处理可取消。此后，基底在光阶段上进行处理，在由大约1μmΦ窄的激光光束确定的坐标位置上进行直线型或点状结晶。激光设备可为脉冲振荡激光器或连续振荡激光器，期望其波长小于550nm。此外，可插入用于切除所述光束不必要的部分和将该光束成形为预定形状的“掩模”，设置该“掩模”以代替将激光束变窄。
现在将参考图3A和3B描述根据本发明的结晶步骤的具体处理。
用于在本发明中用于优选结晶的能量射线如激光光束，在激光强度分布上必须具有周期性的特点以使多个种晶同时生长。可以通过采用激光强度调制元件如图3A所示的移相器22调节从受激准分子激光设备如KrF激光受激准分子激光设备发射的激光光束21的光强度而形成该光强分布。至于激光光束21，尽管在此描述采用KrF激光的例子，还可采用其他激光，如XeCl激光，只要其具有光相干性并能发射用于熔化硅的能量。另外，可使用其他的任何能量射线。由于激光光束21具有非常高的相干性，当具有不同折射率的部件如玻璃设置在激光光束21的光路中时，由于该部件折射率的不同，在发射的激光束的部分中就产生了与入射激光光束不同的相位差。
作为移相器22，例如，在光路方向上厚度变化的透明基底，可使用例如具有台阶部分或多个部分的石英板。如图3A和3B所示，通过将在具有的不同厚度的矩形延长区域即部分22a和22b之间的台阶部分23处的相位差设置为对应1/2的激光波长，已经通过移相器的激光光束21被激光光束21的不同部分的干涉削弱，该激光光束的低强度部分或最小强度区域24a在施加区域中对应于的台阶部分23的位置处产生。当远离低强度部分24a时激光光束21的强度增加，产生高强度部分或最大强度部分25a。低强度部分24a和高强度部分25a之间的激光光束强度改变区域26a的变化的(inclined)激光光束强度用来进行结晶化。这里，本发明人已经通过实验确定当激光光束强度分布和激光光束施加到基底上时形成的温度分布与激光光束照射区域内的低强度部分24a和高强度部分25a的位置和相对强度有很强的相关性。期望激光低强度部分24a与最低温度部分24一致，高强度部分25a与最高温度部分25一致。
下面结合图1E并参考图4A到图6B来详细描述晶体增长步骤。图2C所示的另一实施例也是一样的。
通过将最低温度部分24与图4A所示的种晶13(虚线所示)的中心13b一致，来进行晶体增长步骤，其中所述最低温度部分24是当激光照射能量为最小值时产生的。在图4A中，非晶硅膜的熔点(T1)大约为1000℃，结晶硅的熔点(T2)大约为1415℃。图4A示出了激光光束21刚刚照射之后该层(种晶13和非单晶半导体层14)中的温度分布。此时，在所示区域中，由于整个区域上的温度高于由非晶硅膜形成的非单晶半导体层14的熔点(T1)，非单晶半导体层14完全熔化。此外，晶体种晶13中部分区域13a也熔化了，该部分区域13a用对应于比结晶硅的熔点(T2)高的温度的强度的激光进行照射。图5A示出了这种状态。因此，由于种晶13的部分区域熔化，没有熔化的剩余种晶成为比初始种晶13窄的区域。然后，在结晶硅的固液分界位置上的晶体硅成为增长核子，并且晶体增长立即开始。
图4B示出了当停止激光光束21后经过预定时间(t秒)时结晶硅的温度分布。在图中的中心附近的夹在点Q1和Q2之间的温度区域以外的区域，具有比结晶硅的熔点(T2)更高的温度。因此，在非单晶半导体层14中结晶化横向进行，因此形成结晶区域15。图5B示出了该状态。由于结晶化以与种晶13相同的晶面取向进行，通过控制种晶13的晶面取向，可以形成具有大颗粒尺寸的硅单晶颗粒，该单晶颗粒的平面取向是可控制的。此外，由于晶核的存在，超冷却状态不会出现，结晶迅速开始。
在上述实施例中已经给出了在由具有如图4A所示的温度分布106的激光光束得到的最小温度部分24(最小光强部分24a)与的种晶13的中心13b一致的情况介绍。然而，该部分不必必须与所述中心一致，最低温度部分24设置在种晶13中的任何位置上就足够了。图6A示出了其中将最低温度部分24设置在从种晶13的中心偏离的位置上的实施例。图6A示出了最低温度部分24位于种晶13的左侧的情况。通过这种激光施加在照射表面上形成温度分布106，此时，种晶103设置在非晶半导体层14上的Q2和种晶13的左端部13C之间的部分保持不被熔化。该状态由保持不被熔化的固态层的种晶13d和与种晶13d接触的熔化硅存在的状态构成。
此后，横向晶体增长从用作晶核的剩余的作为固态层种晶的13d开始，如图6B所示形成结晶区域15。在这种情况下，由于同样采用与种晶13相同的晶面取向进行结晶，通过控制种晶或种晶半导体层13的晶面取向可以形成其晶面取向被控制的具有大颗粒尺寸的硅晶粒。另外，由于晶核存在，超冷却状态不会出现，结晶迅速开始，能确保结晶过程所需的足够长的时间。因此形成具有大的颗粒尺寸或在横向方向上很长的晶体。
现在将参考图7给出关于自动匹配最低温度部分24和种晶13的位置并结晶非晶硅膜的装置的例子的说明。
在能量射线的路径中，如，从KrF激光光源40发出的激光光束的路径上，设置光空间(opto-spatial)调节元件，例如图3A所示的移相器22，以调节从光源40射出的激光光束的光强。该激光光源具有激光光束产生设备及均质器，用于将由该生产设备产生的激光光束的强度均匀化。因此，具有均匀强度的激光光束进入到移相器22中。
总的来说，假定激光光束21的波长为λ，则用于提供180度的相位差折射率为n的该透明介质的膜厚t为t＝λ/{2×(n-1)}。对于移相器22，假定KrF受激准分子激光的波长为248nm，而且形成移相器22的石英基底物质的折射率为1.508，那么用于给入射激光光束提供180度相位差的台阶部分23的台阶为244nm。因此，可使用在石英基底物质的预定位置上具有244nm的台阶的装置作为移相器22。
入射激光光束21被该移相器22折射并干涉，使激光光束21的强度产生周期空间分布。即，与激光光束21的通过移相器22的薄部分22a的部分相比，激光光束21的通过厚部分22b的部分被延迟了。作为在激光光束21这些部分之间的相互干涉和折射的结果，可以得到图3B所示的已经通过的激光光束强度分布。图3B示出了以台阶部分23作为界面(界面部分)在右侧和左侧之间提供180度的相位差的例子。
可在X，Y，Z和θ方向上移动的工作台41设置在移相器22的发射侧的激光路径中。绝缘基底物质11由已知的方法固定在该移动工作台41的预定位置上，在该绝缘基底物质11上具有种晶和要进行结晶的非晶硅膜(示于图1D和2B中)。因此，图3B中所示的激光光束强度分布成像在绝缘基底物质11(非晶硅膜)的上表面。
在该装置中，为了使种晶13作为提供在绝缘基底物质11上的目标成像，成像照相机42，例如，ITV照相机倾斜地设置在工作台41的上方。用于输出目标种晶位置信息的电路43连接照相机42的输出侧。电路43将模拟信号转换成数字信号，然后输出种晶13的位置信息。比较电路44连接到位置信息输出电路43的输出侧。用于输出最低温度位置信息的电路45连接到比较电路44的输入侧。最低温度位置信息输出电路45将预先存储在其中的最低温度部分24的位置信息输出到比较电路44。
用作控制移动工作台41的位置的工作台位置控制部分46连接比较电路44的输出侧。工作台位置控制部46具有驱动装置和控制该驱动装置的控制电路，该驱动装置在X-Y-Z-θ方向上驱动移动工作台41。这样，构造了一种装置，用于将通过的激光光束强度分布中的最低强度部分24a定位在绝缘基底物质11的种晶13上。
现在将介绍一种方法，用于将通过的激光光束强度分布中的最低强度部分24a定位在绝缘基底物质11的种晶13上。
在将绝缘基底物质11固定在移动工作台41上后，作为该基底物质11上的目标的种晶13通过照相机42进行成像，照相机42的图像信息作为模拟信号供给目标种晶位置信息输出电路43。电路43将所供给的模拟信号转换成数字信号，并输出种晶13的位置信息到比较电路44。比较电路44将输入的种晶位置信息和来自最低温度位置信息输出电路45的最低温度部分24的位置信息进行比较，并进行两位置信息的差值计算。
该差值计算信息输入到工作台位置控制部分46中，并用于控制移动工作台41的位置。通过重复这种计算，移动工作台41停在比较电路44的计算输出值变为零的位置上。结果，在已经通过的激光光束强度分布上的最低温度部分24与绝缘基底物质11上的种晶13对齐。这样，如同结合图6A和6B所介绍的，最低温度部分24并不一定与种晶13的中心对齐。
在根据本发明的工艺中种晶增长的时间为直到熔化的非晶硅膜的预定区域冷却到固化温度或更低温度的时间，其大约为60纳秒。关于这个时间，与现有技术中不预先形成种晶13的模式相比，给出了1.5倍的时间。结果，在该实施例中的横向增长距离比现有技术中的长，该增长距离为3到4.5μm。图8A示出了根据本发明经历了从每个种晶13在横向方向上晶体增长的放大的结晶区或克(gram)15。从图8A明显看出，在该实施例中的横向晶体增长中，晶体在从条状或直线种晶13以很好的顺序在横向方向上规则增长，该种晶13由小晶粒30A的集合形成。以良好的顺序规则增长的大的长形的晶粒，当形成诸如薄膜晶体管的电路时，能构成没有在操作特性上的不规则性的稳定电路(even circuit)。
图8B示意性的示出了由不使用种晶的现有技术得到的结晶区域29B。该现有技术为采用具有向上凹入的光强度分布的激光光束的激光退火。关于根据现有技术的激光退火的中心部分，由于用激光光束21照射的区域具有相对低的温度，该低温部成为区域30B，其不熔化但在非晶硅膜12的厚度方向上的部分熔化。由于根据现有技术的激光退火的外围部分为高温区域，因此在厚度方向上的整个非晶硅膜12熔化，形成其中该熔化区域有不规则形状的区域30C，横向晶体增长从该不规则或不稳定区域30C开始，由此形成结晶区域29B。在图8B中，附图标记30D表示没有结晶的非晶硅。
从图8A和8B之间的比较明显看出，比较根据该实施例和现有技术的横向增长距离，由根据本发明实施例的方法形成的结晶区15为是根据现有技术形成的结晶区29B长度的1.5倍。这能实现是因为由于使用种晶而使超冷却状态没有出现，因此可确保长的结晶过程时间。另一方面，关于现有技术中的晶体增长开始位置，由于从超冷却状态增长晶体，在晶核的产生中出现时间上的不稳定性，并且其位置并不能确定。结果，在现有技术中，结晶开始点的边缘部(区域30C的部分)具有固定的摆动。在本发明中，由于超冷却状态并未出现，已经确定可以得到显示了高定位可控制性的结果，在该结果中在晶体增长开始位置的条状种晶13边缘部基本上看不到摆动。
如上所述，结晶区域的增长是由消除了超冷却时间和因此给定晶体增长时间的延长得到的结果。定位可控制性的精确度是从预先设置的种晶13得到的效果，该种晶13为晶体增长的核。此外，在结晶硅层中产生的晶粒界面为低角度颗粒界面，已经确定该晶粒截面不具有明显的电学影响。
上述实施例中，在施加激光刚刚结束后温度分布具有这样的条件，种晶13的一部分被熔化而剩余部分没有熔化。然而，本发明并不局限于此，只要非晶硅部分被熔化并且种晶硅部分的至少一部分不被熔化，其他条件也可使用。由于种晶硅部分的熔点为大约1000℃，结晶硅的熔点为大约1415℃，将种晶13和非晶硅膜12之间的分界部分的温度落在1000℃到1415℃的范围之内是很好的，从工艺的方面看，该差别是宽的。
图9示出了当种晶13以点状直线排列时晶体增长的具体实施的例子。在该实施例中，在种晶13不存在的区域31中有大约20纳秒(超冷却时间)的时间没有晶体增长产生。因此，晶体增长仅从点状种晶13开始，在20纳秒的时间内晶体增长不发生在任何其他位置。在这一时间中的增长距离约为1到1.5μm。因此，通过将种晶点的节距(D1)设定为2到3μm，可以得到具有良好的均匀性的横向生长的具有大约2到3μm宽度的每个长形的结晶区域或硅晶粒15，如图9所示。
现在参考图10A到10E介绍从种晶13的形成到实现晶体增长的一系列步骤的实施例。
制备绝缘基底物质11，在该绝缘基底物质11上形成有非单晶半导体，如，非晶硅膜12或14(图10C)。
如图10A所示，非单晶硅膜12用通过移相器22的激光光束21进行照射。优选的移相器22具有用于能量射线的透射率限制装置与移相器22相结合的结构，其中该透射率限制装置能够例如阻止激光光束21或对激光光束21是半透明的，如光屏蔽掩膜22c，如图3A所示。除两个端部外，该掩膜22c加在厚壁部分22b和薄壁部分22a的至少一个表面上(移相器23A在中心具有台阶部分23)。结果，光屏蔽掩膜22c和移相器23A在横向方向上交替设置。厚壁部分22b和薄壁部分22a具有这样的结构，其中在石英玻璃上具有相对大的厚度的多个带状部分和在石英玻璃中具有相对小的厚度的多个带状部分交替设置。这些部分22a和22b的每个表面具有矩形形状，其相对附图平面垂直延伸。依据相移部分的设计来设计该光屏蔽掩膜22c，其可是点状、带形、圆形和其他形状的任何形状。
在已经透射通过如此构造的移相器22的激光光束21的光强度分布(光束剖面)中，如图10B所示，对应于相移部分23A的区域具有U或V形，对应于台阶部分23的区域形成最小强度线。该分布具有由在横向方向上互相分开的多个光强度分布区域组成，并且对应于光屏蔽掩膜22c的阻止区域或半透明区域位于这些区域之间。
光屏蔽掩膜22c的宽度W1和相移部分23A的宽度W2依赖于可以到增长的所得的晶粒的设计。例如，当形成大约5μm的颗粒尺寸或长度的晶粒时，光屏蔽掩膜宽度(W1)和相移部分宽度(W2)都确定为10μm，用于相位差的台阶部分23在宽度方向上设置在该相移部分的中心部位。
现在介绍结晶方法。在其上形成有非单晶Si膜或如所希望的形成有非晶硅膜12的绝缘基底物质11安装在精密移动工作台41(图7)上的条件下，进行穿过移相器22的激光光束21的照射(图10A)。图10B中所示的剖面示出了激光光束21的的光强分布，该激光光束21的光强已经经过移相器22的调节。通过第一次激光照射，每个结晶的种晶13产生在非晶硅膜12上用图10C所示的穿过相移部分23A或开口的激光光束21照射的区域。
然后，如图10D所示，具有安装在其上的绝缘基底物质11的工作台41在如箭头所示的左侧方向移动对应于相移部分宽度(W2)的1/4的距离，然后进行第二次激光照射，从而进行从每个种晶13开始的横向晶体增长处理。在第二次处理中，激光光束21的最小光强部分24a排列(定位)在与由结晶硅膜形成的种晶13重叠的位置。此时，通过将激光光束21的最小强度部分24a的光强设定为比非晶硅膜12的熔点高并比结晶硅膜的熔点低，由结晶硅膜形成的种晶13起到没有熔化的晶核的作用，横向晶体增长开始，因此产生大晶粒32(图10D)。
然后，具有绝缘基底物质11安装在其上的工作台进一步在该附图中向左的方向移动对应于相移部分宽度(W2)的1/4的距离。此时，进行第三次激光照射，对结晶半导体或用作新的晶核的大晶粒32进行横向的晶体增长处理。在所述第三次处理中，激光光束21的最小光强部分24a排列(定位)在与由结晶硅膜形成的种晶32重叠的位置。此时，将激光光束21的最小强度部分24a的光强设定为比非晶硅膜12的熔点高并比结晶硅膜的熔点低。结果，结晶硅膜32起到没有熔化的种晶的作用，并且横向晶体增长开始，由此产生通过增加晶粒直径而得到的大晶粒32A(图10E)。通过重复上述操作，可以在整个非晶硅膜12上形成具有大直径的晶粒的半导体。
现在参考附图11A到11D描述种晶13的形成到实现晶体增长的一系列步骤的另一实施例。
在该实施例中，移相器22对激光光束21的调制结构与前实施例不同。半透明薄膜或层22e设置在移相器22上以适当削弱激光光束21的强度。用于能量射线的透射率限制装置例如用于没有衰减地部分地透射激光光束21的开口部分或透明部分22f设置在同样位置。即，移相器22包括设置到透明体如石英玻璃上的厚壁部分22b和薄壁部分22a，厚壁部分22b和薄壁部分22a之间的台阶部分23，设置在厚壁部分22b和薄壁部分22a的一个表面上的具有开口部分22f的半透明薄膜或层22e。
厚壁部分22b和薄壁部分22a具有这样的结构，在石英玻璃中具有相对大厚度的多个带状部分和在石英玻璃中具有相对小厚度的多个带状部分交替设置。该半透明薄膜22e可为点状，带状，圆形及其他形状的任何一种。半透明薄膜22e构造成覆盖相移部分23A。半透明薄膜22e及相移部分23A的排列、尺寸等依据要形成的晶粒的设计。通过例如在移相器22的如石英玻璃上形成大约10nm的氮化硅膜，以产生半透明薄膜22e。此外，只要可达到必要的透明度，可采用任何其他材料，如，氮氧化硅膜。
采用这种方法，每次可形成尺寸为激光结晶处理中每个相移部分23A之间的间隙的1/2的晶粒。例如，为了在第一次激光处理中形成5μm的晶粒，相移部分23A之间的间隙确定为10μm。半透明薄膜22e的开口部分22f形成在相邻相移部分23A之间。
移相器22用作滤波器，如图11B所示的这种透射光束通过该滤波器。该滤波器的特性显示了具有最大光强区域、U或V形光强分布区域、中间强度区域的光强分布(剖面)特性。由已经透射通过开口部分22f的投射光束部分得到第一区域。第二区域为对应于台阶部分23的直线或点，具有最小光强，由已经透射通过相移部分23A的透射光束部分得到。第三区域具有介于最大光强和最小光强之间的中等光强，由透射通过半透明薄膜22c的透射光束部分形成。在图11B中在横向方向上延伸的点划线表示照射标体即非晶硅的熔点(T1)。移相器22使得可以形成这样一个步骤，在非晶半导体层12或14中产生种晶并实现从该种晶开始的结晶。
第一次激光处理在绝缘基底物质11安装在精确移动台41上的情况下进行(图7)，其中在该绝缘基底物质11上形成有非单晶半导体层14。通过调制入射的激光光束21，图11A所示的移相器22发射具有图11B所示的光强分布(激光光束分布(p))的激光光束21。此时，在相移部分23A中，激光光束21的强度由于干扰和折射而减小，并输出具有最小强度部分24a的U形光强分布图案。激光光束21透射通过在移相器22上半透明薄膜的开口部分而不衰减，从而产生激光光束21的最大光强部分25a(高温部分25)。以这种方式，可以形成激光光束强度分布P。
现在具体描述结晶方法。下面，用具有由所述激光光束的高光强部分25a形成的温度分布的高温部分25，和具有由该激光光束的低光强部分24a形成的温度分布的低温部分24来进行说明。虽然未示出非晶硅膜12中的高温和低温部分，但示出了由高光强部分25a形成的高温部分和由低高光强部分24a形成的低温部分。在第一结晶处理中，进行这样的调节，激光光束21的高强度部分25a中的强度完全熔化被激光光束照射的非晶硅膜，但激光光束21的中间强度部分26a的强度不能熔化被激光光束照射的非晶硅膜。这种情况下，将受激准分子激光光束21施加几次(shot)或，优选为10次或是更多。结果，只有用激光光束21的高强度部分25a进行照射的区域进行结晶，并形成种晶13。此时，当在上述条件下进行结晶时，所产生的晶体的一个面的取向为(111)(图11C).
然后，如图11D所示，其上安装有绝缘基底物质11的X-Y-Z-θ工作台41在由箭头所示的一个方向如X方向上移动。在该实施例中，在附图中基底向左移动预定距离L1。关于该移动距离，基底以这样的方式移动，使得激光光束21的每个最低温度部分24与通过第一激光处理而结晶的种晶13的中心部位对齐。
此后，通过将第二激光光束对移动后的绝缘基底物质11进行照射处理，使用结晶的该半导体层作为种晶13，进行横向结晶步骤。此时，以这样的方式设定激光强度，由最低强度部分24a的光强产生的最低温度部分24变成不低于非晶硅的熔点并且不高于结晶硅的熔点，由第一次激光处理而结晶的部分成为用于非晶硅膜的横向增长的晶体增长核(种晶13)。结果，在由非晶硅膜生长形成的结晶半导体层32中产生了几乎没有超冷却时间的横向增长，与晶体从非晶硅膜增长的现有技术相比，所述晶体增长距离为1.5倍。此外，由于种晶13定位在平面(111)，由第二激光光束照射而得到的结晶硅部分32的晶体增长方向为(110)(图11D)。
在第二结晶处理之后，通过移动例如玻璃基底，预定的未结晶区域移动到的结晶光径上，第一和第二结晶处理步骤顺次进行，由此在整个膜上形成由具有大颗粒尺寸的晶粒组成的结晶半导体膜。
根据上述的各种实施例，可以在绝缘基底物质11如玻璃基底上的预定位置，形成显示了大晶粒的性能的大晶粒或硅层。在任何实施例中，岛形标记和单晶颗粒之间的位置关系是确定的，由此处理基于该关系上的薄膜晶体管形成步骤。
参考图12A到12D，现在将介绍采用单晶颗粒或根据单晶颗粒的Si层而形成的薄膜晶体管的形成结构，及使用这种晶体管制成的CMOS电路。这里，“根据单晶颗粒”表示一个晶粒不具有穿越薄膜晶体管的源电极35和漏电极36之间的沟道的边界面。由于在本发明中得到的晶粒具有以固定间隔互相平行的晶粒分界面，因此当通过采用单晶颗粒而形成晶体管电路29C时，所述晶体和晶体管的方向不必互相精确地一致，所述单晶颗粒为一个结晶区域15。当在晶体管形成区域存在晶粒分界面时，通过使电流流过晶粒分界面的方向和晶体管的方向相互一致，可得到非常小的值，该值可以使晶体管的良好的特性如电子或电子空穴的迁移率统一。
如图12A所示，由于由现有技术得到的晶粒的晶粒分界面不互相平行并不具有固定的间隔，因此难于形成一个晶体管而阻止晶粒分界面存在于晶体管的沟道。
当形成晶体管时，基于未示出的所提供的定位标记，单晶颗粒或根据单晶颗粒的Si层为岛形。通过光蚀刻步骤实现形成所述岛的图案。此后，在每个岛状Si层的上表面形成用于增益绝缘膜的氧化硅膜，如图12C所示。然后，在该氧化硅膜上，去掉对应于栅极区和漏极区的部分以露出部分的Si层。接着，源电极35和漏电极36形成在这些暴露部分上，栅电极37形成在氧化硅膜的这些电极35和36之间的每个部分上。结果是，其中相互对齐地形成两个沟道的双栅极MOS形成在晶粒或单结晶区域15中，其中在沟道中不存在晶粒分界面。
作为另一可选方案，当具有MOS结构的两个晶体管定位并形成在同一个晶粒15中时，如图12D所示，由于不同晶粒的性质上的不规则性等引起的晶体管特性如电子或空穴的迁移特性的不规则性能有效减小到很小的值。由于由此形成的薄膜晶体管的沟道不包括穿过该沟道的晶粒分界，可得到与单晶Si晶片上形成的MOS或SOI相当的性能。
如液晶显示设备等光电设备的开关电路，控制电路，逻辑电路等可采用这种薄膜晶体管形成。在结晶晶粒上形成薄膜晶体管的方法可如下形成。
现在参考图13更具体地描述采用薄膜晶体管的CMOS的结构。
如图13所示，基本上由单晶硅层或等价物组成的半导体层54形成在绝缘基底53的上表面，该绝缘基底53具有形成在例如玻璃组成的透明绝缘基底物质51的上表面的绝缘层。由氧化物膜如SiO2膜形成的栅极绝缘膜58形成在该半导体层54的上表面。由金属层形成的栅极59形成在栅极绝缘膜58的上表面上。一对n型源极区55S和n型漏极区55D，一对p型源极区56S和p型漏极区56D在半导体层54中形成。
每个沟道区57以位于栅极59的下面的方式形成在n型源极区55S和n型漏极区55D之间和在p型源极区56S和p型漏极区56D之间。栅极59以该方式形成在沟道区57上面的形式为顶栅型薄膜晶体管。半导体层54和栅极59的上表面用夹层绝缘层60进行覆盖。
每个布线层62通过每个接触孔61电连接每个n型源极区55S，n型漏极区55D，p型源极区56S及p型漏极区56D。这样，形成了由源极区55S，漏极区55D以及沟道区57组成的n沟道型MOS晶体管71，和由源极区56S，漏极区56D以及沟道区57组成的p沟道型MOS晶体管72。在具有不同极性的两个MOS晶体管71和72中，源极区55S电连接源极区56S，由此形成CMOS 70。
现在将参考图14A到14L介绍图13所示的CMOS70的制造步骤的概况。
由例如SiO2，SiN或这些物质的混合体所组成的氧化膜的绝缘层52形成在由玻璃形成的透明绝缘物质11的整个上表面，由此形成绝缘基底53。然后，由非晶硅组成的非晶半导体薄膜或层4a形成在绝缘层52的上表面上(图14A)。此后，使用根据本发明的方法，将该非晶半导体层54a结晶成多晶硅、单晶硅或基于单晶硅的半导体薄膜或层54(图14B)。
然后，为了采用光刻法限定有效区(active area)的形状，抗蚀剂膜81选择性的形成在半导体层54的上表面(图14C)。此时，有效区被定位从而以图13中所示的晶体管的沟道区57能形成的方式形成在单晶颗粒或根据单晶晶体的硅上。在通过采用抗蚀剂膜81作掩膜蚀刻半导体层54并将层54成型为多个岛形区域后，去掉抗蚀剂膜81(图14D)。栅极绝缘膜58形成在绝缘基底53和岛形半导体层54的上表面上(图14E)。然后，用作形成栅极的导电层59a在栅极绝缘膜58上形成(图14F)。
为了通过采用光刻法限定栅极的形状，抗蚀剂膜82选择性的形成在导电层59a的上表面(图14G)。将该抗蚀剂膜82用作掩膜对导电层59a进行蚀刻，形成栅极59，然后去掉抗蚀剂膜82(图14H)。然后，用于注入杂质的作为掩膜的抗蚀剂膜83a选择性地形成在p沟道型MOS晶体管形成区域中。通过使用抗蚀剂膜83a和暴露的栅极59作为掩膜，通过加箭头所示的植入法将n型杂质550仅注入到成为n沟道型MOS晶体管的成为半导体层的源极区或漏极区的区域中或岛形区域54中，由此形成n型源极区55S和n型漏极区55D(图14I)。然后，去掉抗蚀剂膜83a。
此后，成为掩膜用于引入杂质的抗蚀剂膜84a选择性的形成在n沟道型MOS晶体管形成区域中。通过采用抗蚀剂膜84a和暴露的栅极59作为掩膜，如箭头所示，p型杂质560仅注入到成为p沟道型MOS晶体管的半导体层54中，由此形成p型源极区56S和p型漏极区56D(图14J)。去掉抗蚀剂膜84a。然后，中间绝缘层60形成在栅极59、栅极绝缘膜58和绝缘基底53的整个表面(图14K)。进行激活加入半导体层54中的杂质原子的热处理步骤。
随后，用于形成接触孔的抗蚀剂膜(未示出)选择性地形成在中间绝缘层60的上表面。用该抗蚀剂膜作为掩膜，蚀刻中间绝缘层60，因此形成到达每个栅极59，漏极区55D，源极区55S，漏极区56D和源极区56S的每个接触孔61。在去掉该抗蚀剂膜之后，成为布线层的每个导电层形成在每个接触孔61和中间绝缘层60的上表面，并且实施构图以提供预定的布线图案，由此形成每个布线层62。通过上述步骤完成CMOS 70的制造(图14L)。
现在参考图15到17介绍采用由本发明制造的薄膜晶体管的液晶显示装置的例子。
图15示出了该液晶显示装置的示意电路结构，图16示出了该液晶显示装置的示意剖面结构，图17示出了给图15所示的显示像素外围控制电路的等效电路及像素内部引入新功能的实施例。如图15所示，液晶显示装置包括液晶显示板100及控制该液晶显示板的液晶控制器102。如图16所示，该液晶显示板100具有这样的结构，其中例如液晶层LQ保持在阵列基底AR和相对的基底CT之间，液晶控制器102设置在液晶显示板100的外边部。
阵列基底AR具有多个在透明玻璃基底上的显示区域DS内以矩阵形式设置的像素电极PE。沿像素电极PE的行延伸的多个扫描线Y(Y1到Ym)及沿多个像素电极PE的列延伸的多个信号线X(X1到Xn)设置在玻璃基底上。像素电极PE和像素开关元件111设置在信号线X1到Xn与扫描线Y1到Ym的每个交叉位置上。每个像素开关元件111响应来自相应扫描线Y的扫描信号读取来自相应信号线X的视频信号Vpix，并将其施加到相应像素电极PE上。驱动扫描线Y1到Ym的扫描线驱动电路103和驱动信号线X1到Xn的信号线驱动电路104设置在玻璃基底上的显示区域DS的外侧。像素开关元件111为控制电路，如结合前述实施例进行描述的，由硅薄膜晶体管组成，并具有例如n沟道多晶或单晶硅层。
每个扫描线驱动电路103和信号线驱动电路104由硅薄膜晶体管组成，与像素开关元件111的薄膜晶体管相似，如同结合上述实施例所描述的，该硅薄膜晶体管具有形成在阵列基底AR上的多个多晶或单晶沟道区域或基本上是单晶的区域。相对的基底CT具有透明玻璃基底，单个相对电极或公共电极CE形成在玻璃基底内表面上，该电极设置为与多个像素电极PE相对并固定到公共电压Vcom，和一个未示出的彩色滤波器。
液晶控制器102接收例如视频信号和从外部供给的同步信号，并产生正常显示模式的像素视频信号Vpix，垂直扫描控制信号YCT以及水平扫描控制信号XCT。该垂直扫描控制信号YCT包括例如垂直启动脉冲，垂直时钟信号，输出使能信号ENAB等，所述垂直扫描控制信号提供给扫描线驱动电路103。水平扫描信号XCT包括水平启动脉冲，水平时钟信号，多个反相信号(reversal signal)等，并和视频信号Vpix一起供给信号线驱动电路104。
扫描线驱动电路103由移位寄存器组成，并由垂直扫描控制信号YCT进行控制以在每个垂直扫描(帧)期间将扫描信号顺次提供到扫描线Y1到Ym，所述控制信号用于开启像素开关元件111。该电路103的移位寄存器通过移位与垂直时钟信号同步的每个垂直扫描周期所提供的垂直启动脉冲，来选择多个扫描线Y1到Ym的一个，并参考该输出使能信号ENAB输出该扫描信号到所选择的扫描线上。输出使能信号ENAB维持在高电平以使在垂直扫描(帧)周期的有效扫描期间内可以输出该扫描信号，而且该输出使能信号ENAB维持在低电平，以在垂直扫描周期中除有效扫描周期以外的垂直空白周期内禁止该扫描信号的输出。
信号线驱动电路104具有移位寄存器和采样输出电路，并以如下方式被水平扫描控制信号控制，它将在一个水平扫描周期(H)内输入的一个视频信号进行串行/并行转换，其中每个扫描线Y由扫描信号驱动，并将作为像素显示信号进行采样的模拟视频信号Vpix提供给每个信号线X1到Xn。
公共电极CE设定在公共电压Vcom上，如图17所示。在正常显示模式下，在每个水平扫描周期(H)中公共电压Vcom的电平从0V和5V中的一个反转到另一个，并且在静止图像显示模式下，在每个帧周期(F)中又从0V和5V中的一个反转回另一个。此外，在正常显示模式中，除了象本实施例这样与每个水平扫描周期(H)一致地将公共电压Vcom的电平反转，公共电压Vcom的电平例如可在每两个H或每个帧周期(F)内进行反转。
极性反转信号与公共电压Vcom的电平反转同步地提供给信号线驱动电路104。信号线驱动电路104以如下的方式响应于极性反转信号来进行电平反转并输出结果，即正常显示模式中具有0V到5V的幅值的视频信号Vpix具有相对公共电压Vcom为相反的极性，并且在输出用于静止图像显示模式中的静止图像的在程度上被限制的视频信号后停止操作。
该液晶显示板100的液晶层LQ“正常状态下为白色”，其中，例如，相对于设置到公共电极CE上的0V公共电压Vcom，通过将5V的视频信号Vpix施加到像素电极PE上而进行黑屏显示。如上所述，采取了H公共反相驱动，其中视频信号Vpix和公共电压Vcom之间的电压关系于正常显示模式中每个水平扫描周期(H)一致地交替反转，并且采用了帧反转驱动，其中根据静止图像显示模式中的每一帧进行交替反转。
显示屏由多个显示像素PX构成。每个显示像素PX包括像素电极PE、相对的电极CE和保持在该两电极之间的液晶层LQ的液晶材料。此外，多个静态存储器部分113和多个连接控制部分114相对多个显示像素PX进行设置。如图17所示，像素电极PE连接像素开关元件111，该像素开关元件111选择性的读取该信号线X上的视频信号Vpix，并进一步容性连接到电压设定为Vcs的辅助电容线，电压Vcs例如等于公共电极CE的公共电压Vcom。像素电极PE和相对电极CE通过液晶材料构成液晶电容，像素电极PE和辅助电容线构成不采用该液晶材料的与所述液晶容量并连的辅助电容112。
当被来自扫描线Y的扫描信号进行驱动时，像素开关元件111将信号线X上的视频信号Vpix施加到显示像素PX。辅助电容112具有比液晶电容足够大的电容值，并由施加到显示像素PX的视频信号Vpix进行充/放电。当辅助电容112通过充/放电保持视频信号Vpix时，在该像素开关元件111进入非导电状态的情况下，该视频信号Vpix补偿保持在液晶电容中的电压上的波动，因此维持了像素电极PE和相对电极CE之间的电压差。
每个静态存储器部分113具有由结合前述实施例进行描述的p沟道薄膜晶体管Q1，Q3和Q5及n沟道薄膜晶体管Q2，Q4，并保持从像素开关元件111施加到显示像素PX上的视频信号。每个连接控制部分114具有n沟道薄膜晶体管Q6和Q7，并用作极性控制电路，其不仅控制显示像素PX和静态存储器部分113之间的电连接，还控制在静态存储器部分113中保持的视频信号的输出极性。
薄膜晶体管Q1和Q2构成第一反相电路INVV1，该第一反相电路INV1在处于电源端电压Vdd(＝5V)和电源端电压Vsss(＝0V)之间的电源电压下工作，薄膜晶体管Q3和Q4构成第二反相电路INV2，该第二反相电路NV2在处于电源端电压Vdd和Vss之间的电源电压下工作。第一反相电路INV1的输出端通过由扫描线Y控制的薄膜晶体管Q5连接反相电路INV2，第二反相电路INV2的输出端连接第一反相电路INV1的输入端。在通过来自扫描线Y的扫描信号的升高而将薄膜晶体管Q5开启的帧周期中薄膜晶体管Q5不进入到导电状态，但在该帧之后的帧周期中进入到导电状态。结果，薄膜晶体管Q5维持在非导电状态至少直到像素开关元件111读取视频信号Vpix。
薄膜晶体管Q6和Q7分别由极性控制信号POL1和POL2进行控制，根据例如静止图像显示模式中的每一帧，该极性控制信号POL1和POL2交替设定为高电平。薄膜晶体管Q6连接在像素电极PE和第二反相电路INV2的输入端之间，并通过薄膜晶体管Q5连接第一反相电路INV1的输出端。薄膜晶体管Q7连接在像素电极PE和反相电路INV1的输入端，并连接到反相电路INV2的输出端。
该液晶显示装置为驱动电路集成型，其中液晶控制器102、扫描线驱动电路103、信号线驱动电路104、静态存储器部分113和连接控制部分114设置在与像素开关元件111相同的阵列基底AR上。这里，扫描线驱动电路103、信号线驱动电路104、静态存储器部分113和连接控制部分114能以在结合前述实施例描述的处理中一起形成。因此，生产率可与液晶显示装置的性能可以一起改进。此外，由于提供了每个静态存储器部分113，从而能得到保持供给显示像素PX的视频信号的功能。在静止图像显示模式中，由于视频信号从静态存储器部分113供给到显示像素PX，通过在这种状态中暂停扫描线驱动电路103和信号线驱动电路104，整个显示装置的功率消耗能够减小。
尽管已经给出关于本发明应用到液晶显示装置的实施例的说明，该液晶显示装置为前述实施例中的显示装置的一个例子，也可使用其他平面显示如EL显示装置。
如上所述，根据本发明，可得到这样的结晶半导体薄膜或层，其中颗粒尺寸大，晶粒形成位置以良好的顺序设置，及晶面取向相互对齐。该技术能实现高性能电路结构。

Claims (24)

1、一种用于形成结晶半导体层的方法，其特征在于，包括：
制备其中形成至少一个种晶的非单晶半导体层；以及
用能量射线照射其中形成有种晶的非单晶半导体层，以使晶体在非单晶半导体层中从种晶进行横向增长，
其中通过将具有能量射线的最小强度值的区域定位在种晶的至少一部分上而进行能量射线的照射，能量射线具有这样的结构，在照射表面中具有能量射线的最大强度值的区域连续减小到具有最小强度值的区域。
2、根据权利要求1所述的形成结晶半导体层的方法，其特征在于能量射线的最小强度值具有使种晶不熔化的照射强度。
3、根据权利要求1或2所述的形成结晶半导体层的方法，其特征在于能量射线的最大强度值为使非单晶半导体层熔化的强度。
4、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于非单晶半导体层为非晶半导体层或多晶半导体层。
5、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于能量射线为受激准分子激光光束。
6、根据权利要求5所述的形成结晶半导体层的方法，其特征在于受激准分子激光光束为脉冲激光光束。
7、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于通过使用能量射线扫描非单晶半导体层形成种晶。
8、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于至少一个种晶为多个点状种晶或至少一个丝状种晶，其中所述多个点状种晶沿所述非单晶半导体层互相分开。
9、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于通过光空间调节元件施加这样的能量射线，其中具有该能量射线的最大强度值的区域连续减小到具有最小值强度的区域。
10、根据权利要求9所述的形成结晶半导体层的方法，其特征在于光空间调节元件具有移相器。
11、根据权利要求10所述的形成结晶半导体层的方法，其特征在于移相器具有包括相互邻接的至少一个厚部和一个薄部种晶的透明体。
12、根据权利要求11所述的形成结晶半导体层的方法，进一步包括设置在每个厚部和薄部上的半透明部分，并具有透明部分。
13、根据权利要求10所述的形成结晶半导体层的方法，其特征在于移相器具有透明体，该透明体包括至少一个厚部，一个薄部种晶，以及由厚壁部分和薄壁部分之间的台阶部分形成的相移部分，能量射线的透射率限制装置设置在该透明体的至少一个表面上。
14、根据权利要求13所述的形成结晶半导体层的方法，其特征在于将透射率限制装置设置在该透明体的每个厚部和薄壁部分，但不设置在相移部分。
15、根据权利要求13所述的形成结晶半导体层的方法，其特征在于将能量射线的透射率限制装置设置在包括相移部分的厚部和薄部种晶上。
16、根据权利要求13所述的形成结晶半导体层的方法，其特征在于非单晶半导体层由非单晶硅形成，通过透射率限制装置传输的能量射线的强度比通过相移部分传输的能量射线强度低，并用于结晶非单晶硅。
17、根据权利要求13所述的形成结晶半导体层的方法，其特征在于进行第一次结晶处理和第二次结晶处理，第一次结晶处理中通过未形成透射率限制装置的移相器的能量射线的强度比结晶非单晶硅所需的能量高，第二次结晶处理中通过相移部分的最小强度比用于熔化结晶硅的强度低，并比用于熔化非单晶硅的强度高。
18、根据前述任意一个权利要求所述的形成结晶半导体层的方法，其特征在于制备非单晶半导体层包括：
在绝缘基底上形成结晶半导体层的步骤；
在结晶半导体层和绝缘基底上形成非单晶半导体层的步骤；以及
去掉结晶半导体上的非单晶半导体层的上部的步骤，
其中结晶半导体层成为种晶。
19、根据权利要求1到17的任意一个权利要求所述的形成结晶半导体层的方法，其特征在于制备非单晶半导体层包括：
在绝缘基底上形成非单晶半导体层的步骤；以及
通过用能量射线照射非单晶半导体层的一部分而在非单晶半导体层中形成种晶的步骤。
20、一种形成结晶半导体层的方法，其特征在于包括：
在基底上形成非单晶半导体层；
通过用能量射线照射非单晶半导体层在非单晶半导体层中形成至少一个种晶，在照射表面上能量射线的照射强度具有最大值的区域连续减小到其具有最小值的区域；以及
通过相对于照射能量射线移动所述基底，将具有最小值的能量射线照射强度的区域定位到种晶上，并施加该能量射线，而使晶粒从非单晶半导体层中的种晶横向增长，在照射表面上具有最大值的能量射线的照射强度连续减小到具有最小值的区域。
21、一种制造半导体设备的方法，其特征在于包括：
制备其中形成至少一个种晶的非单晶半导体层；
通过用能量射线照射到具有种晶形成在其中的非单晶半导体层而使结晶晶体增长区域在非单晶半导体层中从种晶横向增长，在照射表面上能量射线的照射强度具有最大值的区域连续减小到具有最小值的区域上，同时将照射强度具有最小值的区域定位到种晶上；以及
在晶体增长区域中形成至少一个沟道部分，半导体设备的载流子通过该沟道部分迁移。
22、一种制造半导体设备的方法，其特征在于包括：
制备其中形成至少一个种晶的非单晶半导体层；
通过用能量射线照射其中形成有种晶的非单晶半导体层而使在非单晶半导体层中结晶晶体增长区域从种晶横向增长，其中在照射表面上能量射线的照射强度具有最大值的区域连续减小到具有最小值的区域上，同时将照射强度具有最小值的区域定位到所述种晶上；以及
在晶体增长区域内形成CMOS晶体管的n沟道部分和p沟道部分。
23、一种用于形成结晶半导体层的装置，其特征在于包括：
移动台，其支撑事先在其中形成至少一个种晶的非单晶半导体层；
能量射线源，其向非单晶半导体层发射能量射线；
移相器，其设置在该移动台和能量射线源之间，并使从能量射线源发射的能量射线具有一种光强分布，在该光强分布中能量射线的照射强度具有最大值的区域连续减小到具有最小值的区域；以及
用于通过移动该移动台而将移相器的能量射线照射强度具有最小值的区域定位到种晶上的装置，
其中非单晶半导体层用具有所述光强分布的能量射线进行照射，从而晶体从种晶横向增长。
24、一种具有控制电路的显示装置的制造方法，其中控制电路对显示部分进行显示控制，其特征在于包括：
至少在基底上的控制电路形成区域中形成非单晶半导体层；
在非单晶半导体层中形成至少一个种晶；
通过用能量射线照射而使非单晶半导体层结晶，该能量射线具有这样的结构，能量射线的照射强度具有最大值的区域连续减小到该照射强度具有最小值的区域，同时将照射强度具有最小值的区域定位到种晶上；以及
以至少沟道区形成在结晶区的方式形成控制电路。
CNB2004100552018A 2003-06-03 2004-06-03 形成结晶半导体层的方法和装置及制造半导体装置的方法 Expired - Fee Related CN100365763C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003158136A JP2004363241A (ja) 2003-06-03 2003-06-03 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
JP158136/2003 2003-06-03

Publications (2)

Publication Number Publication Date
CN1574216A true CN1574216A (zh) 2005-02-02
CN100365763C CN100365763C (zh) 2008-01-30

Family

ID=34051650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100552018A Expired - Fee Related CN100365763C (zh) 2003-06-03 2004-06-03 形成结晶半导体层的方法和装置及制造半导体装置的方法

Country Status (5)

Country Link
US (2) US6987035B2 (zh)
JP (1) JP2004363241A (zh)
KR (1) KR101037840B1 (zh)
CN (1) CN100365763C (zh)
TW (1) TW200503065A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129140A (ko) * 2018-03-06 2020-11-17 코닝 인코포레이티드 기판 두께를 제어하기 위한 장치 및 방법
CN112216603A (zh) * 2019-07-10 2021-01-12 创能动力科技有限公司 用于晶片的激光处理方法及半导体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060021977A1 (en) * 2004-07-30 2006-02-02 Menegus Harry E Process and apparatus for scoring a brittle material incorporating moving optical assembly
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
US20060105533A1 (en) * 2004-11-16 2006-05-18 Chong Yung F Method for engineering hybrid orientation/material semiconductor substrate
JP4607669B2 (ja) * 2005-06-06 2011-01-05 株式会社 液晶先端技術開発センター レーザアニール用位相シフタ及びレーザアニール装置
TWI260747B (en) * 2005-08-24 2006-08-21 Quanta Display Inc A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
KR100713895B1 (ko) * 2006-04-06 2007-05-04 비오이 하이디스 테크놀로지 주식회사 다결정막의 형성방법
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
TWI479660B (zh) 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
JP5227552B2 (ja) * 2006-08-31 2013-07-03 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに半導体装置
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
CN105304494B (zh) * 2014-07-25 2019-06-28 Imec 非营利协会 一种形成nmos晶体管装置的锗通道层、nmos晶体管装置和cmos装置的方法
KR102467462B1 (ko) * 2017-12-05 2022-11-16 삼성디스플레이 주식회사 레이저 결정화 장치
JP7114708B2 (ja) * 2018-06-27 2022-08-08 ギガフォトン株式会社 レーザ加工装置、レーザ加工システム、及びレーザ加工方法
KR20230085954A (ko) 2018-10-19 2023-06-14 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
CN111092015A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 半导体制造方法与半导体层
JPWO2020230317A1 (zh) * 2019-05-16 2020-11-19

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2929660B2 (ja) * 1990-04-11 1999-08-03 セイコーエプソン株式会社 半導体装置の製造方法
US5691115A (en) * 1992-06-10 1997-11-25 Hitachi, Ltd. Exposure method, aligner, and method of manufacturing semiconductor integrated circuit devices
JP3180481B2 (ja) * 1992-11-24 2001-06-25 日新電機株式会社 薄膜トランジスタ用単結晶シリコン層の形成方法
JP3315738B2 (ja) * 1992-12-03 2002-08-19 株式会社東芝 レーザアニール方法及び液晶表示装置の製造方法
TW281786B (zh) * 1993-05-26 1996-07-21 Handotai Energy Kenkyusho Kk
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
JP2000082669A (ja) 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP2001127301A (ja) 1999-10-27 2001-05-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2001267240A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置の製造方法
JP4145003B2 (ja) * 2000-07-14 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP3973849B2 (ja) * 2001-03-09 2007-09-12 住友重機械工業株式会社 レーザアニール方法
JP2003086604A (ja) 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129140A (ko) * 2018-03-06 2020-11-17 코닝 인코포레이티드 기판 두께를 제어하기 위한 장치 및 방법
US20210053858A1 (en) * 2018-03-06 2021-02-25 Corning Incorporated Apparatus and method for controlling substrate thickness
KR102670445B1 (ko) 2018-03-06 2024-05-30 코닝 인코포레이티드 기판 두께를 제어하기 위한 장치 및 방법
CN112216603A (zh) * 2019-07-10 2021-01-12 创能动力科技有限公司 用于晶片的激光处理方法及半导体装置

Also Published As

Publication number Publication date
US20060040436A1 (en) 2006-02-23
CN100365763C (zh) 2008-01-30
KR101037840B1 (ko) 2011-05-31
KR20040104430A (ko) 2004-12-10
JP2004363241A (ja) 2004-12-24
US20050014315A1 (en) 2005-01-20
US6987035B2 (en) 2006-01-17
TW200503065A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN1240884C (zh) 非晶硅结晶法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
TWI352392B (en) Systems and methods for optimizing the crystalliza
US7816196B2 (en) Laser mask and crystallization method using the same
CN1534725A (zh) 单晶硅膜的制造方法
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
CN1111816A (zh) 半导体装置的制造方法及所用设备
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1683995A (zh) 激光掩模以及使用该激光掩模的结晶方法
JP4405902B2 (ja) レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN1716529A (zh) 结晶方法及其装置
CN1955786A (zh) 相位调制元件及其制造方法、结晶化装置及结晶化方法
CN101038867A (zh) 结晶半导体薄膜的方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN101038868A (zh) 结晶半导体薄膜的方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
TWI457989B (zh) 結晶半導體膜的製造方法
CN1848365A (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN100340911C (zh) 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法
CN1637484A (zh) 连续横向结晶装置和使用它结晶硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHARP CO., LTD.

Free format text: FORMER OWNER: CO., LTD LCD ADVANCED TECHNOLOGY DEVELOPMENT CENTER

Effective date: 20100409

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN COUNTY TO: OSAKA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100409

Address after: Osaka

Patentee after: Sharp Corporation

Address before: Kanagawa

Patentee before: Liguid Crystal Advanced Technology Development Center K. K.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20130603