JP4607669B2 - レーザアニール用位相シフタ及びレーザアニール装置 - Google Patents

レーザアニール用位相シフタ及びレーザアニール装置 Download PDF

Info

Publication number
JP4607669B2
JP4607669B2 JP2005165476A JP2005165476A JP4607669B2 JP 4607669 B2 JP4607669 B2 JP 4607669B2 JP 2005165476 A JP2005165476 A JP 2005165476A JP 2005165476 A JP2005165476 A JP 2005165476A JP 4607669 B2 JP4607669 B2 JP 4607669B2
Authority
JP
Japan
Prior art keywords
projector
laser
phase shifter
light
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005165476A
Other languages
English (en)
Other versions
JP2006339582A (ja
Inventor
正之 十文字
Original Assignee
株式会社 液晶先端技術開発センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 液晶先端技術開発センター filed Critical 株式会社 液晶先端技術開発センター
Priority to JP2005165476A priority Critical patent/JP4607669B2/ja
Priority to US11/276,992 priority patent/US7575834B2/en
Priority to TW095114595A priority patent/TW200644093A/zh
Priority to CNA2006100918127A priority patent/CN1877433A/zh
Priority to KR1020060049790A priority patent/KR20060127757A/ko
Publication of JP2006339582A publication Critical patent/JP2006339582A/ja
Priority to US12/469,345 priority patent/US7833349B2/en
Application granted granted Critical
Publication of JP4607669B2 publication Critical patent/JP4607669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/48—Protective coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing

Description

本発明は、互いに位相が異なるレーザ光の干渉を利用して、被処理基板上に所定の強度分布を有する光束を照射する際に使用される位相シフタに係る。この位相シフタは、例えば、被処理基板上に薄膜トランジスタを形成する際に、被基板表面の特定領域において結晶粒を成長させるために行われるレーザアニールの際に使用される。
アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置などのような表示装置では、各画素を個別に駆動するために、ガラスやプラスチック等の絶縁基板上に多数の薄膜トランジスタ（以下、ＴＦＴと呼ぶ）が形成される。ＴＦＴのソース、ドレイン、チャネル領域に用いられる非晶質シリコン（ａ−Ｓｉ）膜は、形成温度が低く、気相法で比較的容易に形成することが可能であり、量産性にも富むため、ＴＦＴを形成するための半導体薄膜として一般的に用いられている。
しかし、非晶質シリコン膜は、導電率等の物性が多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜に比べて劣るという欠点があるため（ａ−Ｓｉの移動度はｐｏｌｙ−Ｓｉのそれに比べて２桁以上低い）、今後、ＴＦＴの動作速度を高速化を図るためには、多結晶シリコン膜にＴＦＴのソース、ドレイン、チャネル領域を形成する方法を確立する必要がある。
現状では、多結晶シリコン膜を形成する方法として、例えば、エキシマレーザを用いたアニール法（Excimer Laser Annealing；以下、ＥＬＡ法と呼ぶ）が用いられている。ＥＬＡ法は、レーザ光の平均強度（フルエンス）を変化させることで、多結晶シリコンの形成以外にもさまざまなプロセスに適応可能である。例えば、加熱の作用のみとなるレーザ光の強度とすれば、ＴＦＴを作る上で必要な不純物活性化工程に用いることができる。また、レーザ光の強度を極端に上げれば、急激な温度上昇を引き起こすため、ＴＦＴにおける膜の除去に利用することもできる。なお、これらの現象の利用は、ＴＦＴに限定されるのみでなく、広く半導体プロセスに適用できるものである。
このＥＬＡ方法は、汎用ガラス基板が使用可能な温度範囲（即ち、室温から５００℃程度まで）で実施することができる（非特許文献１）。ＥＬＡ法では、例えば、基板上に非晶質シリコン膜を所定の厚さ（例えば、５０ｎｍ程度）に堆積した後、この非晶質シリコン膜にクリプトン弗素（ＫｒＦ）エキシマレーザ光（波長２４８ｎｍ）やキセノン塩素（ＸｅＣｌ）エキシマレーザ光（波長３０８ｎｍ）などを照射して、局所的に非晶質シリコン膜を溶融し再結晶化させて、平均粒径０．１〜０．２μｍ程度を持つ多結晶シリコン膜に変える。
液晶表示装置や有機ＥＬ表示装置などの表示装置において、その動作速度の高速化や高性能化を実現するためには、多結晶シリコン膜では実現が困難であることが明らかになってきた。その理由は、多結晶シリコンを用いてＴＦＴを作った場合、活性層に存在する多数の結晶粒界が、ＴＦＴのしきい値電圧Ｖｔｈのばらつきを著しく増大させ、動作特性を大幅に低下させるからである。このため、各ＴＦＴの活性層の結晶粒界を制御したり、結晶粒径をＴＦＴのサイズより十分に大きくかつ位置を制御して結晶粒界を排除したりすることが要望されている。
本願発明者らは、結晶粒径をＴＦＴのサイズより十分に大きくかつ位置を制御してＴＦＴの活性層から結晶粒界を排除する方法を研究している。この方法では、レーザ光が非晶質シリコン膜に照射される光路の途中に、レーザ光の位相を変調させる光学素子（以下、位相シフタと呼ぶ）を挿入して、非晶質シリコン膜上でのレーザ光の光強度分布（平面像）を適切な形状に調整することによって、大粒径化（ラテラル結晶成長）を実現している。その結果、２〜７ミクロン程度の大きな粒径のシリコン単結晶を、位置制御してラテラル結晶成長させることができる技術を開発した。更に、所望する粒径の結晶化を安定して行うためには、非晶質シリコン膜に照射される、サブミクロンレベルの微小領域におけるレーザ光の光強度分布（平面像）が、大粒径で且つ位置制御された結晶化に極めて重要であることが判った。
結晶粒の成長には被処理基板の表面での光の強度勾配が重要なファクターであるので、光強度分布を形成するための位相シフタの断面構造及び表面状態が重要である。ところで、位相シフタの凹凸面には、パーティクル（ごみ）が付着しやすい。これは、一般に位相シフタがガラスなどの絶縁体で作られているため、静電気が頻繁に発生し、その結果、雰囲気中のパーティクルを引き寄せてしまうためである。
付着したパーティクルがレーザ光を遮光したり、位相情報を乱したりするために、以下のような問題が発生している。即ち、パーティクルによって光強度分布が乱れるため、意図しない光強度分布の低下や上昇が発生し、その結果、位置制御されたラテラル結晶成長が阻害される。また、高エネルギーレーザ照射によってパーティクルが位相シフタの表面に焼き付き、位相シフタの寿命の低下を招く。パーティクル除去のための装置上の工夫（例えば、エアーをマスク面に吹き付けるなど）も考えられるが、静電気で付着したパーティクルは、容易に除去することができない。
松村，表面科学 Vol.21, No.5, pp.278-287, 2000
本発明は、以上のような従来のレーザアニール用の位相シフタの問題点に鑑み成されたものであり、本発明の目的は、パーティクルが付着しにくく、且つ、パーティクルが付着した場合にも、その影響を軽微なものに止めることが可能なレーザアニール用の位相シフタを提供することにある。
本発明のレーザアニール用位相シフタは、
レーザアニールの際に、被処理面上に規則的な強度分布を有する光束を照射するためのレーザアニール用位相シフタであって、
使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
第一の投光体の上に設けられた配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、
第二の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率を有する第三の投光体と、を備え、
第一の投光体と第二の投光体の間の界面及び第二の投光体と第三の投光体の間の界面の少なくも一方に、形成された微細な段差部と、
前記第一の投光体および前記第三の投光体の側部であって第一の投光体および前記第三の投光体間にパーティクルが入らないように設けられたスペーサと、
を具備してなることを特徴とする。
本発明のレーザアニール用位相シフタによれば、段差部内を通過するレーザ光の光路長と段差部外（即ち、基準面）を通過するレーザ光の光路長の間に、段差の高さ（あるいは深さ）に第一の屈折率と第二の屈折率の差を乗じた値に対応する光路差が発生する。それにより、段差部内を通過したレーザ光と段差部外を通過したレーザ光の間に位相差が生じ、そのような位相差を有するレーザ光が、被処理面上で互いに干渉することによって、被処理面上での光の強度に分布が生ずる。
従って、本発明のレーザアニール用位相シフタを用いて、被処理面上に規則的な強度分布を有する光を照射することができる。これによって、被処理面を構成している薄膜が溶融し次いで再結晶する際の温度分布パターンを調整すれば、被処理面上での結晶核の発生及び結晶粒の成長を制御することができる。
例えば、前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は不活性ガスで構成される。
あるいは、前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は多孔質シリカで構成される。
その場合、好ましくは、前記レーザアニール用位相シフタは、使用されるレーザ光の波長において、８０％以上の透過率を持つ。
好ましくは、互いに近接する二つの界面の間でのレーザ光の干渉を防止するため、前記第二層の厚さｄを、次の式を満足するように設定する：
ｄ≧λ２／Δλ
但し、λは前記レーザ光の波長、Δλは発振スペクトル幅である。
なお、上記のようにレーザアニール用位相シフタを三つの層で構成する代わりに、二つの層で構成することもできる。
その場合、本発明のレーザアニール用位相シフタは、
使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
第一の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、を備え、
第一の投光体と第二の投光体の間の界面に微細な段差部により二次元のパターンが形成され、それにより、段差部内を通過したレーザ光と段差部外を通過したレーザ光との間に位相差が生ずるように構成されていることを特徴とする。
この場合にも、好ましくは、前記レーザアニール用位相シフタは、使用されるレーザ光の波長において、８０％以上の透過率を持つ。
また、本発明のレーザアニール装置は、規則的な光強度分布を有する光束を半導体薄膜に照射して、その半導体薄膜を結晶化するレーザアニール装置であって、
レーザ光源と、
レーザ光源から発射されたレーザ光を焦点に収束させる照明光学系と、
照明光学系の焦点に配置された位相シフタと、
位相シフタと半導体薄膜の間に配置された結像光学系と、を備える。
この位相シフタとして、上記いずれかの断面構造を備えたレーザアニール用位相シフタが使用される。
本発明のレーザアニール用位相シフタによれば、パーティクルによる光強度分布の乱れが無くなる。その結果、意図しない光強度分布の低下や上昇が抑制され、安定した位置制御結晶成長が達成できる。また、高エネルギーレーザ照射によってパーティクルが光学素子表面に焼きつくといった問題もなくなる。
図１に、本発明に基づくレーザアニール用位相シフタの断面構造の概略を示す。図中、１は第一の投光体、２は第二の投光体、３は第三の投光体を表す。
第一の投光体１及び第三の投光体３は、例えば石英ガラスで作られている。第一の投光体１の表面には、微細な溝５（段差部）により二次元のパターンが形成されている。同様に、第三の投光体３の表面にも、微細な溝６（段差部）により二次元のパターンが形成されている。第一の投光体１と第三の投光体３は、溝５、６が形成された面を互いに対向させた状態で、第二の投光体２を間に挟んで配置されている。第一の投光体１と第三の投光体３は、それらの周縁部においてスペーサ４を用いて、オプティカルコンタクトによって張り合わされている。この例では、第二の投光体２は、第一の投光体１と第三の投光体３の間に封入された不活性ガスによって構成されている。このスペーサ４は表面を鏡面研磨しており、アルミ、クロム、ステンレスなどの金属製のものでもよいし、石英やガラスでもよいが、できる限り位相シフタと同等の熱膨張係数を持つものが好ましい。これは、強いレーザ光透過に伴う加熱によって生じる、位相シフタの破損を防ぐためである。また各層とスペーサ４の接着は、オプティカルコンタクト（鏡面研磨による圧着接着）が望ましい。しかし、場合によってはシリコーンオイルなどによる接着、エポキシ剤による接着などを用いることができるが、この場合は、接着面が光路に暴露されないように注意する必要がある。
また、第二の投光体２は、レーザ光の強度によっては、不活性ガス（Ｎ２，Ｈｅ，Ｎｅなど）ではなく清浄な空気を用いても良い。
図１に示したような各投光体１〜３に対して垂直な断面において、第一の投光体１の表面の溝５と第三の投光体３の表面の溝６の配置及び断面形状は、これら二つの層の中央にある対称面を挟んで、互いに鏡面対称の関係にある。
なお、この例では、第一の投光体１と第三の投光体３の間の間隔ｄ（溝５、６の底部分での値）は、投影レンズの性能を考慮して本実施例では６０μｍに設計されている。このように、第一の投光体１と第三の投光体３の間に間隔を設ける理由は、この間隔が狭過ぎると、レーザ光が間隙を通過する際に干渉が生じるからである。このような干渉は、上記の間隔ｄを、次の式を満足するように設定することにより、防止することができる：
ｄ≧λ2／Δλ
但し、λはレーザ光の波長、Δλはレーザ光の発振スペクトル幅である。なお、このようなレーザ光の干渉の問題に関しては、後に詳しく説明する。
図２に、本発明に基づくレーザアニール用位相シフタの断面構造の他の例を示す。なお、各層の断面形状は、先に図１に示した例と同一である。
この例では、第一の投光体１及び第三の投光体３は石英ガラスで構成され、第二の投光体２ｂは、多孔質シリカ（例えば、米国エアロジェル社製、商品名「シリカエアロジェル」）で構成されている。この多孔質シリカは、光の屈折率が１．０１〜１．０６と、空気に極めて近い屈折率を有し、第一の投光体１及び第三の投光体３を構成している石英ガラス（屈折率：１．４５）に対して、十分な差を有している。更に、この多孔質シリカは、ＫｒＦエキシマレーザから発せられるレーザ光（波長：２４８ｎｍ）に対する透過率が、80％程度と比較的高く、位相シフタを通過する際のレーザ光の減衰を小さく抑えことができる。
この位相シフタは、第一の投光体１と第三の投光体３の間にこの多孔質シリカを挟み、プレス荷重を加え、次いで、この実施形態では、第一の投光体１と第三の投光体３の側部例えば図示しない周囲は、第一の投光体１と第三の投光体３間にパーティクルが入らないようにスペーサ例えば接着剤によって封止して作製される。上記パーティクルとしては、被処理基板３０へのレーザ光の照射により被処理基板３０からアブレーションが発生したとき、この異物が散乱して入射することも考えられる。
図３に、本発明に基づくレーザアニール用位相シフタの断面構造の更に他の例を示す。この例は、先に図１に示した例の変形形態である。この例では、第三の投光体３ｃは、石英ガラスの平板で構成され、第二の投光体２ｃと第三の投光体３ｃの界面６ｃには、微細な段差部による二次元のパターンが形成されていない（無断差の平面である）。その他の点に関しては、先に図１に示した例と同様である。
図４に、本発明に基づくレーザアニール用位相シフタの断面構造の更に他の例を示す。この例では、位相シフタは、二つの投光体、即ち第一の投光体１１と第二の投光体１２から構成され、二つの投光体１１、１２の間の界面に、微細な溝１５により二次元のパターンが形成されている。
この例では、第一の投光体１１は、石英ガラスで構成され、第二の投光体１２は、前述の多孔質シリカであり、プレス荷重を加え、次いで、ここでは図示しない周囲を接着剤によって封止して作製される。
図５に、本発明のレーザアニール用位相シフタを用いて、半導体薄膜を結晶化する際に用いられるレーザアニール装置の概要を示す。
図中、３１は被アニール体例えば半導体薄膜、４０はアニール用光源例えばレーザ光源、４１は照明光学系、４５は位相シフタ、４６は結像光学系を表す。
被処理基板３０の表面には、半導体薄膜３１が堆積されている。被処理基板３０は、基板ステージ３２の上に保持されている。照明光学系４１は、アッテネータ４２及びホモジナイザ４３を備えている。結像光学系４６は、第一コンデンサレンズ４７、絞り４８及び第二コンデンサレンズ４９を備えている。
レーザ光源４０（例えば、ＫｒＦエキシマレーザ）から発射されたレーザ光は、アッテネータ４２でその強度（レーザフルエンス）が調節され、ホモジナイザ４３で強度の二次元的な分布が均一化された後、位相シフタ４５に入射する。位相シフタ４５の段差が形成された面は、照明光学系４１の焦点の位置に配置されている。位相シフタ４５を通って位相変調されたレーザ光は、結像光学系４６を通って、被処理基板３０に入射する。被処理基板３０の表面の半導体薄膜３１は、結像光学系４６の焦点の位置に配置されている。
なお、ホモジナイザ４３の構成については、第一のフライアイレンズを用いて１つのレーザ光を複数に分割した後、第二のフライアイレンズを用いてレーザ光を重ね合わせることにより均一な光強度を形成する方式が、一般的に採用されている。
結像光学系４６は、位相シフタ４５を通過した光を、被処理基板５０の表面に縮小して結像させる。位相シフタ４５によって形成された光強度分布のパターンは、結像光学系４６により二次元的に縮小され、被処理基板３０の表面に投影される。結像光学系４６による縮小倍率は、例えば１／５倍である。このようにして、被処理基板３０の表面の半導体薄膜３１を、所定の光強度分布パターンを有するレーザ光を用いて溶融し次いで凝固させることにより、結晶化することができる。
次に、先に図１〜３に示した断面構造の位相シフタにおけるレーザ光の干渉の問題について説明する。
レーザの空間コヒーレンシは、レーザの波長をλ、レーザ波長の半値幅（ＦＷＨＭ）をΔλするとき、λ２／Δλで定義され、空間の厚さがこの値よりも狭い場合に干渉を生じる。従って、図１〜３に示したような、中間層（第二の投光体２、２ｂ、２ｃ）を有する位相シフタの場合、第一の投光体１と第三の投光体３の間の間隔をｄとすると、ｄ≧λ２／Δλである必要がある。
これを確認するため、図３に示した断面構造を備えた位相シフタと、図５に示したレーザアニール装置を用いて実験を行った。この実験で、レーザ光源６０には、ＫｒＦエキシマレーザを使用した。このレーザの波長を測定したところ、０．２４８μｍであった。また、Δλは、約０．０００７μｍであった。従って、コヒーレンス長は約８７．９μｍであった。この値が妥当であるかを検証するため、ｄ（図３）を３０μｍ及び１１０μｍに設定した位相シフタを用いて、レーザアニールによる半導体薄膜の結晶化を行った。
レーザ光のフルエンスは、約７００ｍＪ／ｃｍ２とした。また、位相シフタの第一の投光体１と第二の投光体２ｃの界面及び第二の投光体２ｃと第三の投光体２ｃの界面は、いずれも、結像光学系の焦点深度（ＤＯＦ）の範囲内にあることを確認した。
レーザアニール後の被処理基板の表面を観察したところ、ｄ＝１１０μｍとした位相シフタを用いてレーザアニールを行った被処理基板３０では、図６の模式図に示すように、光学顕微鏡による暗視野像写真に細かい規則的な縞状のパタ−ンが観察された。この縞状のパタ−ンは、位相シフタの段差のパターンに対応して結晶化された領域（黒い帯状の部分）により構成されている。また、間隙内でのレーザ光の干渉に起因すると考えられる異常は認められなかった。
これに対して、ｄ＝３０μｍとした位相シフタを用いてレーザアニールを行った被処理基板３０では、図７の模式図に示すように、光学顕微鏡による暗視野像写真に、前の例と同様の縞状のパタ−ンに加えて、このパタ−ンに対して約７５度で交差する状態で、ピッチ約１２０μｍの粗い縞状のパタ−ンが観察された。この第二の縞状のパタ−ンは、結晶化状態の異なる領域により構成され、干渉縞に対応するものである。
本発明に基づくレーザアニール用位相シフタの断面構造の一例を示す概略図。 本発明に基づくレーザアニール用位相シフタの断面構造の他の例を示す概略図。 本発明に基づくレーザアニール用位相シフタの断面構造の他の例を示す概略図。 本発明に基づくレーザアニール用位相シフタの断面構造の他の例を示す概略図。 本発明に基づくレーザアニール用位相シフタを使用するレーザアニール装置の概略構成を示す図。 本発明に基づくレーザアニール用位相シフタを用いて結晶化された組織を示す暗視野像写真の模式図（干渉が無い場合）。 本発明に基づくレーザアニール用位相シフタを用いて結晶化された組織を示す暗視野像写真の模式図（干渉が有る場合）。
符号の説明
１・・・第一の投光体、２、２ｂ、２ｃ・・・第二の投光体、３、３ｃ・・・第三の投光体、４・・・封止材、５、６・・・溝（段差）、１１・・・第一の投光体、１２・・・第二の投光体、１５・・・溝（段差）、３０・・・被処理基板、３１・・・半導体薄膜、３２・・・基板ステージ、４０・・・レーザ光源、４１・・・照明光学系４１、４２・・・アッテネ−タ、４２・・・ホモジナイザ、４５・・・位相シフタ、４６・・・結像光学系、４７・・第一コンデンサレンズ、４８・・・絞り、４９・・・第二コンデンサレンズ。

Claims (14)

  1. レーザアニールの際に、被処理面上に規則的な強度分布を有する光束を照射するためのレーザアニール用位相シフタであって、
    使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
    第一の投光体の上に設けられた配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、
    第二の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率を有する第三の投光体と、を備え、
    第一の投光体と第二の投光体の間の界面及び第二の投光体と第三の投光体の間の界面の少なくも一方に、形成された微細な段差部と、
    前記第一の投光体および前記第三の投光体の側部であって第一の投光体および前記第三の投光体間にパーティクルが入らないように設けられたスペーサと、
    を具備してなることを特徴とするレーザアニール用位相シフタ。
  2. 前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は不活性ガスで構成されていることを特徴とする請求項１に記載のレーザアニール用位相シフタ。
  3. 前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は多孔質シリカで構成されていることを特徴とする請求項１に記載のレーザアニール用位相シフタ。
  4. 使用されるレーザ光の波長において、８０％以上の透過率を持つことを特徴とする請求項３に記載のレーザアニール用位相シフタ。
  5. 第一の投光体と第三の投光体の間の間隔ｄは、前記レーザ光の波長をλ、発振スペクトル幅をΔλとするとき
    ｄ≧λ２／Δλ
    の条件を満足するように設定されることを特徴とする請求項１に記載のレーザアニール用位相シフタ。
  6. レーザアニールの際、被処理面上に所定の強度分布を有する光束を照射するためのレーザアニール用位相シフタであって、
    使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
    第一の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、を備え、
    第一の投光体と第二の投光体の間の界面に、微細な段差部により二次元のパターンが形成され、それにより、段差部内を通過したレーザ光と段差部外を通過したレーザ光との間に位相差が生ずるように構成されていることを特徴とするレーザアニール用位相シフタ。
  7. 使用されるレーザ光の波長において、８０％以上の透過率を持つことを特徴とする請求項６に記載のレーザアニール用位相シフタ。
  8. 規則的な光強度分布を有する光束を半導体薄膜に照射して、その半導体薄膜を結晶化するレーザアニール装置であって、
    レーザ光源と、
    レーザ光源から発射されたレーザ光を焦点に収束させる照明光学系と、
    照明光学系の焦点に配置された位相シフタと、
    位相シフタと半導体薄膜の間に配置された結像光学系と、を備え、
    前記位相シフタは、
    使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
    第一の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、
    第二の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率を有する第三の投光体と、
    前記第一の投光体および前記第三の投光体の側部であって第一の投光体および前記第三の投光体間にパーティクルが入らないように設けられたスペーサと、を備え、
    第一の投光体と第二の投光体の間の界面及び第二の投光体と第三の投光体の間の界面の少なくも一方に、微細な段差部により二次元のパターンが形成され、それによって、段差部内を通過したレーザ光と段差部外を通過したレーザ光との間に位相差が生ずるように構成されていることを特徴とするレーザアニール装置。
  9. 前記位相シフタの前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は不活性ガスで構成されていることを特徴とする請求項８に記載のレーザアニール装置。
  10. 前記位相シフタの前記第一の投光体及び前記第三の投光体は石英ガラスで構成され、前記第二の投光体は多孔質シリカで構成されていることを特徴とする請求項８に記載のレーザアニール装置。
  11. 前記位相シフタは、使用されるレーザ光の波長において、８０％以上の透過率を持つことを特徴とする請求項１０に記載のレーザアニール装置。
  12. 第一の投光体と第三の投光体の間の間隔ｄは、前記レーザ光の波長をλ、発振スペクトル幅をΔλとするとき、
    ｄ≧λ２／Δλ
    の条件を満足するように設定されることを特徴とする請求項８に記載のレーザアニール装置。
  13. 規則的な光強度分布を有する光束を半導体薄膜に照射して、その半導体薄膜を結晶化するレーザアニール装置であって、
    レーザ光源と、
    レーザ光源から発射されたレーザ光を焦点に収束させる照明光学系と、
    照明光学系の焦点に配置された位相シフタと、
    位相シフタと半導体薄膜の間に配置された結像光学系と、を備え、
    前記位相シフタは、
    使用されるレーザ光の波長において、第一の屈折率を有する第一の投光体と、
    第一の投光体の上に配置され、使用されるレーザ光の波長において、第一の屈折率とは異なる第二の屈折率を有する第二の投光体と、を備え、
    第一の投光体と第二の投光体の間の界面に微細な段差部により二次元のパターンが形成され、それにより、段差部内を通過したレーザ光と段差部外を通過したレーザ光との間に位相差が生ずるように構成されていることを特徴とするレーザアニール装置。
  14. 前記位相シフタは、使用されるレーザ光の波長において、８０％以上の透過率を持つことを特徴とする請求項１３に記載のレーザアニール装置。
JP2005165476A 2005-06-06 2005-06-06 レーザアニール用位相シフタ及びレーザアニール装置 Expired - Fee Related JP4607669B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005165476A JP4607669B2 (ja) 2005-06-06 2005-06-06 レーザアニール用位相シフタ及びレーザアニール装置
US11/276,992 US7575834B2 (en) 2005-06-06 2006-03-20 Phase shifter for laser annealing
TW095114595A TW200644093A (en) 2005-06-06 2006-04-24 Phase shifter for laser annealing
CNA2006100918127A CN1877433A (zh) 2005-06-06 2006-05-29 用于激光退火的移相器
KR1020060049790A KR20060127757A (ko) 2005-06-06 2006-06-02 레이저 어닐링용 위상시프터
US12/469,345 US7833349B2 (en) 2005-06-06 2009-05-20 Phase shifter for laser annealing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165476A JP4607669B2 (ja) 2005-06-06 2005-06-06 レーザアニール用位相シフタ及びレーザアニール装置

Publications (2)

Publication Number Publication Date
JP2006339582A JP2006339582A (ja) 2006-12-14
JP4607669B2 true JP4607669B2 (ja) 2011-01-05

Family

ID=37494506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165476A Expired - Fee Related JP4607669B2 (ja) 2005-06-06 2005-06-06 レーザアニール用位相シフタ及びレーザアニール装置

Country Status (5)

Country Link
US (2) US7575834B2 (ja)
JP (1) JP4607669B2 (ja)
KR (1) KR20060127757A (ja)
CN (1) CN1877433A (ja)
TW (1) TW200644093A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956987B2 (ja) * 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
CN104775161B (zh) * 2015-03-04 2017-10-13 信利（惠州）智能显示有限公司 激光晶化光路系统、低温多晶硅薄膜及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144594A (ja) * 1996-11-14 1998-05-29 Canon Inc Ｘ線マスク構造体、及び該ｘ線マスク構造体を用いたｘ線露光装置と該ｘ線マスク構造体を用いて作製された半導体デバイス
JP2003068621A (ja) * 2001-08-28 2003-03-07 Semiconductor Leading Edge Technologies Inc パターン転写用マスク、パターン転写用マスクの製造方法、パターン形成方法及び半導体装置の製造方法
JP2004031840A (ja) * 2002-06-28 2004-01-29 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
JP2004031841A (ja) * 2002-06-28 2004-01-29 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
JP2005129915A (ja) * 2003-09-30 2005-05-19 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および位相変調素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228354A (ja) 1999-02-09 2000-08-15 Nikon Corp 転写露光装置
JP2004259756A (ja) 2003-02-24 2004-09-16 Nikon Corp ガス置換装置、露光装置及びデバイスの製造方法
JP2005012991A (ja) 2003-05-26 2005-01-13 Fuji Electric Hi-Tech Corp Ａｃアダプタ
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
JP2005086092A (ja) 2003-09-10 2005-03-31 Tokyo Seimitsu Co Ltd 露光マスク収容器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144594A (ja) * 1996-11-14 1998-05-29 Canon Inc Ｘ線マスク構造体、及び該ｘ線マスク構造体を用いたｘ線露光装置と該ｘ線マスク構造体を用いて作製された半導体デバイス
JP2003068621A (ja) * 2001-08-28 2003-03-07 Semiconductor Leading Edge Technologies Inc パターン転写用マスク、パターン転写用マスクの製造方法、パターン形成方法及び半導体装置の製造方法
JP2004031840A (ja) * 2002-06-28 2004-01-29 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
JP2004031841A (ja) * 2002-06-28 2004-01-29 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
JP2005129915A (ja) * 2003-09-30 2005-05-19 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および位相変調素子

Also Published As

Publication number Publication date
US20060275673A1 (en) 2006-12-07
CN1877433A (zh) 2006-12-13
US7575834B2 (en) 2009-08-18
US7833349B2 (en) 2010-11-16
JP2006339582A (ja) 2006-12-14
US20090223941A1 (en) 2009-09-10
KR20060127757A (ko) 2006-12-13
TW200644093A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
US6959029B2 (en) Apparatus for performing anastomosis
KR100738295B1 (ko) 박막 처리 방법 및 박막 처리 장치
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2008294186A (ja) 結晶化装置および結晶化方法
JP5593182B2 (ja) 逐次的横方向結晶化方法
KR100913618B1 (ko) 결정화 장치 및 결정화 방법
KR20050094762A (ko) 다결정 반도체막 제조 방법과 그 장치 및 화상 표시 패널
JP4607669B2 (ja) レーザアニール用位相シフタ及びレーザアニール装置
JP6483271B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP7154592B2 (ja) レーザアニール方法およびレーザアニール装置
KR20080078290A (ko) 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법
JP2007043127A (ja) 逐次的横方向結晶化用のマスク及びその製造方法
WO2004066372A1 (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
JP4652707B2 (ja) 結晶化装置、結晶化方法、位相変調素子、およびデバイス
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP7161758B2 (ja) レーザアニール装置
JP2006165176A (ja) 光強度分布の測定方法、測定装置、光強度分布の可視化方法、光強度分布の可視化装置、結晶化装置および結晶化方法
KR20100074193A (ko) 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP2003257861A (ja) 半導体素子およびその製造方法
JP3186114B2 (ja) 半導体薄膜の製造方法
JP3534069B2 (ja) 半導体薄膜、その製造方法ならびに半導体薄膜の製造装置
JP2011139082A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
JP2008124335A (ja) 結晶化装置
JP2005228808A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees