KR20080078290A - 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법 - Google Patents

폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법 Download PDF

Info

Publication number
KR20080078290A
KR20080078290A KR1020070018182A KR20070018182A KR20080078290A KR 20080078290 A KR20080078290 A KR 20080078290A KR 1020070018182 A KR1020070018182 A KR 1020070018182A KR 20070018182 A KR20070018182 A KR 20070018182A KR 20080078290 A KR20080078290 A KR 20080078290A
Authority
KR
South Korea
Prior art keywords
patterns
crystallization
pattern
transmission
mask
Prior art date
Application number
KR1020070018182A
Other languages
English (en)
Inventor
강명구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070018182A priority Critical patent/KR20080078290A/ko
Publication of KR20080078290A publication Critical patent/KR20080078290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Abstract

이방성을 제거할 수 있는 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘 기판 제조 방법이 개시되어 있다. 폴리 실리콘 결정화용 마스크는 제1 노광부 및 제2 노광부를 포함한다. 제1 노광부에는 육각 형상으로 이루어지며 사이가 이격된 제1 투과 패턴들과 제1 투과 패턴들의 사이 및 외곽에 형성된 제1 차광 패턴이 형성된다. 제2 노광부에는 제1 노광부에 인접하게 형성되며, 제1 투과 패턴들에 대응되는 제2 차광 패턴들과 제1 차광 패턴에 대응되는 제2 투과 패턴이 형성된다. 따라서, 마스크가 육각 형상의 제1 투과 패턴들이 형성된 제1 노광부와 제1 투과 패턴들에 대응되는 제2 차광 패턴들이 형성된 제2 노광을 포함하여 폴리 실리콘층을 형성시킴으로써, 이방성을 제거하여 전기적인 특성 편차를 방지할 수 있다.

Description

폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘 기판 제조 방법{MASK FOR CRYSTALLIZATION OF POLY SILICON AND MANUFACTURE METHOD OF POLY SILICON SUBSTRATE USING THE SAME}
도 1은 본 발명의 일 실시예에 따른 폴리 실리콘 기판 제조 장치를 개념적으로 나타낸 측면도이다.
도 2는 도 1에 도시된 마스크를 나타낸 평면도이다.
도 3은 도 2에 도시된 마스크의 일부를 나타낸 확대도이다.
도 4는 도 2에 도시된 마스크의 제1 투과 패턴들에 의한 기판의 제1 결정화 패턴들을 나타낸 평면도이다.
도 5는 도 4에 이어 마스크의 제2 투과 패턴을 통해 형성된 제2 결정화 패턴을 나타낸 평면도이다.
도 6은 도 5에 도시된 제1 결정화 패턴들과 제2 결정화 패턴의 일부를 나타낸 확대도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 레이저광 20 : 기판
22 : 제1 결정화 패턴 24 : 제2 결정화 패턴
30 : 비정질 실리콘층 40 : 폴리 실리콘층
100 : 폴리 실리콘 기판 제조 장치 200 : 레이저 발생기
300 : 스테이지 400 : 마스크
410 : 제1 노광부 412 : 제1 투과 패턴
414 : 제1 차광 패턴 420 : 제2 노광부
422 : 제2 차광 패턴 424 : 제2 투과 패턴
본 발명은 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법에 관한 것으로써, 더욱 상세하게는 이방성을 제거하여 전기적인 특성 편차를 방지할 수 있는 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법에 관한 것이다.
액정표시장치는 일반적으로, 박막 트랜지스터(Thin Film Transistor ; 이하, TFT) 기판, 상기 TFT 기판과 마주보는 컬러필터 기판을 포함하여 영상을 표시하는 액정표시패널을 포함한다.
상기 TFT 기판은 유리 기판 상에 형성된 실리콘의 종류에 따라 비정질 실리콘(amorphous silicon; 이하, a-Si)층을 갖는 a-Si 기판과 폴리 실리콘(polycrystalline silicon; 이하, poly-Si)층을 갖는 poly-Si 기판으로 구분된다.
상기 poly-Si층은 상기 a-Si층에 고에너지의 레이저광을 조사하여 상기 a-Si 층을 용융시킴으로써, 형성된다. 이때, 상기 poly-Si층이 일정한 패턴으로 형성되도록 하기 위하여 별도의 마스크가 사용된다.
상기 마스크에는 서로 인접한 다수의 제1 및 제2 슬릿들이 형성된다. 상기 제1 및 제2 슬릿들은 제1 방향을 따라 길게 형성된다. 이에, 상기 poly-Si층은 상기 제1 방향에 수직한 제2 방향을 따라 측면 성장하면서 형성된다. 즉, 상기 poly-Si층은 전체적으로, 상기 제2 방향에 따른 방향성을 가지게 된다. 이로써, 상기 poly-Si층은 상기 제1 방향에서보다 상기 제2 방향에서 더 높은 전자 이동도를 가지게 되어 전기적인 이방성을 가지게 된다.
그러나, 상기 이방성은 상기 poly-Si층에 형성되는 전기 회로에 있어서, 전기적인 특성을 저하시키는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 이방성을 제거하여 poly-Si층의 전기적인 특성을 향상시킬 수 있는 poly-Si 결정화용 마스크 및 이를 이용한 poly-Si 기판 제조 방법을 제공한다.
상술한 본 발명의 일 특징에 따른 poly-Si 결정화용 마스크는 제1 노광부 및 제2 노광부를 포함한다. 상기 제1 노광부에는 육각 형상으로 이루어지며 사이가 이격된 제1 투과 패턴들과 상기 제1 투과 패턴들의 사이 및 외곽에 형성된 제1 차광 패턴이 형성된다. 상기 제2 노광부에는 상기 제1 노광부에 인접하게 형성되며, 상기 제1 투과 패턴들에 대응되는 제2 차광 패턴들과 상기 제1 차광 패턴에 대응되는 제2 투과 패턴이 형성된다.
상기 제1 투과 패턴들과 상기 제2 차광 패턴들은 각각 동일한 크기의 정육각형으로 이루어지고, 일변이 서로 마주보도록 규칙적으로 배열된 것을 특징으로 한다.
또한, 상기 제2 차광 패턴은 중심에서 변까지의 거리가 상기 제1 투과 패턴보다 짧게 형성된다. 예를 들어, 상기 거리는 0.3㎛ 내지 0.5㎛ 만큼 짧을 수 있다. 한편, 인접한 상기 제1 투과 패턴들의 중심간 거리는 3.8㎛ 내지 4.2㎛인 것을 특징으로 할 수 있다.
상술한 본 발명의 poly-Si 기판은 먼저, 레이저광을 마스크 중 육각 형상으로 이루어지며 사이가 이격된 제1 투과 패턴들과 상기 제1 투과 패턴들의 사이 및 외곽에 형성된 제1 차광 패턴이 형성된 제1 노광부를 통해 조사하여 비정질 실리콘층이 형성된 기판에 육각 형상의 제1 결정화 패턴들을 형성한다. 이어, 상기 마스크 중 상기 제1 노광부에 인접하게 형성되며, 상기 제1 투과 패턴들에 대응되는 제2 차광 패턴들과 상기 제1 차광 패턴에 대응되는 제2 투과 패턴이 형성된 제2 노광부를 상기 제1 결정화 패턴들 상에 배치시킨다. 마지막으로, 상기 레이저광을 상기 제2 노광부를 통해 조사하여 상기 제1 결정화 패턴들의 사이 및 외곽에 제2 결정화 패턴을 형성한다.
여기서, 상기 제1 결정화 패턴들은 변들로부로터 중심으로 성장하여 형성되는 것을 특징으로 한다. 또한, 상기 제2 결정화 패턴은 상기 제1 결정화 패턴들을 시드로 성장하여 형성되는 것을 특징으로 한다.
이러한 poly-Si 결정화용 마스크 및 이를 이용한 poly-Si 기판 제조 방법에 따르면, 마스크가 육각 형상의 제1 투과 패턴들이 형성된 제1 노광부와 상기 제1 투과 패턴들에 대응된 제2 차광 패턴들이 형성된 제2 노광부를 포함하여 poly-Si 기판을 제조함으로써, 종래의 슬릿들을 통해 형성되던 이방성을 제거하여 전기적인 특성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예들을 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 폴리 실리콘 기판 제조 장치를 개념적으로 나타낸 측면도이고, 도 2는 도 1에 도시된 마스크를 나타낸 평면도이며, 도 3은 도 2에 도시된 마스크의 일부를 나타낸 확대도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 poly-Si 기판 제조 장치(100)는 레이저 발생기(200), 스테이지(300) 및 마스크(400)를 포함한다.
상기 레이저 발생기(200)는 레이저광(10)을 발생시킨다. 상기 레이저광(10)은 단파장, 고출력 및 고효율의 특징을 갖는 직진성 광을 의미한다. 이는, 상기 레이저광(10)이 상기 스테이지(300)에 고정되는 기판(20)에 고에너지를 인가하기 위해서이다. 구체적으로, 상기 레이저광(10)을 이용하여 상기 기판(20) 상에 형성된 a-Si층(30)을 용융시키기 위해서이다. 상기 레이저 발생기(200)는 엑시머(excimer) 레이저인 것이 바람직하다.
상기 레이저광(10)은 일방향을 따라 긴 단면적을 가질 수 있다. 이는, 상기 레이저광(10)이 상기 마스크(400)의 일부 영역을 원샷을 통해 용융시키기 위해서이다. 이를 위해, 상기 레이저 발생기(200)는 상기 레이저광(10)이 조사되는 위치에 상기 단면적에 대응되는 슬릿이 형성될 수 있다. 상기 레이저 발생기(200)는 외부 프레임(미도시)에 고정될 수 있다.
상기 스테이지(300)는 상기 레이저 발생기(200)의 하부에 배치된다. 상기 스테이지(300)는 상기 기판(20)을 고정하는 역할을 한다. 즉, 상기 스테이지(300)는 상기 레이저광(10)에 수직한 평면 방향을 따라 상기 기판(20)을 고정한다. 예를 들어, 상기 스테이지(300)는 상기 기판(20)을 진공 흡착 방식에 따라 고정할 수 있다. 이와 달리, 상기 스테이지(300)는 상기 기판(20)의 가장자리를 고정하는 별도의 고정 클램프를 포함할 수 있다.
상기 기판(20)은 액정표시장치 중 액정표시패널의 핵심 구성 요소인 TFT 기판일 수 있다. 이럴 경우, 상기 기판(20)에는 상대적으로 전기적인 특성이 우수한 poly-Si층(40)이 형성될 수 있다. 상기 poly-Si층(40)은 상기 TFT 기판에서 채널층 역할을 한다.
상기 poly-Si층(40)은 일반적으로, 상기 레이저광(10)을 이용해 상기 a-Si층(30)을 용융시킨 후, 이를 결정화시킴으로써, 형성된다. 그 구체적인 방법으로는, 단순히 상기 레이저광(10)을 스캔(scan) 조사하여 결정화시키는 ELA 방식, 상기 마스크(400)를 이용하여 상기 레이저광(10)을 스탭(step) 조사하여 결정화시키는 SLS 방식 및 상기 SLS 방식과 유사하지만 상기 마스크(400)를 사용하지 않는 DLS 방식으로 구분될 수 있다.
이중, 상기 SLS 방식이 상기 레이저광(10)의 에너지 범위가 넓고, 상기 기판(20)의 크기에 제한을 받지 않는다는 이유로 널리 사용되고 있다. 그러나, 종래의 상기 SLS 방식은 상기의 언급에서와 같이, 이방성을 갖는다는 단점을 가지고 있다. 이에, 본 발명의 상기 마스크(400)에 형성되는 패턴을 아래와 같이 변경하여 상기의 단점을 보완하고자 한다.
상기 마스크(400)는 상기 레이저 발생기(200)와 상기 스테이지(300) 사이에 배치된다. 상기 마스크(400)는 상기 기판(20)과 동일한 평면 방향을 따라 배치된다. 상기 마스크(400)는 제1 노광부(410) 및 제2 노광부(420)를 포함한다. 여기서, 상기 제1 노광부(410)와 상기 제2 노광부(420)는 각각 상기 레이저광(10)의 원샷에 별개로 노출되는 영역을 의미한다.
상기 제1 노광부(410)에는 제1 투과 패턴(412)들 및 제1 차광 패턴(414)이 형성된다. 상기 제1 투과 패턴(412)들은 기본적으로, 상기 레이저광(10)이 투과할 수 있도록 개구된 형상을 갖는다.
상기 제1 투과 패턴(412)들은 육각 형상으로 이루어지며, 사이가 이격된 구조를 갖는다. 구체적으로, 상기 제1 투과 패턴(412)들은 동일한 크기의 정육각형을 이루며, 일변이 서로 마주보도록 규칙적으로 배열된 구조를 갖는다.
즉, 상기 제1 투과 패턴(412)들은 어느 하나의 상기 제1 투과 패턴(412)을 기준 했을 때, 다른 상기 제1 투과 패턴(412)들은 상기 제1 투과 패턴(412)의 각 변들에 마주보면서 형성된다. 이와 같은 형상은 다른 말로, 벌집 모양으로 표현하기도 한다.
상기 제1 차광 패턴(414)은 상기 제1 투과 패턴(412)들의 사이 및 외곽에 형성된다. 다시 말해, 상기 제1 차광 패턴(414)은 상기 제1 노광부(410) 중 상기 제1 투과 패턴(412)들의 이외의 영역에 형성된다. 이와 같은 제1 노광부(410)는 전체적으로, 음각 패턴으로 형성된다. 결과적으로, 상기 제1 노광부(410)에 상기 레이저광(10)을 조사시키면, 상기 제1 투과 패턴(412)들의 정육각 형상 그대로 상기 a-Si층에 결정화된다.
이는, 상기 제1 노광부(410)를 통해 상기 레이저광(10)을 원샷하여 상기 기판(20)에 조사하면, 상기 제1 투과 패턴(410)들과 동일한 형상의 상기 poly-Si층(40)이 형성됨을 의미한다.
한편, 상기 제1 투과 패턴(412)들은 중심 사이의 거리(d1)가 약 3.8㎛ 내지 약 4.2㎛인 것을 특징으로 한다. 이중 상기 거리(d1)는 약 4㎛인 것이 바람직하다. 다시 말해, 상기 제1 투과 패턴(412)들 중 하나에 의해 결정화될 수 있는 거리는 상기 약 4㎛의 중심값인 약 2㎛일 수 있다. 즉, 상기 제1 투과 패턴(412)들에 의해 결정 성장될 수 있는 길이는 약 2㎛일 수 있다. 한편, 상기 제1 투과 패턴(412)의 중심에서 변까지의 거리(d2)는 약 1.75㎛일 수 있다.
이는, 종래의 마스크에 슬릿들을 형성하여 결정화시킬 때, 결정화 길이인 약 3㎛보다 약 1㎛ 작은 수치이다. 하지만, 결정 크기는 상기 ELA 방식이 약 0.3㎛ 내지 0.4㎛인 것에 비해 약 6배 정도 여전히 크게 나타나기 때문에, 결정화 크기에 따른 특성 저하는 방지할 수 있다.
상기 제2 노광부(420)는 상기 제1 노광부(410)에 인접하게 형성된다. 예를 들어, 상기 기판(20)이 제1 방향(a)을 따라 스탭 이동되면서 결정화된다면, 이에 따라 상기 제2 노광부(420)는 상기 제1 노광부(410) 중 상기 제1 방향(a)에 반대되는 제2 방향(b)에 연결된다.
상기 제2 노광부(420)에는 제2 차광 패턴(422)들과 제2 투과 패턴(424)이 형성된다. 상기 제2 차광 패턴(422)들은 상기 제1 투과 패턴(412)들에 대응해서 형성된다. 즉, 상기 제2 차광 패턴(422)은 상기 제1 투과 패턴(412)들과 동일한 형상 및 배열 구조를 갖는다. 다시 말해, 상기 제2 차광 패턴(422)들도 중심 사이의 거리(d3)가 약 3.8㎛ 내지 약 4.2㎛이며, 바람직하게는 약 4㎛이다.
상기 제2 투과 패턴(424)은 상기 제1 차광 패턴(414)에 대응해서 형성된다. 이와 같은 상기 제2 노광부(420)는 전체적으로, 양각 패턴으로 형성된다. 결과적으로, 상기 제2 노광부(420)에 상기 레이저광(10)을 조사시키면, 상기 제2 투과 패턴(424)들을 통해 상기 제1 투과 패턴(424)들의 이외의 영역에 대응한 상기 a-Si층(30)이 결정화된다.
이는, 상기 제1 노광부(410)를 통한 상기 레이저광(10)의 원샷으로 형성된 상기 poly-Si층에 추가적으로, 상기 제2 노광부(420)를 통해 조사하면, 전체적인 면적이 모두 상기 poly-Si층(40)이 전체적으로 결정화될 수 있음을 의미한다.
한편, 상기 제2 차광 패턴(422)은 중심에서 변까지의 거리(d4)가 상기 제1 투과 패턴(412)의 중심에서 변까지의 거리(d2)보다 짧게 형성된다. 이는, 상기 제2 투과 패턴(424)에 의한 결정 성장 시, 상기 제1 투과 패턴(412)들에 의해 형성된 상기 poly-Si층(40)의 가장자리가 오버랩되도록 하기 위해서이다. 다시 말해, 상기 poly-Si층(40)을 시드로 하여 상기 제2 투과 패턴(424)을 통해 성장시키기 위해서이다.
예를 들어, 상기 제2 차광 패턴(422)의 거리(d4)는 상기 제1 투과 패턴(412)의 거리(d2)보다 약 0.3㎛ 내지 약 0.7㎛ 짧게 형성되며, 바람직하게는 약 0.5㎛일 수 있다. 이에 따라, 상기 제2 차광 패턴(422)의 거리(d4)는 약 1.25㎛일 수 있다.
이와 같이, 상기 마스크(400)가 육각 형상의 상기 제1 투과 패턴(412)들이 형성된 상기 제1 노광부(410)와 상기 제1 투과 패턴(412)들의 사이 및 외곽에 형성된 제2 투과 패턴(424)이 형성된 상기 제2 노광부(420)을 포함하여, 상기 기판(20)의 동일 위치를 두 번에 걸쳐 노광시킴으로써, 육각 형상의 결정화 방향을 갖는 상기 poly-Si층(40)을 형성시킬 수 있다. 여기서, 상기 육각 형상은 평면적으로, 특정 방향으로의 방향성이 없는 형상이다.
따라서, 상기 기판(20)은 상기 마스크(400)에 의해 종래에 형성된 전기적인 이방성을 제거할 수 있다. 즉, 전기적인 특성 편차가 개선되어 회로 내장이나, 유기발광장치 개발에 적용될 수 있다.
한편, 상기 poly-Si 기판 제조 장치(100)는 상기 기판(20)을 고정하는 상기 스테이지(300)와 연결되어 상기 스테이지(300)를 이동시키는 제1 이동 장치(500) 및 상기 마스크(400)와 연결되어 상기 마스크(400)를 이동시키는 제2 이동 장치(600)를 더 포함할 수 있다. 상기 제1 이동 장치(500)는 상기 기판(20)이 전체적으로, 결정화될 수 있도록 상기 기판(20)을 상기 제2 방향(b)을 따라 이동시키기 위한 것이고, 상기 제2 이동 장치(600)는 상기 마스크(400)의 상기 제1 노광 부(410)와 상기 제2 노광부(420)를 반복적으로 상기 레이저광(10)에 대응시키기 위해서이다.
도 4는 도 2에 도시된 마스크의 제1 투과 패턴들에 의한 기판의 제1 결정화 패턴들을 나타낸 평면도이고, 도 5는 도 4에 이어 마스크의 제2 투과 패턴을 통해 형성된 제2 결정화 패턴을 나타낸 평면도이며, 도 6은 도 5에 도시된 제1 결정화 패턴들과 제2 결정화 패턴의 일부를 나타낸 확대도이다.
도 1, 도 2, 도 4, 도 5 및 도 6을 참조하면, 기판(20)에 poly-Si층(40)을 형성하는 방법은 먼저, a-Si층(30)이 형성된 기판(20)을 스테이지(300)에 고정시킨다.
이어, 레이저 발생기(200)로부터의 레이저광(10)에 의해 마스크(400) 중 제1 노광부(410)가 원샷되도록 상기 마스크(400)를 제2 이동 장치(600)를 통해 배치시킨다.
이어, 상기 레이저광(10)을 조사하여 상기 기판(20)에 제1 결정화 패턴(22)들을 형성시킨다. 여기서, 상기 제1 결정화 패턴(22)들은 상기 제1 노광부(410) 중 육각 형상의 제1 투과 패턴(412)들로부터 측면 성장하면서 형성된다. 즉, 상기 제1 결정화 패턴(22)들은 상기 제1 투과 패턴(410)들에 대응되는 변들로부터 중심으로 결정화된다.
한편, 상기 제1 결정화 패턴(22)은 상기 제1 투과 패턴(412)의 일변으로부터 하나가 결정화되면서 성장될 수 있다. 이와 달리, 상기 제1 결정화 패턴(22)은 상기 일변으로부터 다수 개가 결정화되면서 성장될 수 있다.
이어, 상기 마스크(400)의 제2 노광부(420)가 상기 제1 결정화 패턴(22)들에 상에 배치되도록 상기 마스크(400)를 이동시킨다. 이는, 상기 마스크(400)에 연결되는 제2 이동 장치(600)를 통해 이루어진다.
구체적으로, 상기 제2 노광부(420)가 상기 제1 노광부(410) 중 제2 방향(b)에 형성되므로, 상기 제2 이동 장치(600)는 상기 마스크(400)를 상기 제1 방향(a)을 따라 이동시킨다. 이와 달리, 상기 레이저광(10)이 원샷에 상기 제1 및 제2 노광부(410, 420)를 조사한다면, 상기 기판(20)을 제1 이동 장치(500)에 의해 이동시켜 상기 제2 노광부(420)를 상기 제1 결정화 패턴(22)들에 대응시킬 수 있다. 이때, 상기 마스크(400)도 상기 제2 이동 장치(600)에 의해 추가적으로 이동시킬 수 있다.
이어, 상기 레이저광(10)을 상기 제2 노광부(420)의 제2 차광 패턴(430)들을 통해 조사하여 상기 기판(20) 중 상기 제1 결정화 패턴(22)들의 외곽에 제2 결정화 패턴(24)을 형성한다.
여기서, 상기 제2 결정화 패턴(24)은 상기 제1 결정화 패턴(22)들을 시드(seed)로 하여 결정화된다. 이는, 상기 제1 결정화 패턴(22)들과 상기 제2 결정화 패턴(24)의 경계를 제거할 수 있음을 의미한다.
또한, 상기 제2 결정화 패턴(24)은 상기 제1 결정화 패턴(22)의 가장자리에서 일부가 오버랩되는 것을 의미한다. 상기 오버랩된 길이(L)는 약 0.3㎛ 내지 약 0.7㎛ 짧게 형성되며, 바람직하게는 약 0.5㎛일 수 있다. 또한, 상기 제2 결정화 패턴(24)은 상기 제1 결정화 패턴(22)에 영향을 받아, 상기 일변에 대응해서 하나 가 형성될 수도 있고, 다수개가 형성될 수도 있다.
한편, 상기 제2 결정화 패턴(24)의 가운데에는 측면 성장에 따라 입자 경계(Grain Boundary; GB)가 형성된다. 상기 입자 경계(GB)는 상기 제1 결정화 패턴(24)에 영향을 받아 전체적으로, 정육각형 형상을 갖는다.
이로써, 상기 기판(20)에는 일부 영역에 대하여 상기 제1 결정화 패턴(22)들과 상기 제2 결정화 패턴(24)으로 이루어진 상기 poly-Si층(40)이 형성된다. 이와 같은 상기 poly-Si층(40)은 전체적으로, 상기 입자 경계(GB)에 의해 정육각형 형상을 하며, 상기 정육각형의 각 변들로부터 중심으로 성장된 구조를 가짐에 따라, 종래와 같은 특정 방향에 대한 방향성을 제거할 수 있다. 즉, 종래의 이방성을 제거하여 상기 poly-Si층(40)에 형성될 수 있는 전기 회로의 전기적인 특성 편차를 제거할 수 있다.
한편, 상기 기판(20)의 일부 영역에 상기 제1 결정화 패턴(22)들 및 제2 결정화 패턴(24)을 형성한 후에는 다른 영역에 대해서도 상기 공정을 진행할 필요성이 있다. 즉, 상기 제1 및 제2 결정화 패턴(22, 24)을 형성한 후에, 상기 레이저광(10)이 상기 제1 노광부(410)와 상기 기판(20)의 a-Si층(30)에 대응되도록 상기 기판(20)과 상기 마스크(400)를 이동시킨다.
여기서, 상기 기판(20)과 마스크(400)의 이동은 각각 제1 이동 장치(500)와 상기 제2 이동 장치(600)에 의해 이루어진다. 구체적으로, 상기 제1 이동 장치(500)와 상기 제2 이동 장치(600)는 상기 기판(20)과 상기 마스크(400)를 동시에 상기 제2 방향(b)을 따라 이동시킨다. 이후, 상기의 최초 단계에서와 같이, 상기 제1 노광부(410)의 상기 제1 투과 패턴(410)들을 통해 조사하여 상기 기판(20)에 상기 제1 결정화 패턴(22)들을 다시 형성한다.
이러한 일련의 과정을 반복적으로 수행함으로써, 상기 기판(20)의 전체 영역에 대하여 상기 poly-Si층(40)을 형성시킬 수 있다.
이와 같은 poly-Si 결정화용 마스크 및 이를 이용한 poly-Si 기판 제조 방법에 따르면, 마스크가 육각 형상의 제1 투과 패턴들이 형성된 제1 노광부와 상기 제1 투과 패턴들 사이 및 외곽에 형성된 제2 투과 패턴들이 형성된 제2 노광부를 포함하여 기판에 poly-Si을 형성시킴으로써, 종래의 슬릿들을 통해 형성되던 이방성을 제거하여 전기적인 특성 편차가 발생되는 것을 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 육각 형상으로 이루어지며 사이가 이격된 제1 투과 패턴들과 상기 제1 투과 패턴들의 사이 및 외곽에 형성된 제1 차광 패턴이 형성된 제1 노광부; 및
    상기 제1 노광부에 인접하게 형성되며, 상기 제1 투과 패턴들에 대응되는 제2 차광 패턴들과 상기 제1 차광 패턴에 대응되는 제2 투과 패턴이 형성된 제2 노광부를 포함하는 폴리 실리콘 결정화용 마스크.
  2. 제1항에 있어서, 상기 제1 투과 패턴들과 상기 제2 차광 패턴들은 각각 동일한 크기의 정육각형으로 이루어지고, 일변이 서로 마주보도록 규칙적으로 배열된 것을 특징으로 하는 폴리 실리콘 결정화용 마스크.
  3. 제2항에 있어서, 상기 제2 차광 패턴은 중심에서 변까지의 거리가 상기 제1 투과 패턴보다 짧게 형성되는 것을 특징으로 하는 폴리 실리콘 결정화용 마스크.
  4. 제3항에 있어서, 상기 제2 차광 패턴의 중심에서 변까지의 거리는 상기 제1 투과 패턴보다 0.3㎛ 내지 0.7㎛ 만큼 짧은 것을 특징으로 하는 폴리 실리콘 결정화용 마스크.
  5. 제2항에 있어서, 인접한 상기 제1 투과 패턴들의 중심간 거리는 3.8㎛ 내지 4.2㎛인 것을 특징으로 하는 폴리 실리콘 결정화용 마스크.
  6. 레이저광을 마스크 중 육각 형상으로 이루어지며 사이가 이격된 제1 투과 패턴들과 상기 제1 투과 패턴들의 사이 및 외곽에 형성된 제1 차광 패턴이 형성된 제1 노광부를 통해 조사하여 비정질 실리콘층이 형성된 기판에 육각 형상의 제1 결정화 패턴들을 형성하는 단계;
    상기 마스크 중 상기 제1 노광부에 인접하게 형성되며, 상기 제1 투과 패턴들에 대응되는 제2 차광 패턴들과 상기 제1 차광 패턴에 대응되는 제2 투과 패턴이 형성된 제2 노광부를 상기 제1 결정화 패턴들 상에 배치시키는 단계; 및
    상기 레이저광을 상기 제2 노광부를 통해 조사하여 상기 제1 결정화 패턴들의 사이 및 외곽에 제2 결정화 패턴을 형성하는 단계를 포함하는 폴리 실리콘 기판 제조 방법.
  7. 제6항에 있어서, 상기 제1 결정화 패턴들을 형성하는 단계에서 상기 제1 결정화 패턴들은 변들로부로터 중심으로 성장하여 형성되는 것을 특징으로 하는 폴리 실리콘 기판 제조 방법.
  8. 제7항에 있어서, 상기 제2 결정화 패턴을 형성하는 단계에서 상기 제2 결정화 패턴은 상기 제1 결정화 패턴들을 시드로 성장하여 형성되는 것을 특징으로 하는 폴리 실리콘 기판 제조 방법.
KR1020070018182A 2007-02-23 2007-02-23 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법 KR20080078290A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018182A KR20080078290A (ko) 2007-02-23 2007-02-23 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018182A KR20080078290A (ko) 2007-02-23 2007-02-23 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20080078290A true KR20080078290A (ko) 2008-08-27

Family

ID=39880501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018182A KR20080078290A (ko) 2007-02-23 2007-02-23 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20080078290A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846547B2 (en) 2010-09-16 2014-09-30 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the thin film deposition apparatus, and organic light-emitting display device manufactured by using the method
US8921831B2 (en) 2009-08-24 2014-12-30 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9287415B2 (en) 2013-12-30 2016-03-15 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
US11335892B2 (en) 2013-05-16 2022-05-17 Samsung Display Co., Ltd. Organic layer deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
KR102472555B1 (ko) 2021-08-06 2022-12-01 주식회사 한 에너지 시스템 차압독립형스마트밸브를 이용한 난방시스템

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921831B2 (en) 2009-08-24 2014-12-30 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8846547B2 (en) 2010-09-16 2014-09-30 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the thin film deposition apparatus, and organic light-emitting display device manufactured by using the method
US11335892B2 (en) 2013-05-16 2022-05-17 Samsung Display Co., Ltd. Organic layer deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
US11778890B2 (en) 2013-05-16 2023-10-03 Samsung Display Co., Ltd. Organic layer deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
US9287415B2 (en) 2013-12-30 2016-03-15 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
KR102472555B1 (ko) 2021-08-06 2022-12-01 주식회사 한 에너지 시스템 차압독립형스마트밸브를 이용한 난방시스템

Similar Documents

Publication Publication Date Title
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
TWI512833B (zh) 低溫多晶矽膜之形成裝置及方法
JP2003109903A (ja) アレイ基板を製造する方法およびフォトマスク
JP2004031809A (ja) フォトマスク及び半導体薄膜の結晶化方法
JP4536345B2 (ja) 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法
US7384476B2 (en) Method for crystallizing silicon
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
JP2004349699A (ja) 多結晶シリコンの製造方法及びこれを利用したスイッチング素子
KR20080078290A (ko) 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법
JP2003318111A (ja) レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置
JP6483271B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6221088B2 (ja) レーザアニール装置及びレーザアニール方法
US7879511B2 (en) Sequential lateral solidification mask
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
US20080237724A1 (en) Semiconductor thin film manufacturing method, semiconductor thin film and thin film transistor
US8884304B2 (en) Thin film transistor array substrate having polysilicon
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
JP2007281465A (ja) 多結晶膜の形成方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR20100132020A (ko) 균일한 결정질 ｓｉ 막들을 제조하는 리소그래피 방법
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
KR20060127757A (ko) 레이저 어닐링용 위상시프터
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination