JP2003318111A - レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置 - Google Patents
レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置Info
- Publication number
- JP2003318111A JP2003318111A JP2003107349A JP2003107349A JP2003318111A JP 2003318111 A JP2003318111 A JP 2003318111A JP 2003107349 A JP2003107349 A JP 2003107349A JP 2003107349 A JP2003107349 A JP 2003107349A JP 2003318111 A JP2003318111 A JP 2003318111A
- Authority
- JP
- Japan
- Prior art keywords
- laser annealing
- region
- mask
- shielding
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005224 laser annealing Methods 0.000 title claims abstract description 198
- 238000000034 method Methods 0.000 title claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 3
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000012686 silicon precursor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Abstract
(57)【要約】
【課題】 複数のパターンを有する遮蔽マスクと、該遮
蔽マスクを適用したレーザアニール処理装置、及び上記
遮蔽マスクを用いたレーザアニール処理方法を提供す
る。 【解決手段】 本発明に係るレーザ熱処理アニール処理
方法は、複数の開口パターンを有する遮蔽マスクを使用
する工程と、基板上に位置決め用マークを形成し、該位
置決め用マークにより複数の開口パターンを基板上にレ
ーザアニール処理を行う工程と、対応する複数の多結晶
領域を形成する工程と、上記多結晶領域内に複数の対応
するトランジスタチャネル領域を形成する工程とを含
む。上記遮蔽マスクは、複数の領域に分割されており、
各領域は、少なくとも１種類の開口パターンを有してい
る。レーザアニール処理装置は、レーザ光を第１の方向
と、第１の方向に直交する第２の方向に切り替えて照射
することができる。
蔽マスクを適用したレーザアニール処理装置、及び上記
遮蔽マスクを用いたレーザアニール処理方法を提供す
る。 【解決手段】 本発明に係るレーザ熱処理アニール処理
方法は、複数の開口パターンを有する遮蔽マスクを使用
する工程と、基板上に位置決め用マークを形成し、該位
置決め用マークにより複数の開口パターンを基板上にレ
ーザアニール処理を行う工程と、対応する複数の多結晶
領域を形成する工程と、上記多結晶領域内に複数の対応
するトランジスタチャネル領域を形成する工程とを含
む。上記遮蔽マスクは、複数の領域に分割されており、
各領域は、少なくとも１種類の開口パターンを有してい
る。レーザアニール処理装置は、レーザ光を第１の方向
と、第１の方向に直交する第２の方向に切り替えて照射
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
（以下、「ＬＣＤ」という。）に使用される薄膜トラン
ジスタ（以下、「ＴＦＴ」ともいう。）の製造に関連
し、特に、シリコン基板上に多結晶シリコンや単結晶シ
リコンからなる活性領域を正確に形成するためのレーザ
アニール処理方法、レーザアニール処理方法に使用され
る遮蔽マスク、及びレーザアニール処理装置に関連す
る。
（以下、「ＬＣＤ」という。）に使用される薄膜トラン
ジスタ（以下、「ＴＦＴ」ともいう。）の製造に関連
し、特に、シリコン基板上に多結晶シリコンや単結晶シ
リコンからなる活性領域を正確に形成するためのレーザ
アニール処理方法、レーザアニール処理方法に使用され
る遮蔽マスク、及びレーザアニール処理装置に関連す
る。
【０００２】
【従来の技術】ＬＣＤの活性層に使用されるＴＦＴは、
前駆層であるアモルファスシリコンをレーザアニール処
理した結果得られる多結晶シリコン（以下、「ポリシリ
コン」ともいう。）か、又は、単結晶シリコン薄膜から
形成されている。このように形成されたＴＦＴは、画素
のスイッチング素子、ＬＣＤの周辺回路、あるいはエレ
クトロルミネセンス・ディスプレイ等に用いられてい
る。また、ＴＦＴは、ガラス基板上に形成されたセンサ
ー素子のような集積回路の製造においても使用されてい
る。
前駆層であるアモルファスシリコンをレーザアニール処
理した結果得られる多結晶シリコン（以下、「ポリシリ
コン」ともいう。）か、又は、単結晶シリコン薄膜から
形成されている。このように形成されたＴＦＴは、画素
のスイッチング素子、ＬＣＤの周辺回路、あるいはエレ
クトロルミネセンス・ディスプレイ等に用いられてい
る。また、ＴＦＴは、ガラス基板上に形成されたセンサ
ー素子のような集積回路の製造においても使用されてい
る。
【０００３】ポリシリコン薄膜トランジスタは、主とし
て、基板上に集積されたドライバ回路を備えたＬＣＤ基
板に工業的に応用されている。トランジスタの半導体層
を形成するポリシリコン薄膜の品質は、ＴＦＴの形成に
おいて、最も重要な要因の１つであり、回路の性能に直
接影響を及ぼす。
て、基板上に集積されたドライバ回路を備えたＬＣＤ基
板に工業的に応用されている。トランジスタの半導体層
を形成するポリシリコン薄膜の品質は、ＴＦＴの形成に
おいて、最も重要な要因の１つであり、回路の性能に直
接影響を及ぼす。
【０００４】一般に、ポリシリコンフィルムは、結晶粒
と結晶粒間の結晶粒界によって構成されている。上記結
晶粒はしばしば結晶欠陥を含む場合がある。ポリシリコ
ン薄膜の品質向上に資する１つの方法に、アモルファス
シリコン前駆体を内部結晶粒の欠陥のほとんどないポリ
シリコン薄膜に結晶化することができるレーザアニール
処理法がある。
と結晶粒間の結晶粒界によって構成されている。上記結
晶粒はしばしば結晶欠陥を含む場合がある。ポリシリコ
ン薄膜の品質向上に資する１つの方法に、アモルファス
シリコン前駆体を内部結晶粒の欠陥のほとんどないポリ
シリコン薄膜に結晶化することができるレーザアニール
処理法がある。
【０００５】高性能ＴＦＴは、上記トランジスタのチャ
ネル領域への高い電子移動性を必要とする。ＴＦＴの製
造上の問題の１つに、基板上における上記チャネル領域
の配置に対する制御が挙げられる。即ち、上記チャネル
領域は、ポリシリコン又は単結晶シリコン材料のどちら
かで形成された基板上の所定領域に、配置され低なけれ
ばならない。同様に、上記チャネル領域を多結晶領域に
配置する際、上記トランジスタのチャネル領域の、指向
性、あるいは「方向性」も重要である。
ネル領域への高い電子移動性を必要とする。ＴＦＴの製
造上の問題の１つに、基板上における上記チャネル領域
の配置に対する制御が挙げられる。即ち、上記チャネル
領域は、ポリシリコン又は単結晶シリコン材料のどちら
かで形成された基板上の所定領域に、配置され低なけれ
ばならない。同様に、上記チャネル領域を多結晶領域に
配置する際、上記トランジスタのチャネル領域の、指向
性、あるいは「方向性」も重要である。
【０００６】特許文献１には、次世代レーザアニール処
理技術として、レーザ光が引き起こす横方向成長結晶化
技術が開示されている。特許文献１に記載された技術
は、レーザ光を遮って所定形状を投影する遮蔽マスクを
通して規定されるレーザ光の照射により、局所的に配置
される結晶種領域の形成を特徴とする（例えば、特許文
献１を参照。）。
理技術として、レーザ光が引き起こす横方向成長結晶化
技術が開示されている。特許文献１に記載された技術
は、レーザ光を遮って所定形状を投影する遮蔽マスクを
通して規定されるレーザ光の照射により、局所的に配置
される結晶種領域の形成を特徴とする（例えば、特許文
献１を参照。）。
【０００７】このような局所的な結晶化は、上記結晶種
領域を起点にして横方向へ引き起こされる。この技術を
用いることによって、上記ポリシリコン薄膜の局所的な
領域の品質は向上し、上記横方向成長の方向に沿って、
上記結晶粒の粒界を劇的に減少させることができる。垂
直方向においては、結晶粒界は一層減少する傾向にあ
る。そのため、チャネル領域を有する最良のＴＦＴが、
局所的な高品質ポリシリコン領域内に形成される。
領域を起点にして横方向へ引き起こされる。この技術を
用いることによって、上記ポリシリコン薄膜の局所的な
領域の品質は向上し、上記横方向成長の方向に沿って、
上記結晶粒の粒界を劇的に減少させることができる。垂
直方向においては、結晶粒界は一層減少する傾向にあ
る。そのため、チャネル領域を有する最良のＴＦＴが、
局所的な高品質ポリシリコン領域内に形成される。
【０００８】上記チャネル領域は、上記結晶の横方向成
長の方向と平行な方向に形成されたチャネルを備えてい
る。この工程を用いると、規則正しい、あるいはある程
度規則正しい構造、又は単結晶構造を有する半導体物質
を、上記薄膜の所定領域に対する１種類、あるいは複数
種類のレーザパルス光の照射によって、形成することが
可能となる。パターン照射マスクは、上記レーザ光の局
所的は照射を規制する。この技術は、単結晶、あるいは
規則的な多結晶薄膜で形成された画素スイッチやドライ
バ回路を備えた、高速液晶表示素子の製造に用いること
ができる。
長の方向と平行な方向に形成されたチャネルを備えてい
る。この工程を用いると、規則正しい、あるいはある程
度規則正しい構造、又は単結晶構造を有する半導体物質
を、上記薄膜の所定領域に対する１種類、あるいは複数
種類のレーザパルス光の照射によって、形成することが
可能となる。パターン照射マスクは、上記レーザ光の局
所的は照射を規制する。この技術は、単結晶、あるいは
規則的な多結晶薄膜で形成された画素スイッチやドライ
バ回路を備えた、高速液晶表示素子の製造に用いること
ができる。
【０００９】特許文献２には、トランジスタのチャネル
層を多結晶シリコン薄膜に配置する技術が開示されてい
る。半導体要素からなる上記活性層は、異なる結晶特性
を有するシリコン薄膜が交互に積層されて形成されてい
る。しかしながら、この製造方法は、効率的な製造工程
を実現するために重大な制限を有していた（例えば、特
許文献２参照。）。
層を多結晶シリコン薄膜に配置する技術が開示されてい
る。半導体要素からなる上記活性層は、異なる結晶特性
を有するシリコン薄膜が交互に積層されて形成されてい
る。しかしながら、この製造方法は、効率的な製造工程
を実現するために重大な制限を有していた（例えば、特
許文献２参照。）。
【００１０】
【特許文献１】米国特許６３２９６２５号明細書
【特許文献２】米国特許６２８１４７０号公報
【００１１】
【発明が解決しようとする課題】上記特許文献に記載さ
れた発明において、トランジスタのチャネル領域が、ポ
リシリコン領域であるか単結晶領域であるか予め決めら
れた通り、正確に限定することができれば有利である。
また、レーザアニール工程で使用される遮蔽マスクによ
り、トランジスタチャネル領域をより一層正確に配置で
きるとすれば有利である。本発明は、このような課題に
鑑みなされたものである。
れた発明において、トランジスタのチャネル領域が、ポ
リシリコン領域であるか単結晶領域であるか予め決めら
れた通り、正確に限定することができれば有利である。
また、レーザアニール工程で使用される遮蔽マスクによ
り、トランジスタチャネル領域をより一層正確に配置で
きるとすれば有利である。本発明は、このような課題に
鑑みなされたものである。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るレーザアニール処理装置及びその方法
は、レーザ光をパターン化して照射するための遮蔽マス
クを使用することを特徴とする。
に、本発明に係るレーザアニール処理装置及びその方法
は、レーザ光をパターン化して照射するための遮蔽マス
クを使用することを特徴とする。
【００１３】上記マスクは、領域と呼ばれるブロックパ
ターンに分割されている。上記マスクは、照射装置によ
る正確な位置決めを可能とする位置決め用マークを形成
することができる。上記マスクは、レーザ光の多重露光
も可能とする。これらの特徴により、本発明に係るレー
ザアニール処理装置は、高性能なＴＦＴの提供を可能と
し、多大な利益をもたらすことができる。上記レーザア
ニール処理装置は、局所的な高品質ポリシリコン領域の
配置と方向性を、ＴＦＴチャネル領域の配置設計に合致
するように制御することができる。
ターンに分割されている。上記マスクは、照射装置によ
る正確な位置決めを可能とする位置決め用マークを形成
することができる。上記マスクは、レーザ光の多重露光
も可能とする。これらの特徴により、本発明に係るレー
ザアニール処理装置は、高性能なＴＦＴの提供を可能と
し、多大な利益をもたらすことができる。上記レーザア
ニール処理装置は、局所的な高品質ポリシリコン領域の
配置と方向性を、ＴＦＴチャネル領域の配置設計に合致
するように制御することができる。
【００１４】本発明に係る遮蔽マスクは、上記ポリシリ
コンＴＦＴのチャネル領域の配置設計に対応した、様々
な開口パターンを有する多数の領域を備える。ある開口
パターンは、ポリシリコン物質の結晶種領域を形成する
ように設計されている。該結晶種領域は、同じ開口パタ
ーンを通って移動するレーザ光によって、上記基板に対
して横方向に成長する。他の開口パターンは、上記照射
装置によって使用される位置決め用マークを形成する。
該位置決め用マークは、ポリシリコンからなる島状領域
と局所的な高品質ポリシリコン領域とを正確に規定す
る。
コンＴＦＴのチャネル領域の配置設計に対応した、様々
な開口パターンを有する多数の領域を備える。ある開口
パターンは、ポリシリコン物質の結晶種領域を形成する
ように設計されている。該結晶種領域は、同じ開口パタ
ーンを通って移動するレーザ光によって、上記基板に対
して横方向に成長する。他の開口パターンは、上記照射
装置によって使用される位置決め用マークを形成する。
該位置決め用マークは、ポリシリコンからなる島状領域
と局所的な高品質ポリシリコン領域とを正確に規定す
る。
【００１５】上記レーザ光の照射は、上記遮蔽マスクの
ある１つの領域を用いて、上記基板上の同じ領域に多重
露光することが可能であるため、上記レーザ光のエネル
ギの変動によって引き起こされる上記ポリシリコン薄膜
の欠陥を防止することができる。
ある１つの領域を用いて、上記基板上の同じ領域に多重
露光することが可能であるため、上記レーザ光のエネル
ギの変動によって引き起こされる上記ポリシリコン薄膜
の欠陥を防止することができる。
【００１６】よって、本発明に係る複数の開口パターン
を有する遮蔽マスクを用いる方法は、シリコン基板を供
給する工程と、多数の開口パターンを有する多重露光用
遮蔽マスクを供給する工程と、基板上に位置決め用マー
クを形成する工程と、位置決め用マークに従って、多数
の開口パターン内の基板をレーザアニール処理する工程
と、位置決め用マークに対応した多数のポリシリコン領
域を形成する工程と、上記多数のポリシリコン領域内に
対応した多数のトランジスタチャネル領域を形成する工
程とを含む。
を有する遮蔽マスクを用いる方法は、シリコン基板を供
給する工程と、多数の開口パターンを有する多重露光用
遮蔽マスクを供給する工程と、基板上に位置決め用マー
クを形成する工程と、位置決め用マークに従って、多数
の開口パターン内の基板をレーザアニール処理する工程
と、位置決め用マークに対応した多数のポリシリコン領
域を形成する工程と、上記多数のポリシリコン領域内に
対応した多数のトランジスタチャネル領域を形成する工
程とを含む。
【００１７】上記方法において、複数の開口パターンに
よるレーザアニール処理は、第１の開口パターンを用い
て基板上の第１の領域をレーザアニール処理する工程
と、上記基板上において上記第１の領域に隣接した第２
の領域を繰り返してレーザアニール処理する工程とを含
む。次に、上記複数の多結晶領域を形成する工程は、上
記繰り返して行うレーザアニール処理により、横方向へ
結晶を成長させる工程を含む。
よるレーザアニール処理は、第１の開口パターンを用い
て基板上の第１の領域をレーザアニール処理する工程
と、上記基板上において上記第１の領域に隣接した第２
の領域を繰り返してレーザアニール処理する工程とを含
む。次に、上記複数の多結晶領域を形成する工程は、上
記繰り返して行うレーザアニール処理により、横方向へ
結晶を成長させる工程を含む。
【００１８】典型的には、上記遮蔽マスクは複数の領域
を有し、各領域は少なくとも１つの開口パターンを有す
る。上記遮蔽マスクのある領域は、それに対応する開口
パターンを作るために選択される。上記領域が複数の開
口パターンを有するとすると、上記マスク内の領域を選
択することにより、選択された領域を用いて、すべての
領域に対応する開口パターンを作ることができる。
を有し、各領域は少なくとも１つの開口パターンを有す
る。上記遮蔽マスクのある領域は、それに対応する開口
パターンを作るために選択される。上記領域が複数の開
口パターンを有するとすると、上記マスク内の領域を選
択することにより、選択された領域を用いて、すべての
領域に対応する開口パターンを作ることができる。
【００１９】特に、複数の開口パターンを作るために上
記遮蔽マスクを用いる工程は、複数の開口パターンを備
えた第１のマスクを選択する工程と、上記位置決め用マ
ークを用いる工程と、上記基板を上記第１のマスクに位
置決めする工程と、複数の開口パターンを用いて基板上
に繰り返してレーザアニール処理を行うための第１の遮
蔽領域を使用する工程と、複数の開口パターンを有する
第２の遮蔽領域を選択する工程と、上記基板を第２の遮
蔽領域に位置決めするため、位置決め用マークを用いる
工程と、基板上の領域に繰り返してレーザアニール処理
を行うために、複数の開口パターンを有する第２の遮蔽
領域を使用する工程とを含む。
記遮蔽マスクを用いる工程は、複数の開口パターンを備
えた第１のマスクを選択する工程と、上記位置決め用マ
ークを用いる工程と、上記基板を上記第１のマスクに位
置決めする工程と、複数の開口パターンを用いて基板上
に繰り返してレーザアニール処理を行うための第１の遮
蔽領域を使用する工程と、複数の開口パターンを有する
第２の遮蔽領域を選択する工程と、上記基板を第２の遮
蔽領域に位置決めするため、位置決め用マークを用いる
工程と、基板上の領域に繰り返してレーザアニール処理
を行うために、複数の開口パターンを有する第２の遮蔽
領域を使用する工程とを含む。
【００２０】そして、多結晶領域を形成する工程は、第
１の遮蔽領域を用いたレーザアニール処理により、複数
の多結晶領域を形成する工程と、第２の遮蔽領域を用い
たレーザアニール処理により、複数の多結晶領域を形成
する工程とを含む。
１の遮蔽領域を用いたレーザアニール処理により、複数
の多結晶領域を形成する工程と、第２の遮蔽領域を用い
たレーザアニール処理により、複数の多結晶領域を形成
する工程とを含む。
【００２１】具体的に、請求項１に係る発明は、遮蔽マ
スクを用いたレーザアニール処理方法であって、基板上
に位置決め用マークを形成する工程と、上記位置決め用
マークにより、複数の開口パターンを基板領域にレーザ
アニール処理する工程と、上記基板領域に対応した複数
の多結晶領域を形成する工程とを含むレーザアニール処
理方法である。
スクを用いたレーザアニール処理方法であって、基板上
に位置決め用マークを形成する工程と、上記位置決め用
マークにより、複数の開口パターンを基板領域にレーザ
アニール処理する工程と、上記基板領域に対応した複数
の多結晶領域を形成する工程とを含むレーザアニール処
理方法である。
【００２２】請求項２に係る発明は、請求項１に記載の
レーザアニール処理方法であって、上記基板上に形成さ
れた複数の多結晶領域に対応した複数のトランジスタチ
ャネル領域を形成する工程を含む、レーザアニール処理
方法である。
レーザアニール処理方法であって、上記基板上に形成さ
れた複数の多結晶領域に対応した複数のトランジスタチ
ャネル領域を形成する工程を含む、レーザアニール処理
方法である。
【００２３】請求項３に係る発明は、請求項１に記載の
レーザアニール処理方法であって、シリコン基板を供給
する工程を含み、上記対応した複数の多結晶領域を形成
する工程は、ポリシリコン領域を形成する工程を含む、
レーザアニール処理方法である。
レーザアニール処理方法であって、シリコン基板を供給
する工程を含み、上記対応した複数の多結晶領域を形成
する工程は、ポリシリコン領域を形成する工程を含む、
レーザアニール処理方法である。
【００２４】請求項４に係る発明は、請求項３に記載の
レーザアニール処理方法であって、上記位置決め用マー
クにより、複数の開口パターンを基板領域にレーザアニ
ール処理する工程は、上記基板の少なくとも２箇所の角
部に形成された位置決め用マークを用いて、矩形状の基
板領域を形成する工程を含む、レーザアニール処理方法
である。
レーザアニール処理方法であって、上記位置決め用マー
クにより、複数の開口パターンを基板領域にレーザアニ
ール処理する工程は、上記基板の少なくとも２箇所の角
部に形成された位置決め用マークを用いて、矩形状の基
板領域を形成する工程を含む、レーザアニール処理方法
である。
【００２５】請求項５に係る発明は、請求項４に記載の
レーザアニール処理方法であって、複数の開口パターン
のレーザアニール処理工程は、第１の開口パターンを用
いて第１の基板領域をレーザアニール処理する工程と、
第２の開口パターンを用いて第２の基板領域を形成する
工程とを含む、レーザアニール処理方法である。
レーザアニール処理方法であって、複数の開口パターン
のレーザアニール処理工程は、第１の開口パターンを用
いて第１の基板領域をレーザアニール処理する工程と、
第２の開口パターンを用いて第２の基板領域を形成する
工程とを含む、レーザアニール処理方法である。
【００２６】請求項６に係る発明は、請求項５に記載の
レーザアニール処理方法であって、第１の開口パターン
を用いて第１の基板領域をレーザアニール処理する工程
は、第１の開口パターンを用いて上記第１の基板領域の
第１の領域をレーザアニール処理する工程と、上記基板
領域内で上記第１の領域に隣接する第２の領域を繰り返
してレーザアニール処理する工程とを含み、対応する複
数の多結晶領域を形成する工程は、上記繰り返して行わ
れるレーザアニール処理工程によって横方向へ結晶を成
長させる工程を含む、レーザアニール処理方法である。
レーザアニール処理方法であって、第１の開口パターン
を用いて第１の基板領域をレーザアニール処理する工程
は、第１の開口パターンを用いて上記第１の基板領域の
第１の領域をレーザアニール処理する工程と、上記基板
領域内で上記第１の領域に隣接する第２の領域を繰り返
してレーザアニール処理する工程とを含み、対応する複
数の多結晶領域を形成する工程は、上記繰り返して行わ
れるレーザアニール処理工程によって横方向へ結晶を成
長させる工程を含む、レーザアニール処理方法である。
【００２７】請求項７に係る発明は、請求項６に記載の
レーザアニール処理方法であって、更に、複数の開口パ
ターンを有する遮蔽マスクを使用する工程を含み、複数
の開口パターンをレーザアニール処理する工程は、上記
複数の開口パターンを形成するために遮蔽マスクを使用
する工程を含む、レーザアニール処理方法である。
レーザアニール処理方法であって、更に、複数の開口パ
ターンを有する遮蔽マスクを使用する工程を含み、複数
の開口パターンをレーザアニール処理する工程は、上記
複数の開口パターンを形成するために遮蔽マスクを使用
する工程を含む、レーザアニール処理方法である。
【００２８】請求項８に記載の発明は、請求項７に記載
のレーザアニール処理方法であって、上記複数の開口パ
ターンを有する遮蔽マスクパターンを使用する工程は、
少なくとも１種類の開口パターンを有する複数の遮蔽領
域に分割された遮蔽マスクを使用する工程を含み上記複
数の開口パターンを形成するために遮蔽マスクを使用す
る工程は、上記基板上の開口パターンに対応した遮蔽領
域を選択する工程を含む、レーザアニール処理方法であ
る。
のレーザアニール処理方法であって、上記複数の開口パ
ターンを有する遮蔽マスクパターンを使用する工程は、
少なくとも１種類の開口パターンを有する複数の遮蔽領
域に分割された遮蔽マスクを使用する工程を含み上記複
数の開口パターンを形成するために遮蔽マスクを使用す
る工程は、上記基板上の開口パターンに対応した遮蔽領
域を選択する工程を含む、レーザアニール処理方法であ
る。
【００２９】請求項９に係る発明は、請求項８に記載の
レーザアニール処理方法であって、上記少なくとも１種
類の開口パターンを有する複数の遮蔽領域に分割された
遮蔽マスクを使用する工程は、第１の開口パターンを有
する第１の遮蔽領域を使用する工程と、第２の開口パタ
ーンを有する第２の遮蔽領域を使用する工程とを含み、
上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、上記遮蔽マスクの第１の遮蔽領域を用
いて、上記第１の開口パターンをレーザアニール処理す
る工程と、上記遮蔽マスクの第２の遮蔽領域を用いて、
上記第２の開口パターンをレーザアニール処理する工程
とを含む、レーザアニール処理方法である。
レーザアニール処理方法であって、上記少なくとも１種
類の開口パターンを有する複数の遮蔽領域に分割された
遮蔽マスクを使用する工程は、第１の開口パターンを有
する第１の遮蔽領域を使用する工程と、第２の開口パタ
ーンを有する第２の遮蔽領域を使用する工程とを含み、
上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、上記遮蔽マスクの第１の遮蔽領域を用
いて、上記第１の開口パターンをレーザアニール処理す
る工程と、上記遮蔽マスクの第２の遮蔽領域を用いて、
上記第２の開口パターンをレーザアニール処理する工程
とを含む、レーザアニール処理方法である。
【００３０】請求項１０に係る発明は、請求項９に記載
のレーザアニール処理方法であって、上記少なくとも１
種類の開口パターンを有する複数の遮蔽領域に分割され
た遮蔽マスクを使用する工程において、各遮蔽領域はそ
れぞれ複数の開口パターンを有し、上記複数の開口パタ
ーンを形成するために遮蔽マスクを使用する工程は、上
記各遮蔽領域の使用によって複数の開口パターンを形成
する工程を含む、レーザアニール処理方法である。
のレーザアニール処理方法であって、上記少なくとも１
種類の開口パターンを有する複数の遮蔽領域に分割され
た遮蔽マスクを使用する工程において、各遮蔽領域はそ
れぞれ複数の開口パターンを有し、上記複数の開口パタ
ーンを形成するために遮蔽マスクを使用する工程は、上
記各遮蔽領域の使用によって複数の開口パターンを形成
する工程を含む、レーザアニール処理方法である。
【００３１】請求項１１に係る発明は、請求項１０に記
載のレーザアニール処理方法であって、上記複数の開口
パターンを形成するために遮蔽マスクを使用する工程
は、複数の開口パターンを有する第１の遮蔽領域を選択
する工程と、上記位置決め用マークを使用して上記基板
領域を上記第１のマスクに位置決めする工程と、複数の
開口パターンを用いて繰り返してレーザアニール処理す
るために上記第１の遮蔽領域を使用する工程と、複数の
開口パターンを有する第２の遮蔽領域を選択する工程
と、上記位置決め用マークを使用して上記基板領域を上
記第２のマスクに位置決めする工程と、複数の開口パタ
ーンを用いて繰り返してレーザアニール処理するために
上記第２の遮蔽領域を使用する工程とを含み、複数の開
口パターン内に多結晶領域を形成する工程は、上記第１
の遮蔽領域を用いたレーザアニール処理によって複数の
多結晶領域を形成する工程と、上記第２の遮蔽領域を用
いたレーザアニール処理によって複数の多結晶領域を形
成する工程と、を含むレーザアニール処理方法である。
載のレーザアニール処理方法であって、上記複数の開口
パターンを形成するために遮蔽マスクを使用する工程
は、複数の開口パターンを有する第１の遮蔽領域を選択
する工程と、上記位置決め用マークを使用して上記基板
領域を上記第１のマスクに位置決めする工程と、複数の
開口パターンを用いて繰り返してレーザアニール処理す
るために上記第１の遮蔽領域を使用する工程と、複数の
開口パターンを有する第２の遮蔽領域を選択する工程
と、上記位置決め用マークを使用して上記基板領域を上
記第２のマスクに位置決めする工程と、複数の開口パタ
ーンを用いて繰り返してレーザアニール処理するために
上記第２の遮蔽領域を使用する工程とを含み、複数の開
口パターン内に多結晶領域を形成する工程は、上記第１
の遮蔽領域を用いたレーザアニール処理によって複数の
多結晶領域を形成する工程と、上記第２の遮蔽領域を用
いたレーザアニール処理によって複数の多結晶領域を形
成する工程と、を含むレーザアニール処理方法である。
【００３２】請求項１２に係る発明は、請求項１１に記
載のレーザアニール処理方法であって、上記複数の多結
晶領域内で対応した複数のトランジスタチャネル領域を
形成する工程は、画素領域、ゲートドライバ領域、ソー
スドライバ領域、デジタル／アナログ変換領域、アナロ
グ増幅領域、送りレジスタ領域、メモリ領域、あるいは
マイクロプロセッサ領域の中から選択された領域を形成
する液晶ディスプレイパネルを形成する工程を含む、レ
ーザアニール処理方法である。
載のレーザアニール処理方法であって、上記複数の多結
晶領域内で対応した複数のトランジスタチャネル領域を
形成する工程は、画素領域、ゲートドライバ領域、ソー
スドライバ領域、デジタル／アナログ変換領域、アナロ
グ増幅領域、送りレジスタ領域、メモリ領域、あるいは
マイクロプロセッサ領域の中から選択された領域を形成
する液晶ディスプレイパネルを形成する工程を含む、レ
ーザアニール処理方法である。
【００３３】請求項１３に係る発明は、請求項８に記載
のレーザアニール処理方法であって、それぞれ少なくと
も１種類の開口パターンを有する複数の領域を備えた遮
蔽マスクを使用する工程は、第１の開口パターンを有す
る第１の遮蔽領域と、第２の開口パターンを有する第２
の遮蔽領域を備えた遮蔽マスクの使用を含み、上記複数
の開口パターンを形成するための上記遮蔽マスクの使用
は、上記遮蔽マスクの第１の領域に形成された第１の開
口パターンを使用して、上記基板上の第１の方向へ繰り
返してレーザアニール処理する工程と、上記遮蔽マスク
の第２の領域に形成された第２の開口パターンを使用し
て、上記第１の方向と直交する基板上の第２の方向へ繰
り返してレーザアニール処理する工程とを、含むレーザ
アニール処理方法である。
のレーザアニール処理方法であって、それぞれ少なくと
も１種類の開口パターンを有する複数の領域を備えた遮
蔽マスクを使用する工程は、第１の開口パターンを有す
る第１の遮蔽領域と、第２の開口パターンを有する第２
の遮蔽領域を備えた遮蔽マスクの使用を含み、上記複数
の開口パターンを形成するための上記遮蔽マスクの使用
は、上記遮蔽マスクの第１の領域に形成された第１の開
口パターンを使用して、上記基板上の第１の方向へ繰り
返してレーザアニール処理する工程と、上記遮蔽マスク
の第２の領域に形成された第２の開口パターンを使用し
て、上記第１の方向と直交する基板上の第２の方向へ繰
り返してレーザアニール処理する工程とを、含むレーザ
アニール処理方法である。
【００３４】請求項１４に係る発明は、請求項１３に記
載のレーザアニール処理方法であって、横方向に方向を
定めることができるレーザ光の使用を含み、上記第１の
領域をレーザアニール処理する工程は、上記レーザ光を
第１の方向に定める工程と、上記第２の領域をレーザア
ニール処理する工程は、上記レーザ光を上記第１の方向
と直交する第２の方向に定める工程とを、含むレーザア
ニール処理方法である。
載のレーザアニール処理方法であって、横方向に方向を
定めることができるレーザ光の使用を含み、上記第１の
領域をレーザアニール処理する工程は、上記レーザ光を
第１の方向に定める工程と、上記第２の領域をレーザア
ニール処理する工程は、上記レーザ光を上記第１の方向
と直交する第２の方向に定める工程とを、含むレーザア
ニール処理方法である。
【００３５】請求項１５に係る発明は、複数のパターン
を有する遮蔽マスクであって、複数の遮蔽領域と少なく
との１つの位置決め用開口部と、レーザアニール処理用
の複数の開口パターンを備え、上記各遮蔽領域は、少な
くとも１種類の開口パターンを有することを特徴とする
レーザアニール処理用マスクである。
を有する遮蔽マスクであって、複数の遮蔽領域と少なく
との１つの位置決め用開口部と、レーザアニール処理用
の複数の開口パターンを備え、上記各遮蔽領域は、少な
くとも１種類の開口パターンを有することを特徴とする
レーザアニール処理用マスクである。
【００３６】請求項１６に係る発明は、請求項１５に記
載のレーザアニール処理用マスクであって、上記各遮蔽
領域は、複数の種類のパターンを有する開口部を備えた
レーザアニール処理用マスクである。
載のレーザアニール処理用マスクであって、上記各遮蔽
領域は、複数の種類のパターンを有する開口部を備えた
レーザアニール処理用マスクである。
【００３７】請求項１７に係る発明は、請求項１５に記
載のレーザアニール処理用マスクであって、上記各遮蔽
領域は、所定の長さと所定の幅を有する矩形状に区画さ
れているレーザアニール処理用マスクである。
載のレーザアニール処理用マスクであって、上記各遮蔽
領域は、所定の長さと所定の幅を有する矩形状に区画さ
れているレーザアニール処理用マスクである。
【００３８】請求項１８に係る発明は、請求項１７に記
載のレーザアニール処理用マスクであって、上記複数の
遮蔽領域は、第１の領域と第１の領域に対して直交して
配置された第２の領域を含む、レーザアニール処理用マ
スクである。
載のレーザアニール処理用マスクであって、上記複数の
遮蔽領域は、第１の領域と第１の領域に対して直交して
配置された第２の領域を含む、レーザアニール処理用マ
スクである。
【００３９】請求項１９に係る発明は、請求項１７に記
載のレーザアニール処理用マスクであって、上記マスク
は、基板上に位置参照用マークを形成するための位置決
め用開口部を少なくとも１つ有する基準領域を、少なく
とも１つ含む、レーザアニール処理用マスクである。
載のレーザアニール処理用マスクであって、上記マスク
は、基板上に位置参照用マークを形成するための位置決
め用開口部を少なくとも１つ有する基準領域を、少なく
とも１つ含む、レーザアニール処理用マスクである。
【００４０】請求項２０に係る発明は、請求項１９に記
載のレーザアニール処理用マスクであって、上記マスク
は、少なくとも２つの角部を有し、上記第１の基準領域
は、第１の角部に形成され、第２の基準領域は第２の角
部に形成されている、レーザアニール処理用マスクであ
る。
載のレーザアニール処理用マスクであって、上記マスク
は、少なくとも２つの角部を有し、上記第１の基準領域
は、第１の角部に形成され、第２の基準領域は第２の角
部に形成されている、レーザアニール処理用マスクであ
る。
【００４１】請求項２１に係る発明は、請求項１６に記
載のレーザアニール処理用マスクであって、上記第１の
遮蔽領域は、第１の長さと第１の幅を有する矩形状に形
成された第１の開口パターンと、上記第２の遮蔽領域
は、第２の長さと第２の幅を有し、上記第１の開口部に
対して直交して配置された第２の開口パターンを有す
る、レーザアニール処理用マスクである。
載のレーザアニール処理用マスクであって、上記第１の
遮蔽領域は、第１の長さと第１の幅を有する矩形状に形
成された第１の開口パターンと、上記第２の遮蔽領域
は、第２の長さと第２の幅を有し、上記第１の開口部に
対して直交して配置された第２の開口パターンを有す
る、レーザアニール処理用マスクである。
【００４２】請求項２２に係る発明は、複数のパターン
を有する遮蔽マスクを用いたレーザアニール処理装置で
あって、レーザ光を発生するレーザ装置と、遮蔽マスク
を備え、上記遮蔽マスクは、複数の遮蔽領域と、少なく
とも１つの位置決め用開口部と、複数のレーザアニール
処理用の開口パターンとを備え、上記各遮蔽領域は、少
なくとの１種類の開口パターンを有するレーザアニール
処理装置である。
を有する遮蔽マスクを用いたレーザアニール処理装置で
あって、レーザ光を発生するレーザ装置と、遮蔽マスク
を備え、上記遮蔽マスクは、複数の遮蔽領域と、少なく
とも１つの位置決め用開口部と、複数のレーザアニール
処理用の開口パターンとを備え、上記各遮蔽領域は、少
なくとの１種類の開口パターンを有するレーザアニール
処理装置である。
【００４３】請求項２３に係る発明は、請求項２２に記
載のレーザアニール処理装置であって、上記各遮蔽領域
は、複数のパターンの開口部を有するレーザアニール処
理装置である。
載のレーザアニール処理装置であって、上記各遮蔽領域
は、複数のパターンの開口部を有するレーザアニール処
理装置である。
【００４４】請求項２４に係る発明は、請求項２２に記
載のレーザアニール処理装置であって、上記レーザ装置
は、所定の長さと所定の幅を有する矩形状に規定された
レーザ光を供給し、上記各遮蔽領域は、上記所定の長さ
と上記所定の幅とに規定されているレーザアニール処理
装置である。
載のレーザアニール処理装置であって、上記レーザ装置
は、所定の長さと所定の幅を有する矩形状に規定された
レーザ光を供給し、上記各遮蔽領域は、上記所定の長さ
と上記所定の幅とに規定されているレーザアニール処理
装置である。
【００４５】請求項２５に係る発明は、請求項２４に記
載のレーザアニール処理装置であって、上記レーザ装置
は、上記遮蔽マスクに対して第１の方向に供給されるレ
ーザ光を、上記第１の方向に直交する第２の方向へ移動
させることが可能であり、上記複数の遮蔽領域は、第１
の領域と第１の領域に対して直交して配置される第２の
領域を有するレーザアニール処理装置である。
載のレーザアニール処理装置であって、上記レーザ装置
は、上記遮蔽マスクに対して第１の方向に供給されるレ
ーザ光を、上記第１の方向に直交する第２の方向へ移動
させることが可能であり、上記複数の遮蔽領域は、第１
の領域と第１の領域に対して直交して配置される第２の
領域を有するレーザアニール処理装置である。
【００４６】請求項２６に係る発明は、請求項２４に記
載のレーザアニール処理装置であって、上記マスクは、
少なくとも１つの基準領域を有し、上記基準領域は、基
板上に位置参照用マークを形成するための位置決め用開
口部を少なくとも１つ有するレーザアニール処理装置で
ある。
載のレーザアニール処理装置であって、上記マスクは、
少なくとも１つの基準領域を有し、上記基準領域は、基
板上に位置参照用マークを形成するための位置決め用開
口部を少なくとも１つ有するレーザアニール処理装置で
ある。
【００４７】請求項２７に係る発明は、請求項２６に記
載のレーザアニール処理装置であって、上記マスクは、
少なくとも２つの角部を有し、第１の角部に形成された
第１の基準領域と、第２の角部に形成された第２の角部
を有するレーザアニール処理装置である。
載のレーザアニール処理装置であって、上記マスクは、
少なくとも２つの角部を有し、第１の角部に形成された
第１の基準領域と、第２の角部に形成された第２の角部
を有するレーザアニール処理装置である。
【００４８】請求項２８に係る発明は、請求項２７に記
載のレーザアニール処理装置であって、複数の矩形状の
基板領域を有するシリコン基板を有し、上記各基板領域
は、上記マスク上の基準領域に対応して、少なくとも２
つの角部に形成された位置決め用マークと、上記遮蔽領
域によってレーザアニール処理されて形成される複数の
多結晶領域とを備えたレーザアニール処理装置である。
載のレーザアニール処理装置であって、複数の矩形状の
基板領域を有するシリコン基板を有し、上記各基板領域
は、上記マスク上の基準領域に対応して、少なくとも２
つの角部に形成された位置決め用マークと、上記遮蔽領
域によってレーザアニール処理されて形成される複数の
多結晶領域とを備えたレーザアニール処理装置である。
【００４９】請求項２９に係る発明は、請求項２８に記
載のレーザアニール処理装置であって、上記第１の遮蔽
領域は、第１の長さと第１の幅とを有する矩形状に形成
された第１の開口パターンを有し、上記第２の遮蔽領域
は、第２の長さと第２の幅とを有する矩形状に形成さ
れ、上記第１の開口パターンに対して直交して配置され
た第２の開口パターンを有するレーザアニール処理装置
である。
載のレーザアニール処理装置であって、上記第１の遮蔽
領域は、第１の長さと第１の幅とを有する矩形状に形成
された第１の開口パターンを有し、上記第２の遮蔽領域
は、第２の長さと第２の幅とを有する矩形状に形成さ
れ、上記第１の開口パターンに対して直交して配置され
た第２の開口パターンを有するレーザアニール処理装置
である。
【００５０】請求項３０に係る発明は、請求項２９に記
載のレーザアニール処理装置であって、上記基板は、上
記第１の開口パターン有する第１の遮蔽領域によって、
第１の方向に横方向へ成長した第１の多結晶領域と、上
記第２の開口パターン有する第２の遮蔽領域によって、
上記第１の方向と直交する第２の方向に横方向へ成長し
た第２の多結晶領域とを含む、レーザアニール処理装置
である。
載のレーザアニール処理装置であって、上記基板は、上
記第１の開口パターン有する第１の遮蔽領域によって、
第１の方向に横方向へ成長した第１の多結晶領域と、上
記第２の開口パターン有する第２の遮蔽領域によって、
上記第１の方向と直交する第２の方向に横方向へ成長し
た第２の多結晶領域とを含む、レーザアニール処理装置
である。
【００５１】
【発明の実施の形態】以下、図面に基づき本発明に係る
実施の形態について詳細に説明する。
実施の形態について詳細に説明する。
【００５２】図１（ａ）から図１（ｃ）は、本発明の一
実施形態に係る多重露光用の遮蔽マスク１００の平面図
である。
実施形態に係る多重露光用の遮蔽マスク１００の平面図
である。
【００５３】図１（ａ）に示すように、上記マスク１０
０は、複数の開口部を有する多数の遮蔽領域を備える。
上記遮蔽領域は、１０２、１０４、１０６、１０８、１
１０、１１２、１１４及び１１６として示されている。
上記各領域は、それぞれ少なくとも１種類の整列した開
口部を有する。図１（ａ）に示すように、遮蔽領域１０
６は、少なくとも２種類の開口部を有する。図１（ｂ）
に上記開口部の詳細を示す。同様に、図１（ｃ）は、遮
蔽領域１０８の開口部の詳細を示す。図１（ａ）に示す
ように、遮蔽マスク１００は、多数のレーザアニール処
理用の遮蔽領域を有し、各遮蔽領域は、それぞれ少なく
とも１種類の開口パターンを有する。例えば、遮蔽領域
１０６のように、各遮蔽領域は数種類の開口パターンを
有する。
０は、複数の開口部を有する多数の遮蔽領域を備える。
上記遮蔽領域は、１０２、１０４、１０６、１０８、１
１０、１１２、１１４及び１１６として示されている。
上記各領域は、それぞれ少なくとも１種類の整列した開
口部を有する。図１（ａ）に示すように、遮蔽領域１０
６は、少なくとも２種類の開口部を有する。図１（ｂ）
に上記開口部の詳細を示す。同様に、図１（ｃ）は、遮
蔽領域１０８の開口部の詳細を示す。図１（ａ）に示す
ように、遮蔽マスク１００は、多数のレーザアニール処
理用の遮蔽領域を有し、各遮蔽領域は、それぞれ少なく
とも１種類の開口パターンを有する。例えば、遮蔽領域
１０６のように、各遮蔽領域は数種類の開口パターンを
有する。
【００５４】通常、各遮蔽領域は、長さと幅を有する矩
形状に規定される。例えば、遮蔽領域１１４は、長さ１
２２と幅１２４を有する。しかしながら、本発明に係る
遮蔽領域は、ある単一の形状に限定されるものではな
い。また、上記遮蔽マスク１００において、矩形状の遮
蔽領域は横向きに配置するのが一般的である。例えば、
遮蔽領域１１２は、横向きに配置されるか、あるいは遮
蔽領域１１４に対して直角に配置される。
形状に規定される。例えば、遮蔽領域１１４は、長さ１
２２と幅１２４を有する。しかしながら、本発明に係る
遮蔽領域は、ある単一の形状に限定されるものではな
い。また、上記遮蔽マスク１００において、矩形状の遮
蔽領域は横向きに配置するのが一般的である。例えば、
遮蔽領域１１２は、横向きに配置されるか、あるいは遮
蔽領域１１４に対して直角に配置される。
【００５５】遮蔽マスク１００は、基板上の参照基準マ
ークに合わせるための少なくとも１つの位置決め用開口
部を備えた基準領域を備える。上記遮蔽マスク１００
は、少なくとも２箇所の角部を有し、第１の基準領域１
２６は第１の角部に形成され、第２の基準領域１２８は
第２の角部に形成されている。上記基準領域に形成され
た開口部は、十字状に形成されている。しかし、上記基
準領域は、必ずしも上記遮蔽マスク１００の角部に配置
される必要はなく、また、開口パターンも必ずしも図に
示すような形状である必要はない。
ークに合わせるための少なくとも１つの位置決め用開口
部を備えた基準領域を備える。上記遮蔽マスク１００
は、少なくとも２箇所の角部を有し、第１の基準領域１
２６は第１の角部に形成され、第２の基準領域１２８は
第２の角部に形成されている。上記基準領域に形成され
た開口部は、十字状に形成されている。しかし、上記基
準領域は、必ずしも上記遮蔽マスク１００の角部に配置
される必要はなく、また、開口パターンも必ずしも図に
示すような形状である必要はない。
【００５６】図１（ｂ）に示すように、遮蔽領域１０６
は、第１の長さ１３０と第１の幅１３２を有する矩形状
に形成された開口部１１８を有する。図１（ｃ）に示す
ように、遮蔽領域１０８は、第２の長さ１３４と第２の
幅１３６を有する矩形状に形成された開口部１２０を有
する。開口部１２０は、上記第１の開口部１１８に対し
て直角に配置されている。即ち、上記長さ１３４の方向
と長さ１３０の方向は直角である。
は、第１の長さ１３０と第１の幅１３２を有する矩形状
に形成された開口部１１８を有する。図１（ｃ）に示す
ように、遮蔽領域１０８は、第２の長さ１３４と第２の
幅１３６を有する矩形状に形成された開口部１２０を有
する。開口部１２０は、上記第１の開口部１１８に対し
て直角に配置されている。即ち、上記長さ１３４の方向
と長さ１３０の方向は直角である。
【００５７】図２は、本発明に係る多重露光用のレーザ
アニール処理装置の斜視図である。上記装置２００は、
レーザ光を供給するレーザ装置と、それに組み合わされ
た光学装置（図示せず。）を備える。上記レーザ光２０
２は、形状が制御されている。
アニール処理装置の斜視図である。上記装置２００は、
レーザ光を供給するレーザ装置と、それに組み合わされ
た光学装置（図示せず。）を備える。上記レーザ光２０
２は、形状が制御されている。
【００５８】また、上記装置は、上記詳細を説明したよ
うな遮蔽マスク１００を備える。
うな遮蔽マスク１００を備える。
【００５９】レンズ２０３は、上記マスクの開口部を通
過した後のレーザ光を基板上に投射する。
過した後のレーザ光を基板上に投射する。
【００６０】上記レーザ装置は、長さ２０４と幅２０６
を有する矩形状に規定された光線２０２を供給する。こ
の光線の長さ２０４と幅２０６は、図１（ａ）に示した
遮蔽領域の長さ１２２と幅１２４に合致する。上記光線
の照射面積は、上記遮蔽領域の面積と必ずしも合致する
必要はないが、略合致していることでレーザ光の利用効
率を向上させることができる。
を有する矩形状に規定された光線２０２を供給する。こ
の光線の長さ２０４と幅２０６は、図１（ａ）に示した
遮蔽領域の長さ１２２と幅１２４に合致する。上記光線
の照射面積は、上記遮蔽領域の面積と必ずしも合致する
必要はないが、略合致していることでレーザ光の利用効
率を向上させることができる。
【００６１】２０８で示されるように、上記レーザ装置
は、遮蔽マスクに沿って第１の方向（図に示されている
状態。）と、第１の方向に対して直交する第２の方向
（図に示されていない。）に光線を照射するために直角
に移動することができる。この直角方向の移動により、
上記レーザ光２０２が遮蔽領域へ横方向に移行すること
が可能になる。仮に、上記マスクが横方向の遮蔽領域を
持たない場合、上記レーザ光を横方向へ移動させる必要
ない。
は、遮蔽マスクに沿って第１の方向（図に示されている
状態。）と、第１の方向に対して直交する第２の方向
（図に示されていない。）に光線を照射するために直角
に移動することができる。この直角方向の移動により、
上記レーザ光２０２が遮蔽領域へ横方向に移行すること
が可能になる。仮に、上記マスクが横方向の遮蔽領域を
持たない場合、上記レーザ光を横方向へ移動させる必要
ない。
【００６２】図２に示されるシリコン基板２１０は、複
数の典型的には矩形状の領域２１６を有する。これらの
領域は、後に説明する図６に示すパネルとして表され
る。位置決め用マーク２１２と２１４は、各基板領域２
１６の少なくとの２箇所の角部に形成されている。
数の典型的には矩形状の領域２１６を有する。これらの
領域は、後に説明する図６に示すパネルとして表され
る。位置決め用マーク２１２と２１４は、各基板領域２
１６の少なくとの２箇所の角部に形成されている。
【００６３】上記遮蔽領域の１つによってレーザアニー
ル処理される結果、いくつかの多結晶パターンが上記基
板領域２１６の内側に形成される。下記において詳しく
説明するように、上記基板は、第１の開口部を有する第
１の遮蔽マスクによって第１の方向に向かって横方向に
成長した多結晶領域を有する。更に、上記基板は、第２
の開口部を有する第２の遮蔽マスクによって、上記第１
の方向と直交する第２の方向に向かって横方向に成長し
た多結晶領域を有する。
ル処理される結果、いくつかの多結晶パターンが上記基
板領域２１６の内側に形成される。下記において詳しく
説明するように、上記基板は、第１の開口部を有する第
１の遮蔽マスクによって第１の方向に向かって横方向に
成長した多結晶領域を有する。更に、上記基板は、第２
の開口部を有する第２の遮蔽マスクによって、上記第１
の方向と直交する第２の方向に向かって横方向に成長し
た多結晶領域を有する。
【００６４】次に、本実施形態に係る作用について説明
する。
する。
【００６５】上記遮蔽マスクを用いたアニール処理によ
るＬＣＤの製造において、シリコン前駆体薄膜、望まし
くは、プラズマＣＶＤ法により積層されたアモルファス
シリコン薄膜であって、５０（ｎｍ）の厚さを有するも
のが、ガラス、石英若しくはプラスチック製の基板上の
保護層（図示せず。）の上面に形成される。上記保護層
は、典型的には５００（ｎｍ）の厚さを有するＳｉＯ2
薄膜である。
るＬＣＤの製造において、シリコン前駆体薄膜、望まし
くは、プラズマＣＶＤ法により積層されたアモルファス
シリコン薄膜であって、５０（ｎｍ）の厚さを有するも
のが、ガラス、石英若しくはプラスチック製の基板上の
保護層（図示せず。）の上面に形成される。上記保護層
は、典型的には５００（ｎｍ）の厚さを有するＳｉＯ2
薄膜である。
【００６６】上記遮蔽マスクのある遮蔽領域と該マスク
に形成された開口部に照射されたレーザ光は、上記シリ
コン前駆体薄膜の上にレンズを通して照射される。上記
レーザ光はXeClマキシマレーザによって発生させること
ができる。上記光学装置は、少なくとも９０°回転する
ことができる。
に形成された開口部に照射されたレーザ光は、上記シリ
コン前駆体薄膜の上にレンズを通して照射される。上記
レーザ光はXeClマキシマレーザによって発生させること
ができる。上記光学装置は、少なくとも９０°回転する
ことができる。
【００６７】上記照射光学装置は、レンズとして示され
ているが、他の同等な光学装置や、更に優れた光学装置
であってもよい。他の同等な照射装置を使用した場合、
レーザ光のエネルギ密度が上記遮蔽マスクを損傷するほ
ど強い場合がある。そのような場合には、耐久性のある
マスク材料を用いなければならない。あるいは、照射す
る前、あるいは照射した後に、光線を分割したり再び統
合したりする技術が要求される。
ているが、他の同等な光学装置や、更に優れた光学装置
であってもよい。他の同等な照射装置を使用した場合、
レーザ光のエネルギ密度が上記遮蔽マスクを損傷するほ
ど強い場合がある。そのような場合には、耐久性のある
マスク材料を用いなければならない。あるいは、照射す
る前、あるいは照射した後に、光線を分割したり再び統
合したりする技術が要求される。
【００６８】図１に示すように、上記遮蔽マスクは、い
くつかの領域を備える。それらの領域内には、異なる開
口パターンが配列されている。上記領域の面積は、上記
光線の照射面積よりも小さいか、好ましくは照射面積と
合致する。各領域の上記開口部の配列は、その下方に配
される基板上の結晶種領域を結晶化し、シリコンの島状
領域を続いて形成されるＴＦＴのチャネル領域に合致さ
せて横方向に成長させるように設計されている。上記開
口部の配列とポリシリコンの島状領域の関係は、上記照
射光学装置の倍率の程度に依存する。上記倍率はフォト
リソグラフィ工程の露光に合致することが好ましい。ま
た、上記倍率は、１：１であってもよい。
くつかの領域を備える。それらの領域内には、異なる開
口パターンが配列されている。上記領域の面積は、上記
光線の照射面積よりも小さいか、好ましくは照射面積と
合致する。各領域の上記開口部の配列は、その下方に配
される基板上の結晶種領域を結晶化し、シリコンの島状
領域を続いて形成されるＴＦＴのチャネル領域に合致さ
せて横方向に成長させるように設計されている。上記開
口部の配列とポリシリコンの島状領域の関係は、上記照
射光学装置の倍率の程度に依存する。上記倍率はフォト
リソグラフィ工程の露光に合致することが好ましい。ま
た、上記倍率は、１：１であってもよい。
【００６９】上記遮蔽領域は、特定方向に向かう横方向
の結晶成長によって選択される。即ち、ある遮蔽領域
は、基板上の第１の方向に向かって横方向に成長する結
晶構造を形成するための開口部を有する。一方、他の遮
蔽領域は、上記第１の方向と直交する方向に向かって成
長する結晶構造を形成するための開口部を有する。
の結晶成長によって選択される。即ち、ある遮蔽領域
は、基板上の第１の方向に向かって横方向に成長する結
晶構造を形成するための開口部を有する。一方、他の遮
蔽領域は、上記第１の方向と直交する方向に向かって成
長する結晶構造を形成するための開口部を有する。
【００７０】図３（ａ）から図３（ｃ）は、直交する方
向への横成長を促す、異なった遮蔽領域の使用を示した
図である。図３（ａ）は、第１のチャネル領域３１と第
２のチャネル領域３２を備えたＴＦＴの平面図である。
向への横成長を促す、異なった遮蔽領域の使用を示した
図である。図３（ａ）は、第１のチャネル領域３１と第
２のチャネル領域３２を備えたＴＦＴの平面図である。
【００７１】図３（ｂ）は、第１の開口部３３を有する
第１の遮蔽領域の平面図である。開口部３３は、図３
（ａ）に示す第１の領域３１を形成する。上記開口部３
３を最初に通過したレーザ光は、結晶種領域３４を基板
上に形成する。上記マスク、具体的には開口部３３を、
上記基板を横切るように第１の方向３５へ移動させるに
つれて、上記結晶種は横方向へ成長する。
第１の遮蔽領域の平面図である。開口部３３は、図３
（ａ）に示す第１の領域３１を形成する。上記開口部３
３を最初に通過したレーザ光は、結晶種領域３４を基板
上に形成する。上記マスク、具体的には開口部３３を、
上記基板を横切るように第１の方向３５へ移動させるに
つれて、上記結晶種は横方向へ成長する。
【００７２】図３（ｃ）は、結晶化工程の次段階を図示
する。上記領域３６が形成された後、上記レーザ光を回
転させるとともに、開口部３７を有する第２の遮蔽領域
を使用する。開口部３７は、図３（ａ）のチャネル領域
３２に用いられる。開口部３７を最初に通過したレーザ
光は、上記シリコン基板上に結晶種領域３８を形成す
る。上記マスク、詳しくは開口部３７を上記基板を横切
るように第２の方向３９へ移動させるにつれて、上記結
晶種は横方向へ成長する４０。上記第１の方向３５は、
上記第２の方向３９と直交することに留意する。続い
て、横方向に成長した結晶領域３６と４０によって、図
３（ａ）に示すチャネル領域３１と３２が形成される。
同様にして、異なる開口部を有する他の遮蔽領域を用い
て基板上の他のチャネル領域を形成することも可能であ
る。
する。上記領域３６が形成された後、上記レーザ光を回
転させるとともに、開口部３７を有する第２の遮蔽領域
を使用する。開口部３７は、図３（ａ）のチャネル領域
３２に用いられる。開口部３７を最初に通過したレーザ
光は、上記シリコン基板上に結晶種領域３８を形成す
る。上記マスク、詳しくは開口部３７を上記基板を横切
るように第２の方向３９へ移動させるにつれて、上記結
晶種は横方向へ成長する４０。上記第１の方向３５は、
上記第２の方向３９と直交することに留意する。続い
て、横方向に成長した結晶領域３６と４０によって、図
３（ａ）に示すチャネル領域３１と３２が形成される。
同様にして、異なる開口部を有する他の遮蔽領域を用い
て基板上の他のチャネル領域を形成することも可能であ
る。
【００７３】図４及び図５は、上記マスクの基準領域の
詳細と、該基準領域を用いた結果、基板上に形成された
位置決め用マークを図示する。図４は、図１に示す基準
領域１２８の平面図である。図５は、図４のａ−ｂ線断
面図である。結晶化工程の行われる前に、位置決め用マ
ークは、上記シリコン前駆体薄膜上の予め定められた位
置に照射される。図４に示す開口パターンは、十字状で
あるが、他の形状を応用することも可能である。レーザ
光の照射は上記パターンを通して、上記シリコン薄膜５
２の稜線部５３へ導く。上記稜線部５３は、フォトリソ
グラフィ照射装置にインストールされたパターン認識手
段によって検出可能である。
詳細と、該基準領域を用いた結果、基板上に形成された
位置決め用マークを図示する。図４は、図１に示す基準
領域１２８の平面図である。図５は、図４のａ−ｂ線断
面図である。結晶化工程の行われる前に、位置決め用マ
ークは、上記シリコン前駆体薄膜上の予め定められた位
置に照射される。図４に示す開口パターンは、十字状で
あるが、他の形状を応用することも可能である。レーザ
光の照射は上記パターンを通して、上記シリコン薄膜５
２の稜線部５３へ導く。上記稜線部５３は、フォトリソ
グラフィ照射装置にインストールされたパターン認識手
段によって検出可能である。
【００７４】図６は、多数のパネルを備えた液晶ディス
プレイ基板６１の平面図であり、第１のパネル６２は例
示である。もし仮に、上記フォトリソグラフィ工程にお
いて、１つのパネルが１回の露光に対応するとすれば、
上記パネルの配置は、上記の通り少なくとも１種類の位
置決め用マークが必要となる。
プレイ基板６１の平面図であり、第１のパネル６２は例
示である。もし仮に、上記フォトリソグラフィ工程にお
いて、１つのパネルが１回の露光に対応するとすれば、
上記パネルの配置は、上記の通り少なくとも１種類の位
置決め用マークが必要となる。
【００７５】図７は、図６の第１のパネル６２の詳細図
である。上記の通り、位置決め用マーク７６、７７が形
成されている。データ配線ドライバ回路７２と、走査配
線ドライバ回路７４それぞれ対応する３つの異なる遮蔽
領域用いて結晶化される。画素領域７５は、点線で分け
られた副画素領域として結晶化されており、各副画素領
域は同じ遮蔽領域を使用して形成されている。これは、
各副画素領域は上記ＴＦＴの同じ配列を形成するからで
ある。あるいは、ある副画素領域は、異なったＴＦＴ配
列を備えるため、それら副画素領域は異なる遮蔽領域を
用いて形成される。
である。上記の通り、位置決め用マーク７６、７７が形
成されている。データ配線ドライバ回路７２と、走査配
線ドライバ回路７４それぞれ対応する３つの異なる遮蔽
領域用いて結晶化される。画素領域７５は、点線で分け
られた副画素領域として結晶化されており、各副画素領
域は同じ遮蔽領域を使用して形成されている。これは、
各副画素領域は上記ＴＦＴの同じ配列を形成するからで
ある。あるいは、ある副画素領域は、異なったＴＦＴ配
列を備えるため、それら副画素領域は異なる遮蔽領域を
用いて形成される。
【００７６】上記結晶化工程の後、上記シリコンの島状
領域は、従来から用いられているフォトリソグラフィ工
程により区画され、続いて、従来から用いられている製
造工程によりＴＦＴ素子として完成される。本発明に係
るポリシリコン化工程の適用は、液晶ディスプレイに限
定されるものではない。本工程は、センサーやデータ処
理装置といった、他の製品の製造に適用することも可能
である。
領域は、従来から用いられているフォトリソグラフィ工
程により区画され、続いて、従来から用いられている製
造工程によりＴＦＴ素子として完成される。本発明に係
るポリシリコン化工程の適用は、液晶ディスプレイに限
定されるものではない。本工程は、センサーやデータ処
理装置といった、他の製品の製造に適用することも可能
である。
【００７７】図８は、本発明に係るレーザアニール処理
のための多重露光方法を図示したフローチャート図であ
る。この方法は、明確に付番された工程の流れとして記
載されているが、明示的に述べた場合を除き、上記付番
の通りでなくてもよい。また、これら各工程のいくつか
は省略されるか、平行して実行されるか、あるいは厳密
に順番通りに行われない場合があってもよい。
のための多重露光方法を図示したフローチャート図であ
る。この方法は、明確に付番された工程の流れとして記
載されているが、明示的に述べた場合を除き、上記付番
の通りでなくてもよい。また、これら各工程のいくつか
は省略されるか、平行して実行されるか、あるいは厳密
に順番通りに行われない場合があってもよい。
【００７８】上記方法は、工程８００から開始される。
工程８０２において、シリコン基板が供給され、所定位
置に配置される。工程８０４において、上記基板に位置
決め用マークが形成される。工程８０６において、上記
位置決め用マークに従って多数の開口部における基板領
域がレーザアニール処理される。工程８０８において、
対応した複数の多結晶領域が形成される。工程８１０に
おいて、上記複数の多結晶領域に対応して多数のトラン
ジスタチャネル領域が形成される。上記基板がシリコン
製である場合、工程８１０において、多結晶シリコン領
域が形成される。
工程８０２において、シリコン基板が供給され、所定位
置に配置される。工程８０４において、上記基板に位置
決め用マークが形成される。工程８０６において、上記
位置決め用マークに従って多数の開口部における基板領
域がレーザアニール処理される。工程８０８において、
対応した複数の多結晶領域が形成される。工程８１０に
おいて、上記複数の多結晶領域に対応して多数のトラン
ジスタチャネル領域が形成される。上記基板がシリコン
製である場合、工程８１０において、多結晶シリコン領
域が形成される。
【００７９】本発明において、上記工程８０６の位置決
め用マークに従って多数の開口部における基板領域のレ
ーザアニール処理は、少なくとも基板領域の２つの角部
に、上記位置決め用マークを用いて矩形状の基板領域を
形成する工程を含んでいてもよい。
め用マークに従って多数の開口部における基板領域のレ
ーザアニール処理は、少なくとも基板領域の２つの角部
に、上記位置決め用マークを用いて矩形状の基板領域を
形成する工程を含んでいてもよい。
【００８０】また、本発明において、工程８０６ａの第
１の開口部を用いて第１の基板領域をレーザアニール処
理する工程は、副工程を含んでいてもよい。工程８０６
ａにおいて、上記第１の開口パターンを用いて、上記第
１の基板領域をレーザアニール処理する。工程８０６ｂ
において、第２の開口パターンを用いて、上記第２の基
板領域をレーザアニール処理する。
１の開口部を用いて第１の基板領域をレーザアニール処
理する工程は、副工程を含んでいてもよい。工程８０６
ａにおいて、上記第１の開口パターンを用いて、上記第
１の基板領域をレーザアニール処理する。工程８０６ｂ
において、第２の開口パターンを用いて、上記第２の基
板領域をレーザアニール処理する。
【００８１】また、本発明において、上記工程８０６ａ
は副工程を含むことも可能である。工程８０６ａ１にお
いて、第１の開口パターンを用いて、第１の基板領域内
の第１の領域をレーザアニール処理する。工程８０６ａ
２において、基板領域において上記第１の領域に隣接し
た第２の領域を繰り返してレーザアニール処理する。
は副工程を含むことも可能である。工程８０６ａ１にお
いて、第１の開口パターンを用いて、第１の基板領域内
の第１の領域をレーザアニール処理する。工程８０６ａ
２において、基板領域において上記第１の領域に隣接し
た第２の領域を繰り返してレーザアニール処理する。
【００８２】上記繰り返し行われるレーザアニール処理
工程は、上記工程８０２ｂ２を多数回繰り返すことによ
り行われる。そして、工程８０８において、複数の多結
晶領域を形成する工程には、繰り返して行われるレーザ
アニール処理工程によって、結晶を横方向に成長させる
過程を含む。他の多結晶領域も同様に副工程によって形
成される。
工程は、上記工程８０２ｂ２を多数回繰り返すことによ
り行われる。そして、工程８０８において、複数の多結
晶領域を形成する工程には、繰り返して行われるレーザ
アニール処理工程によって、結晶を横方向に成長させる
過程を含む。他の多結晶領域も同様に副工程によって形
成される。
【００８３】本発明において、工程８０１ａでは、複数
の開口パターンを有する遮蔽マスクが配置される。工程
８０６において、複数の開口パターンで行うレーザアニ
ール処理には、複数の開口パターンが形成された遮蔽マ
スクの使用が含まれる。典型的には、上記遮蔽マスクは
複数の領域を有している。各領域は、少なくとも１種類
の開口パターンを有している。そして、工程８０６にお
いて、複数の開口パターンが形成された遮蔽マスクの使
用は、基板上において対応する開口パターンが形成され
た遮蔽マスクの選択を含む。
の開口パターンを有する遮蔽マスクが配置される。工程
８０６において、複数の開口パターンで行うレーザアニ
ール処理には、複数の開口パターンが形成された遮蔽マ
スクの使用が含まれる。典型的には、上記遮蔽マスクは
複数の領域を有している。各領域は、少なくとも１種類
の開口パターンを有している。そして、工程８０６にお
いて、複数の開口パターンが形成された遮蔽マスクの使
用は、基板上において対応する開口パターンが形成され
た遮蔽マスクの選択を含む。
【００８４】本発明において、工程８０１ａで、複数の
領域を有する遮蔽マスクを用いる工程には、第１の開口
パターンを有する第１の領域と、第２の開口パターンを
有する第２の領域とを備えた遮蔽マスクが用いられるこ
ともある。そして、工程８０６において、複数の開口パ
ターンが形成された遮蔽マスクの使用には、他の副工程
が含まれる。例えば、工程８０６ａでは、遮蔽マスクの
第１の領域を使用することにより、第１の開口パターン
によってレーザアニール処理を行う。同様に、工程８０
６ｂ遮蔽マスクの第２の領域を用いることにより、第２
の開口パターンによってレーザアニール処理を行う。
領域を有する遮蔽マスクを用いる工程には、第１の開口
パターンを有する第１の領域と、第２の開口パターンを
有する第２の領域とを備えた遮蔽マスクが用いられるこ
ともある。そして、工程８０６において、複数の開口パ
ターンが形成された遮蔽マスクの使用には、他の副工程
が含まれる。例えば、工程８０６ａでは、遮蔽マスクの
第１の領域を使用することにより、第１の開口パターン
によってレーザアニール処理を行う。同様に、工程８０
６ｂ遮蔽マスクの第２の領域を用いることにより、第２
の開口パターンによってレーザアニール処理を行う。
【００８５】本発明において、工程８０１ａで複数の領
域を有する遮蔽マスクの使用は、複数の開口パターンを
有するそれぞれの遮蔽領域の使用を含む。そして、工程
８０６は、各遮蔽領域を使用した結果、複数の開口パタ
ーンが形成されることを含む。
域を有する遮蔽マスクの使用は、複数の開口パターンを
有するそれぞれの遮蔽領域の使用を含む。そして、工程
８０６は、各遮蔽領域を使用した結果、複数の開口パタ
ーンが形成されることを含む。
【００８６】複数の開口パターンを形成された遮蔽マス
クの使用は、他の副工程を含む。工程８０６ｅにおい
て、複数の開口パターンを有する第１の遮蔽領域を選択
する。工程８０６ｆにおいて、上記位置決め用マークを
用いて上記基板領域と第１の遮蔽領域とを位置合わせす
る。上記位置決め用マークは予め形成されている。
クの使用は、他の副工程を含む。工程８０６ｅにおい
て、複数の開口パターンを有する第１の遮蔽領域を選択
する。工程８０６ｆにおいて、上記位置決め用マークを
用いて上記基板領域と第１の遮蔽領域とを位置合わせす
る。上記位置決め用マークは予め形成されている。
【００８７】工程８０６ｇでは、基板上に繰り返してレ
ーザアニール処理を施す領域に、複数の開口パターンを
有する第１の遮蔽領域を用いる。工程８０６ｈにおい
て、複数の開口パターンを有する第２の遮蔽領域を選択
する。工程８０６ｉにおいて、位置決め用マークを用い
て、基板領域を上記第２のマスクに位置決めをする。工
程８０６ｊでは、基板上に繰り返してレーザアニール処
理を施す領域に、複数の開口パターンを有する第２の遮
蔽領域を用いる。
ーザアニール処理を施す領域に、複数の開口パターンを
有する第１の遮蔽領域を用いる。工程８０６ｈにおい
て、複数の開口パターンを有する第２の遮蔽領域を選択
する。工程８０６ｉにおいて、位置決め用マークを用い
て、基板領域を上記第２のマスクに位置決めをする。工
程８０６ｊでは、基板上に繰り返してレーザアニール処
理を施す領域に、複数の開口パターンを有する第２の遮
蔽領域を用いる。
【００８８】次に、複数の開口パターンを用いて多結晶
領域を形成する工程８０８は、いくつかの副工程を含
む。工程８０８ａにおいて、上記第１の遮蔽領域を用い
たレーザアニール処理によって、複数の多結晶領域が形
成される。工程８０８ｂにおいて、上記第２の遮蔽領域
を用いたレーザアニール処理によって、複数の多結晶領
域が形成される。
領域を形成する工程８０８は、いくつかの副工程を含
む。工程８０８ａにおいて、上記第１の遮蔽領域を用い
たレーザアニール処理によって、複数の多結晶領域が形
成される。工程８０８ｂにおいて、上記第２の遮蔽領域
を用いたレーザアニール処理によって、複数の多結晶領
域が形成される。
【００８９】本発明において、工程８１０で複数のトラ
ンジスタチャネル領域を形成する工程には、画素領域、
ゲートドライバ領域、ソースドライバ領域、デジタル／
アナログ変換領域、アナログアンプ領域、シフトレジス
タ領域、メモリ領域、及びマイクロプロセッサ領域とい
った各領域を備えた液晶ディスプレイの形成を含んでい
てもよい。
ンジスタチャネル領域を形成する工程には、画素領域、
ゲートドライバ領域、ソースドライバ領域、デジタル／
アナログ変換領域、アナログアンプ領域、シフトレジス
タ領域、メモリ領域、及びマイクロプロセッサ領域とい
った各領域を備えた液晶ディスプレイの形成を含んでい
てもよい。
【００９０】上記方法において、工程８０１ａで複数の
領域を有する遮蔽マスクの使用には、第１の開口パター
ンを有する第１の遮蔽領域と、第２の開口パターンを有
する第２の遮蔽領域を有する遮蔽マスクの使用が含まれ
る。次に、複数の開口パターンを形成する遮蔽マスクを
使用する工程８０６は、いくつかの副工程を含む。例え
ば、工程８０６ｇでは、遮蔽マスクの第１の領域に形成
された第１の開口パターンを用いて、上記基板上の第１
の方向へ繰り返してレーザアニール処理を施す。工程８
０６ｊでは、遮蔽マスクの第２の領域に形成された第２
の開口パターンを用いて、上記第１の方向と直交する第
２の方向へ繰り返してレーザアニール処理を施す。
領域を有する遮蔽マスクの使用には、第１の開口パター
ンを有する第１の遮蔽領域と、第２の開口パターンを有
する第２の遮蔽領域を有する遮蔽マスクの使用が含まれ
る。次に、複数の開口パターンを形成する遮蔽マスクを
使用する工程８０６は、いくつかの副工程を含む。例え
ば、工程８０６ｇでは、遮蔽マスクの第１の領域に形成
された第１の開口パターンを用いて、上記基板上の第１
の方向へ繰り返してレーザアニール処理を施す。工程８
０６ｊでは、遮蔽マスクの第２の領域に形成された第２
の開口パターンを用いて、上記第１の方向と直交する第
２の方向へ繰り返してレーザアニール処理を施す。
【００９１】他の実施例において、上記方法は、直交し
たレーザ光の照射を含む。それにより、工程８０６ｋに
おいて、上記第１の方向へのレーザアニール処理は、第
１の方向へ上記レーザ光を方向付ける工程を含む。上記
第２の方向へのレーザアニール処理を行う工程８０６ｌ
において、上記第１の方向と直交する第２の方向へレー
ザ光を方向付ける工程を含む。
たレーザ光の照射を含む。それにより、工程８０６ｋに
おいて、上記第１の方向へのレーザアニール処理は、第
１の方向へ上記レーザ光を方向付ける工程を含む。上記
第２の方向へのレーザアニール処理を行う工程８０６ｌ
において、上記第１の方向と直交する第２の方向へレー
ザ光を方向付ける工程を含む。
【００９２】上記の通り、複数領域を有する遮蔽マスク
によるレーザアニール処理装置及びその方法が提供され
る。上記各実施例は、本発明に係るマスクの形状と構成
の一例を提供するものである。また、上記各実施例は、
上記マスクの使用方法のみならず最終製品をも提供して
いる。しかし、本発明は上記実施例に限定されるもので
はない。他の様々な変形例や具体例によって、本技術の
向上が引き起こされる。
によるレーザアニール処理装置及びその方法が提供され
る。上記各実施例は、本発明に係るマスクの形状と構成
の一例を提供するものである。また、上記各実施例は、
上記マスクの使用方法のみならず最終製品をも提供して
いる。しかし、本発明は上記実施例に限定されるもので
はない。他の様々な変形例や具体例によって、本技術の
向上が引き起こされる。
【００９３】
【発明の効果】本発明によれば、レーザアニール処理工
程で、上記遮蔽マスクに形成された開口パターンを選択
して使用することにより、トランジスタのチャネル領域
が、ポリシリコン領域であるか単結晶領域であるか予め
決められた通り、正確に限定することができる。また、
レーザアニール工程で使用される遮蔽マスクにより、ト
ランジスタチャネル領域をより一層正確に配置すること
ができる。
程で、上記遮蔽マスクに形成された開口パターンを選択
して使用することにより、トランジスタのチャネル領域
が、ポリシリコン領域であるか単結晶領域であるか予め
決められた通り、正確に限定することができる。また、
レーザアニール工程で使用される遮蔽マスクにより、ト
ランジスタチャネル領域をより一層正確に配置すること
ができる。
【図１】本発明の一実施例に係る多重露光用の遮蔽マス
クの平面図である。
クの平面図である。
【図２】本発明に係る多重露光レーザアニール処理装置
の斜視図である。
の斜視図である。
【図３】異なるマスクを用いて横方向に成長する結晶の
様子を示す図である。
様子を示す図である。
【図４】図１に示す基準領域１２８の平面図である。
【図５】図４のａ−ｂ線断面図である。
【図６】多数のパネルを有する液晶ディスプレイ基板の
うち、第１の基板を例示的に示す平面図である。
うち、第１の基板を例示的に示す平面図である。
【図７】図６に示すパネルの詳細図である。
【図８】本発明に係る多重露光用のマスクを用いたレー
ザアニール処理方法を示すフローチャート図である。
ザアニール処理方法を示すフローチャート図である。
１００ 遮蔽マスク
１０２、１０４、１０６、１０８、１１０、１１２、１
１４及び１１６ 遮蔽領域 １１８、１２０ 開口部 １２８ 基準領域 ２０２ レーザ光 ２０３ レンズ ２１０ 基板 ２１６ 基板領域
１４及び１１６ 遮蔽領域 １１８、１２０ 開口部 １２８ 基準領域 ２０２ レーザ光 ２０３ レンズ ２１０ 基板 ２１６ 基板領域
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F052 AA02 BA12 BB07 CA04 DA02
DB03 FA01 FA25 JA01
Claims (30)
- 【請求項１】 遮蔽マスクを用いたレーザアニール処理
方法であって、 基板上に位置決め用マークを形成する工程と、 上記位置決め用マークにより、複数の開口パターンを基
板領域にレーザアニール処理する工程と、 上記レーザアニール処理された基板領域に対応した複数
の多結晶領域を形成する工程とを含むレーザアニール処
理方法。 - 【請求項２】 請求項１に記載のレーザアニール処理方
法であって、 上記基板上に形成された複数の多結晶領域に対応した複
数のトランジスタチャネル領域を形成する工程を含む、
レーザアニール処理方法。 - 【請求項３】 請求項１に記載のレーザアニール処理方
法であって、 シリコン基板を供給する工程を含み、 上記対応した複数の多結晶領域を形成する工程は、ポリ
シリコン領域を形成する工程を含む、レーザアニール処
理方法。 - 【請求項４】 請求項３に記載のレーザアニール処理方
法であって、 上記位置決め用マークにより、複数の開口パターンを基
板領域にレーザアニール処理する工程は、上記基板の少
なくとも２箇所の角部に形成された位置決め用マークを
用いて、矩形状の基板領域を形成する工程を含む、レー
ザアニール処理方法。 - 【請求項５】 請求項４に記載のレーザアニール処理方
法であって、 複数の開口パターンのレーザアニール処理工程は、 第１の開口パターンを用いて第１の基板領域をレーザア
ニール処理する工程と、 第２の開口パターンを用いて第２の基板領域を形成する
工程とを含む、レーザアニール処理方法。 - 【請求項６】 請求項５に記載のレーザアニール処理方
法であって、 第１の開口パターンを用いて第１の基板領域をレーザア
ニール処理する工程は、第１の開口パターンを用いて上
記第１の基板領域の第１の領域をレーザアニール処理す
る工程と、 上記基板領域内で上記第１の領域に隣接する第２の領域
を繰り返してレーザアニール処理する工程とを含み、 対応する複数の多結晶領域を形成する工程は、上記繰り
返しレーザアニール処理工程によって横方向へ結晶を成
長させる工程を含む、レーザアニール処理方法。 - 【請求項７】 請求項６に記載のレーザアニール処理方
法であって、更に、複数の開口パターンを有する遮蔽マ
スクを使用する工程を含み、 複数の開口パターンをレーザアニール処理する工程は、
上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程を含む、レーザアニール処理方法。 - 【請求項８】 請求項７に記載のレーザアニール処理方
法であって、 上記複数の開口パターンを有する遮蔽マスクパターンを
使用する工程は、少なくとも１種類の開口パターンを有
する複数の遮蔽領域に分割された遮蔽マスクを使用する
工程を含み、 上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、上記基板上の開口パターンに対応した
遮蔽領域を選択する工程を含む、レーザアニール処理方
法。 - 【請求項９】 請求項８に記載のレーザアニール処理方
法であって、 上記少なくとも１種類の開口パターンを有する複数の遮
蔽領域に分割された遮蔽マスクを使用する工程は、 第１の開口パターンを有する第１の遮蔽領域を使用する
工程と、 第２の開口パターンを有する第２の遮蔽領域を使用する
工程とを含み、 上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、 上記遮蔽マスクの第１の遮蔽領域を用いて、上記第１の
開口パターンをレーザアニール処理する工程と、 上記遮蔽マスクの第２の遮蔽領域を用いて、上記第２の
開口パターンをレーザアニール処理する工程とを含む、
レーザアニール処理方法。 - 【請求項１０】 請求項９に記載のレーザアニール処理
方法であって、 上記少なくとも１種類の開口パターンを有する複数の遮
蔽領域に分割された遮蔽マスクを使用する工程におい
て、 各遮蔽領域はそれぞれ複数の開口パターンを有し、 上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、 上記各遮蔽領域の使用によって複数の開口パターンを形
成する工程を含む、レーザアニール処理方法。 - 【請求項１１】 請求項１０に記載のレーザアニール処
理方法であって、 上記複数の開口パターンを形成するために遮蔽マスクを
使用する工程は、 複数の開口パターンを有する第１の遮蔽領域を選択する
工程と、 上記位置決め用マークを使用して上記基板領域を上記第
１のマスクに位置決めする工程と、 複数の開口パターンを用いて繰り返してレーザアニール
処理するために上記第１の遮蔽領域を使用する工程と、 複数の開口パターンを有する第２の遮蔽領域を選択する
工程と、 上記位置決め用マークを使用して上記基板領域を上記第
２のマスクに位置決めする工程と、 複数の開口パターンを用いて繰り返してレーザアニール
処理するために上記第２の遮蔽領域を使用する工程とを
含み、 複数の開口パターン内に多結晶領域を形成する工程は、 上記第１の遮蔽領域を用いたレーザアニール処理によっ
て複数の多結晶領域を形成する工程と、 上記第２の遮蔽領域を用いたレーザアニール処理によっ
て複数の多結晶領域を形成する工程と、を含むレーザア
ニール処理方法。 - 【請求項１２】 請求項１１に記載のレーザアニール処
理方法であって、 上記複数の多結晶領域内で対応した複数のトランジスタ
チャネル領域を形成する工程は、 画素領域、ゲートドライバ領域、ソースドライバ領域、
デジタル／アナログ変換領域、アナログ増幅領域、送り
レジスタ領域、メモリ領域、あるいはマイクロプロセッ
サ領域の中から選択された領域を形成する液晶ディスプ
レイパネルを形成する工程を含む、レーザアニール処理
方法。 - 【請求項１３】 請求項８に記載のレーザアニール処理
方法であって、 それぞれ少なくとも１種類の開口パターンを有する複数
の領域を備えた遮蔽マスクを使用する工程は、 第１の開口パターンを有する第１の遮蔽領域と、第２の
開口パターンを有する第２の遮蔽領域を備えた遮蔽マス
クの使用を含み、 上記複数の開口パターンを形成するための上記遮蔽マス
クの使用は、 上記遮蔽マスクの第１の領域に形成された第１の開口パ
ターンを使用して、上記基板上の第１の方向へ繰り返し
てレーザアニール処理する工程と、 上記遮蔽マスクの第２の領域に形成された第２の開口パ
ターンを使用して、上記第１の方向と直交する基板上の
第２の方向へ繰り返してレーザアニール処理する工程と
を、含むレーザアニール処理方法。 - 【請求項１４】 請求項１３に記載のレーザアニール処
理方法であって、 横方向に方向を定めることができるレーザ光の使用を含
み、 上記第１の領域をレーザアニール処理する工程は、上記
レーザ光を第１の方向に定める工程と、 上記第２の領域をレーザアニール処理する工程は、上記
レーザ光を上記第１の方向と直交する第２の方向に定め
る工程とを、含むレーザアニール処理方法。 - 【請求項１５】 複数のパターンを有する遮蔽マスクで
あって、 複数の遮蔽領域と 少なくとの１つの位置決め用開口部と、 レーザアニール処理用の複数の開口パターンを備え、 上記各遮蔽領域は、少なくとも１種類の開口パターンを
有することを特徴とするレーザアニール処理用マスク。 - 【請求項１６】 請求項１５に記載のレーザアニール処
理用マスクであって、 上記各遮蔽領域は、複数の種類のパターンを有する開口
部を備えたレーザアニール処理用マスク。 - 【請求項１７】 請求項１５に記載のレーザアニール処
理用マスクであって、 上記各遮蔽領域は、所定の長さと所定の幅を有する矩形
状に区画されているレーザアニール処理用マスク。 - 【請求項１８】 請求項１７に記載のレーザアニール処
理用マスクであって、 上記複数の遮蔽領域は、第１の領域と第１の領域に対し
て直交して配置された第２の領域を含む、レーザアニー
ル処理用マスク。 - 【請求項１９】 請求項１７に記載のレーザアニール処
理用マスクであって、 上記マスクは、基板上に位置参照用マークを形成するた
めの位置決め用開口部を少なくとも１つ有する基準領域
を、少なくとも１つ含む、レーザアニール処理用マス
ク。 - 【請求項２０】 請求項１９に記載のレーザアニール処
理用マスクであって、 上記マスクは、少なくとも２つの角部を有し、上記第１
の基準領域は、第１の角部に形成され、第２の基準領域
は第２の角部に形成されている、レーザアニール処理用
マスク。 - 【請求項２１】 請求項１６に記載のレーザアニール処
理用マスクであって、 上記第１の遮蔽領域は、第１の長さと第１の幅を有する
矩形状に形成された第１の開口パターンと、 上記第２の遮蔽領域は、第２の長さと第２の幅を有し、
上記第１の開口部に対して直交して配置された第２の開
口パターンを有する、レーザアニール処理用マスク。 - 【請求項２２】 複数のパターンを有する遮蔽マスクを
用いたレーザアニール処理装置であって、 レーザ光を発生するレーザ装置と、遮蔽マスクを備え、 上記遮蔽マスクは、 複数の遮蔽領域と、 少なくとも１つの位置決め用開口部と、 複数のレーザアニール処理用の開口パターンとを備え、 上記各遮蔽領域は、少なくとの１種類の開口パターンを
有するレーザアニール処理装置。 - 【請求項２３】 請求項２２に記載のレーザアニール処
理装置であって、 上記各遮蔽領域は、複数のパターンの開口部を有するレ
ーザアニール処理装置。 - 【請求項２４】 請求項２２に記載のレーザアニール処
理装置であって、 上記レーザ装置は、所定の長さと所定の幅を有する矩形
状に規定されたレーザ光を供給し、 上記各遮蔽領域は、上記所定の長さと上記所定の幅とに
規定されているレーザアニール処理装置。 - 【請求項２５】 請求項２４に記載のレーザアニール処
理装置であって、 上記レーザ装置は、上記遮蔽マスクに対して第１の方向
に供給されるレーザ光を、上記第１の方向に直交する第
２の方向へ移動させることが可能であり、 上記複数の遮蔽領域は、第１の領域と第１の領域に対し
て直交して配置される第２の領域を有するレーザアニー
ル処理装置。 - 【請求項２６】 請求項２４に記載のレーザアニール処
理装置であって、 上記マスクは、少なくとも１つの基準領域を有し、 上記基準領域は、基板上に位置参照用マークを形成する
ための位置決め用開口部を少なくとも１つ有するレーザ
アニール処理装置。 - 【請求項２７】 請求項２６に記載のレーザアニール処
理装置であって、 上記マスクは、少なくとも２つの角部を有し、 第１の角部に形成された第１の基準領域と、第２の角部
に形成された第２の角部を有するレーザアニール処理装
置。 - 【請求項２８】 請求項２７に記載のレーザアニール処
理装置であって、 複数の矩形状の基板領域を有するシリコン基板を有し、 上記各基板領域は、上記マスク上の基準領域に対応し
て、少なくとも２つの角部に形成された位置決め用マー
クと、 上記遮蔽領域によってレーザアニール処理されて形成さ
れる複数の多結晶領域とを備えたレーザアニール処理装
置。 - 【請求項２９】 請求項２８に記載のレーザアニール処
理装置であって、 上記第１の遮蔽領域は、第１の長さと第１の幅とを有す
る矩形状に形成された第１の開口パターンを有し、 上記第２の遮蔽領域は、第２の長さと第２の幅とを有す
る矩形状に形成され、上記第１の開口パターンに対して
直交して配置された第２の開口パターンを有するレーザ
アニール処理装置。 - 【請求項３０】 請求項２９に記載のレーザアニール処
理装置であって、 上記基板は、上記第１の開口パターン有する第１の遮蔽
領域によって、第１の方向に横方向へ成長した第１の多
結晶領域と、 上記第２の開口パターン有する第２の遮蔽領域によっ
て、上記第１の方向と直交する第２の方向に横方向へ成
長した第２の多結晶領域とを含む、レーザアニール処理
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/124,853 US6727125B2 (en) | 2002-04-17 | 2002-04-17 | Multi-pattern shadow mask system and method for laser annealing |
| US10/124,853 | 2002-04-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318111A true JP2003318111A (ja) | 2003-11-07 |
Family
ID=29214662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107349A Pending JP2003318111A (ja) | 2002-04-17 | 2003-04-11 | レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6727125B2 (ja) |
| JP (1) | JP2003318111A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191560A (ja) * | 2003-12-24 | 2005-07-14 | Lg Phillips Lcd Co Ltd | 結晶化装備及びこれを用いた結晶化方法 |
| US7622374B2 (en) | 2005-12-29 | 2009-11-24 | Infineon Technologies Ag | Method of fabricating an integrated circuit |
| CN109075043A (zh) * | 2016-03-04 | 2018-12-21 | 堺显示器制品株式会社 | 激光退火装置、掩膜、薄膜晶体管和激光退火方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG120880A1 (en) * | 2001-08-31 | 2006-04-26 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| TWI291729B (en) * | 2001-11-22 | 2007-12-21 | Semiconductor Energy Lab | A semiconductor fabricating apparatus |
| CN1248287C (zh) * | 2001-11-30 | 2006-03-29 | 株式会社半导体能源研究所 | 半导体设备的制造方法 |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7214573B2 (en) * | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| KR100484399B1 (ko) * | 2002-05-23 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
| US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
| KR100519948B1 (ko) * | 2003-05-20 | 2005-10-10 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 |
| US7253533B2 (en) * | 2004-05-06 | 2007-08-07 | Au Optronics Corporation | Divided shadow mask for fabricating organic light emitting diode displays |
| US7804148B2 (en) | 2006-02-16 | 2010-09-28 | International Business Machines Corporation | Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer |
| KR101482635B1 (ko) * | 2008-08-01 | 2015-01-21 | 삼성디스플레이 주식회사 | 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법 |
| US9372241B2 (en) * | 2009-11-06 | 2016-06-21 | Headway Technologies, Inc. | Multi-directional pin anneal of MR sensors with plasmon heating |
| EP2364809A1 (en) | 2010-02-26 | 2011-09-14 | Excico France | Method and apparatus for irradiating a semiconductor material surface by laser energy |
| US8785815B2 (en) * | 2012-06-22 | 2014-07-22 | Applied Materials, Inc. | Aperture control of thermal processing radiation |
| US9360284B1 (en) | 2013-03-15 | 2016-06-07 | Vista Outdoor Operations Llc | Manufacturing process to produce metalurgically programmed terminal performance projectiles |
| AT517572B1 (de) * | 2014-05-19 | 2018-11-15 | Trotec Laser Gmbh | Verfahren zum Bearbeiten von Werkstücken |
| CN106098599B (zh) * | 2016-08-17 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种激光退火装置及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142094A (ja) * | 1999-11-15 | 2001-05-25 | Nec Corp | 膜体部改質装置及び膜体部改質方法 |
| JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| JP2002057105A (ja) * | 2000-08-14 | 2002-02-22 | Nec Corp | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4667109A (en) * | 1984-03-09 | 1987-05-19 | Canon Kabushiki Kaisha | Alignment device |
| US5083466A (en) * | 1988-07-14 | 1992-01-28 | University Of Hawaii | Multidimensional force sensor |
| EP0355496A3 (en) * | 1988-08-15 | 1990-10-10 | Sumitomo Heavy Industries Co., Ltd. | Position detector employing a sector fresnel zone plate |
| JP3033135B2 (ja) * | 1990-06-13 | 2000-04-17 | 株式会社ニコン | 投影露光装置及び方法 |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| DE69132527T2 (de) * | 1990-11-22 | 2001-08-23 | Toshiba Kawasaki Kk | Negativplatte zur Herstellung einer Schattenmaske und Verfahren zur Herstellung der Negativplatte |
| US5145432A (en) * | 1991-11-27 | 1992-09-08 | Zenith Electronics Corporation | Optical interprogation system for use in constructing flat tension shadow mask CRTS |
| US5703675A (en) * | 1992-01-17 | 1997-12-30 | Nikon Corporation | Projection-exposing apparatus with deflecting grating member |
| JP3204986B2 (ja) | 1996-05-28 | 2001-09-04 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| US6274198B1 (en) * | 1997-02-24 | 2001-08-14 | Agere Systems Optoelectronics Guardian Corp. | Shadow mask deposition |
| JP3343492B2 (ja) * | 1997-04-02 | 2002-11-11 | シャープ株式会社 | 薄膜半導体装置の製造方法 |
| US6261406B1 (en) * | 1999-01-11 | 2001-07-17 | Lsi Logic Corporation | Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface |
| JP2001023918A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 半導体薄膜形成装置 |
| JP3393469B2 (ja) * | 1999-07-15 | 2003-04-07 | 日本電気株式会社 | 薄膜半導体素子の製造方法及び薄膜半導体形成装置 |
| JP3751772B2 (ja) * | 1999-08-16 | 2006-03-01 | 日本電気株式会社 | 半導体薄膜製造装置 |
| CN1363116A (zh) * | 2000-02-08 | 2002-08-07 | 松下电器产业株式会社 | 灯泡退火装置和显示元件用基片 |
| KR100382491B1 (ko) * | 2000-11-28 | 2003-05-09 | 엘지전자 주식회사 | 유기 ｅｌ의 새도우 마스크 |
| US6589382B2 (en) * | 2001-11-26 | 2003-07-08 | Eastman Kodak Company | Aligning mask segments to provide a stitched mask for producing OLED devices |
| US6849825B2 (en) * | 2001-11-30 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| US6897164B2 (en) * | 2002-02-14 | 2005-05-24 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
-
2002
- 2002-04-17 US US10/124,853 patent/US6727125B2/en not_active Expired - Lifetime
-
2003
- 2003-04-11 JP JP2003107349A patent/JP2003318111A/ja active Pending
-
2004
- 2004-04-23 US US10/831,443 patent/US20040197972A1/en not_active Abandoned
- 2004-04-23 US US10/831,671 patent/US20040224447A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142094A (ja) * | 1999-11-15 | 2001-05-25 | Nec Corp | 膜体部改質装置及び膜体部改質方法 |
| JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| JP2002057105A (ja) * | 2000-08-14 | 2002-02-22 | Nec Corp | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191560A (ja) * | 2003-12-24 | 2005-07-14 | Lg Phillips Lcd Co Ltd | 結晶化装備及びこれを用いた結晶化方法 |
| US7569793B2 (en) | 2003-12-24 | 2009-08-04 | Lg Display Co., Ltd. | Sequential lateral solidification device and method of crystallizing silicon using the same |
| JP4571486B2 (ja) * | 2003-12-24 | 2010-10-27 | エルジー ディスプレイ カンパニー リミテッド | 結晶化装備及びこれを用いた結晶化方法 |
| US7622374B2 (en) | 2005-12-29 | 2009-11-24 | Infineon Technologies Ag | Method of fabricating an integrated circuit |
| CN109075043A (zh) * | 2016-03-04 | 2018-12-21 | 堺显示器制品株式会社 | 激光退火装置、掩膜、薄膜晶体管和激光退火方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040224447A1 (en) | 2004-11-11 |
| US6727125B2 (en) | 2004-04-27 |
| US20040197972A1 (en) | 2004-10-07 |
| US20030199176A1 (en) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003318111A (ja) | レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置 | |
| US7192852B2 (en) | Method for fabricating image display device | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| US6117752A (en) | Method of manufacturing polycrystalline semiconductor thin film | |
| US7892704B2 (en) | Mask for silicon crystallization, method for crystallizing silicon using the same and display device | |
| US7368204B2 (en) | Mask for laser crystallization and crystallization method using the same | |
| US20020102822A1 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
| US20020179001A1 (en) | Method of crystallizing amorphous silicon using a mask | |
| US20040192013A1 (en) | Method for fabricating single crystal silicon film | |
| US7352002B2 (en) | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| US20050064675A1 (en) | Method of fabricating crystalline silicon and switching device using crystalline silicon | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| US6660576B2 (en) | Substrate and method for producing variable quality substrate material | |
| US7008863B2 (en) | Method for forming polycrystalline silicon film | |
| US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
| US20040135205A1 (en) | Liquid crystal display device having drive circuit and fabricating method thereof | |
| US20070238270A1 (en) | Method for forming polycrystalline film | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR101289066B1 (ko) | 결정화방법 및 결정화 마스크 제작방법 | |
| US20040258930A1 (en) | Grain-free polycrystalline silicon and a method for producing same | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| JP2005347764A (ja) | 画像表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |