JP3343492B2 - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JP3343492B2
JP3343492B2 JP08408597A JP8408597A JP3343492B2 JP 3343492 B2 JP3343492 B2 JP 3343492B2 JP 08408597 A JP08408597 A JP 08408597A JP 8408597 A JP8408597 A JP 8408597A JP 3343492 B2 JP3343492 B2 JP 3343492B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon film
laser
unit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08408597A
Other languages
English (en)
Other versions
JPH10284418A (ja
Inventor
昌浩 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP08408597A priority Critical patent/JP3343492B2/ja
Publication of JPH10284418A publication Critical patent/JPH10284418A/ja
Priority to US09/397,864 priority patent/US6281470B1/en
Application granted granted Critical
Publication of JP3343492B2 publication Critical patent/JP3343492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、断面矩形状のレ
ーザービームをスキャンするレーザーアニール法を用い
て製造される薄膜半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、多結晶シリコン薄膜トランジスタ
等で構成される薄膜半導体装置を用いた液晶表示装置
は、走査線駆動回路やデータ線駆動回路を画素駆動用ト
ランジスタと共にガラス基板上に一体形成できることか
ら、液晶表示装置の小型化、高精細化、および低コスト
化の有力技術として、技術開発および商品化が進んでい
る。
【０００３】特に、ガラス基板上に多結晶シリコン膜を
形成するための一手段であるレーザーアニール法は、ス
ポット状または矩形状のレーザービームをスキャンする
ことによって大面積の多結晶シリコン膜を形成できるた
め、量産用技術として注目されている。
【０００４】図１１はレーザーアニール法による多結晶
シリコン薄膜トランジスタの製造方法を示している。
【０００５】まず、図１１(a)において、ガラス基板１
００(３００mm〜１０００mm角程度)上に酸化シリコン膜
等の保護膜１０１を形成した後、保護膜１０１上にアモ
ルファスシリコン膜１０２を形成する。
【０００６】次に、図１１(b)に示すように、アモルフ
ァスシリコン膜１０２にレーザー光源１２０からのレー
ザービーム１２１を照射して、アモルファスシリコン膜
１０２をアニールすることによって、アモルファスシリ
コン膜１０２を結晶化し、多結晶シリコン膜１０３を形
成する。なお、レーザービーム１２１は、連続発振型ア
ルゴンイオンレーザーの場合、ビーム形状は約１００μ
m径のスポット状であり、ビームエクスパンダのような
光学系を有するパルス発振型エキシマレーザーの場合、
ビーム形状は短辺側０.１〜数mm、長辺側１００〜数百m
m程度の矩形状である。上記レーザービーム１２１を走
査することによって、ガラス基板１００上の広範囲に渡
って多結晶シリコン膜１０３を得る。
【０００７】次に、図１１(c)に示すように、多結晶シ
リコン膜１０３をフォトリソグラフィ法によりパターニ
ングして、島状のシリコン層１０４を形成する。
【０００８】次に、図１１(d)に示すように、上記保護
膜１０１,シリコン層１０４上に酸化シリコン膜１０５
を成膜し、ゲート絶縁膜とする。
【０００９】その後、図１１(e)に示すように、ゲート
電極１０６、高濃度の不純物を含むソース領域１０７お
よびドレイン領域１０８、層間絶縁膜１０９、ソース電
極１１０とドレイン電極１１１を形成する。上記ゲート
電極１０６,ソース領域１０７,ドレイン領域１０８,ソ
ース電極１１０およびドレイン電極１１１で薄膜トラン
ジスタを構成している。
【００１０】また、図１２は上記薄膜トランジスタを用
いた回路一体型の液晶表示装置を示している。図１２に
おいて、碁盤の目状に配列された複数の画素電極２０１
をスイッチングトランジスタ２０２に夫々接続し、上記
スイッチングトランジスタ２０２を走査線２０３の信号
により順次オン／オフ制御して、スイッチングトランジ
スタ２０２のオン時にデータ線２０４に入力された画像
データを画素電極２０１に書き込む。上記データ線２０
４を駆動するデータ線駆動回路は、増幅回路２０５と、
アナログスイッチ回路２０６と、そのアナログスイッチ
回路２０６をオン／オフ制御するロジック回路２０７と
で構成されている。また、走査線を駆動する走査線駆動
回路は、走査線２０３を順次選択するための選択パルス
発生回路２０８である。
【００１１】図１２で示したスイッチングトランジスタ
２０２が接続された画素電極２０１が縦横に配列された
ガラス基板と、対向する透明電極が形成されたもう一つ
のガラス基板(図示せず)とを、両方のガラス基板の内側
表面に配向処理を施した上で、数μmの間隙をあけて貼
り合せ、この間隙に液晶材料を注入して、液晶表示装置
を得る。
【００１２】上述のレーザーアニールにより形成された
多結晶シリコン膜をトランジスタに用いた駆動回路一体
型のアクティブマトリクス型液晶表示装置は、そのトラ
ンジスタの配置構成と製造方法について特開平７−９２
５０１号公報に開示されている。
【００１３】この特開平７−９２５０１号公報に記載さ
れている発明の要旨は、レーザーアニールに要する時間
短縮のために、前述の走査線駆動回路およびデータ線駆
動回路のトランジスタを直線状に配置することである。
さらに、画素電極用トランジスタを、走査線駆動回路ま
たはデータ線駆動回路中のトランジスタの延長線上に配
置することにより、これらのトランジスタの能動層とな
る多結晶シリコン膜を形成するレーザーアニールを同時
に行うことができる。また、レーザービームのスキャン
ピッチをＰtとしたとき、スキャンピッチＰtとレーザー
アニール走査によって得られた帯状の多結晶シリコン膜
のストライプ幅との関係は、Ｐt＞(ストライプ幅×２)
としている。
【００１４】
【発明が解決しようとする課題】ところが、上述の特開
平７−９２５０１号公報に記載されているスキャンピッ
チＰt＞(ストライプ幅×２)の条件を満たすことは、断
面矩形状のレーザービームをスキャンする場合、重ね打
ちによる結晶粒径(グレイン)中の欠陥密度を減少させる
効果とレーザービームのショット毎の強度のばらつきに
起因する結晶状態の分布のばらつきを減少させる効果と
が得られず、トランジスタ特性を損なうという問題があ
る。また、特開平７−９２５０１号公報には、矩形状の
多結晶ストライプ幅とトランジスタの多結晶シリコン層
の具体的な位置合わせ手法については述べられておら
ず、トランジスタの多結晶シリコン層を矩形状の多結晶
シリコン膜のストライプ幅に収めることは極めて困難で
ある。
【００１５】また、上述した２種類のレーザーアニール
法、すなわち、連続発振型アルゴンイオンレーザーのよ
うなスポット状のビーム形状を用いる方法と、パルス発
振型エキシマレーザーのような矩形状のビーム形状を用
いる方法とを比較すると、前者の方法はスポット状のレ
ーザービームを走査するための光学系が複雑になり、数
百mm角のガラス基板上で均一にアニールすることが困難
であることから、後者の矩形状のビーム形状を有するパ
ルス発振型エキシマレーザーを用いる方法が、量産技術
的には有利である。
【００１６】したがって、一般には、後者の断面矩形状
のレーザービームを走査するレーザーアニール方式が採
用されている。この矩形状のビーム幅は数百μm〜数m
m、スキャンピッチは数十μm〜数百μm程度であり、ス
キャニング時にショット(照射)領域の重なりを持つよう
にしている。その理由は、一つのシリコン領域に対し、
多数回の重ね打ちを行うことにより、結晶粒径中の欠陥
密度を減少させる効果と、レーザービームのショット毎
の強度のばらつきに起因する結晶状態の分布のばらつき
を減少させる効果が有るからである。
【００１７】しかしながら、上述の断面矩形状のレーザ
ービームを重ね打ちしながらスキャンする方法を用い
て、多結晶シリコン薄膜トランジスタをガラス基板上に
多数形成する場合にも、トランジスタ特性のばらつきが
生じる。この主な原因は、多結晶シリコン膜の欠陥密度
および結晶粒径の不均一性にあり、レーザーアニール時
の加熱溶融および冷却過程の差異が多結晶シリコン膜の
欠陥密度および結晶粒径に影響している。さらに、その
根本原因は、レーザービームのビーム形状やビーム出
力、または走査時のビーム軌跡の分布等のばらつきによ
ると推定される。
【００１８】上述の断面矩形状のレーザービームを重ね
打ちしながらスキャンするレーザーアニール方法におい
て、多結晶シリコン膜の不均一性が生じるメカニズムに
ついて、図１３,図１４のモデルを参照しながら説明す
る。図１３は、ビーム幅方向の距離とレーザーパワーと
の関係を示したものであり、図中レーザービームの両側
では、レーザーパワーが外側に向かって徐々に減少する
傾斜を持っている。この傾斜領域では、シリコンを溶融
させるのに必要なエネルギーとなる臨界パワーが存在
し、結晶化にはこの臨界パワー以上の領域が有効とな
る。今、この傾斜を持った有効領域をＡ１、Ａ２とし、
中央のレーザーパワーの比較的安定した領域をＢとし
て、図１４のように、レーザービーム２１１をアモルフ
ァスシリコン膜２１０上にスキャンピッチＣで重ね打ち
スキャンする場合を考える。この場合、アニールされて
生じた多結晶シリコン膜には、最初にレーザービームの
Ａ２領域が照射されてできたα領域と、レーザービーム
のＢ領域が照射されてできたβ領域が生じる。一般にレ
ーザーパワーが高いほど、生じる多結晶シリコンの結晶
粒径は大きくなるから、α領域の結晶粒径はβ領域に比
べて小さくなる。これらの最初に形成された多結晶シリ
コン膜は、この後、レーザービームの重ね打ちにより再
度アニールしても、レーザービームの吸収効率がアモル
ファス状態に比べ多結晶シリコン状態の方が小さくなる
ため、実効レーザーパワーは小さくなり、結晶粒径の大
幅な変動は起こさず、α領域とβ領域との間の結晶粒径
の大小関係は変わらない。
【００１９】このように、断面矩形状のレーザービーム
を重ね打ちしながらスキャンするレーザーアニール方法
によって形成された多結晶シリコン膜には、結晶粒径の
異なる領域が分布することになる。しかもこれらの領域
は、レーザーアニール装置の機械的変動、すなわちレー
ザーパワーのショット毎の揺らぎ、または図１３に示し
たビーム断面形状のショット毎の変動、またはスキャン
ピッチの揺らぎにより、変化する。このため、上記レー
ザーアニールによって形成された多結晶シリコン膜を能
動層として用いた半導体素子の特性がばらつくという問
題がある。
【００２０】そこで、この発明の目的は、レーザーアニ
ールによって形成された多結晶シリコン膜を能動層とし
て用いた半導体素子の特性を均一にできる薄膜半導体装
置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の薄膜半導体装置の製造方法は、基板上の
アモルファスシリコン膜を断面矩形状のレーザービーム
でスキャンするレーザーアニールによって上記基板上に
形成された多結晶シリコン膜を能動層として用いた半導
体素子が含まれる単位回路が配列された薄膜半導体装置
を製造する薄膜半導体装置の製造方法において、レーザ
ーアニールによって基板上に形成された多結晶シリコン
膜の表面の凹凸の大きさの状態を計測する工程と、上記
多結晶シリコン膜上にフォトレジストを塗布する工程
と、計測された上記多結晶シリコン膜の表面の凹凸の大
きさの状態に基づいて、上記各単位回路に属する全ての
上記半導体素子の能動層が上記多結晶シリコン膜の表面
の凹凸の大きさによって分けられた複数の領域のうちの
１つのみに形成されるように、上記基板に対してフォト
マスクを位置決めする工程と、上記基板に対してフォト
マスクを位置決めした後に、上記フォトマスクを用いて
上記フォトレジストに露光する工程と、上記フォトレジ
ストを露光した後のレジストパターンに基づいて、エッ
チングにより上記多結晶シリコン膜をパターニングする
工程とを含むことを特徴としている。
【００２２】上記請求項１の薄膜半導体装置の製造方法
によれば、レーザーアニールによって基板上に形成され
た多結晶シリコン膜上にフォトレジストを塗布する前の
工程または後の工程で、上記多結晶シリコン膜の表面の
凹凸の大きさの状態を計測し、計測された多結晶シリコ
ン膜の表面の凹凸の大きさによって分けられた複数の領
域に基づいて、上記各単位回路に属する全ての半導体素
子の能動層が多結晶シリコン膜の表面の凹凸の大きさに
よって分けられた複数の領域のうちの１つのみに形成さ
れるように、上記基板に対してフォトマスクを位置決め
する。したがって、その後のフォトレジストの露光とエ
ッチングによるパターニングによって、同じ機能を有す
る上記単位回路の半導体素子を同じ結晶性を有する多結
晶シリコン膜の領域に形成でき、半導体素子の特性を均
一にできる。
【００２３】また、請求項２の薄膜半導体装置の製造方
法は、請求項１の薄膜半導体装置の製造方法において、
上記多結晶シリコン膜をパターニングする工程におい
て、アライメントマークを形成することを特徴としてい
る。上記請求項２の薄膜半導体装置の製造方法によれ
ば、上記アライメントマークを、後工程で露光する場合
に用いることによって、フォトマスクの位置合わせが容
易にできる。
【００２４】また、請求項３の薄膜半導体装置の製造方
法は、請求項１または２の薄膜半導体装置の製造方法に
おいて、上記多結晶シリコン膜の表面の異常領域を計測
する工程を含むと共に、上記基板に対してフォトマスク
を位置決めする工程において、上記多結晶シリコン膜の
上記異常領域が上記単位回路の上記半導体素子の能動層
が形成される領域にならないようにすることを特徴とし
ている。
【００２５】上記請求項３の薄膜半導体装置の製造方法
によれば、基板上にアモルファスシリコン膜を形成する
工程でアモルファスシリコン膜が一部欠損して異常領域
が生じたり、レーザーアニール工程で異常領域が生じた
りした場合、その異常領域を計測した計測結果に基づい
て、多結晶シリコン膜の異常領域に上記単位回路の半導
体素子の能動層が形成されないように、フォトマスクの
位置決めを行う。したがって、上記単位回路の半導体素
子の欠陥を低減でき、この薄膜半導体装置の歩留まりが
向上して、コストを低減できると共に、信頼性が向上す
る。
【００２６】また、請求項４の薄膜半導体装置の製造方
法は、基板上のアモルファスシリコン膜を断面矩形状の
レーザービームでスキャンするレーザーアニールによっ
て上記基板上に形成された多結晶シリコン膜を能動層と
して用いた半導体素子が含まれる単位回路が配列された
薄膜半導体装置を製造する薄膜半導体装置の製造方法に
おいて、断面矩形状のレーザービームのビーム幅,走査
方向のピッチ,ビーム出力または走査方向のうちの少な
くとも上記ビーム幅,走査方向のピッチ,ビーム出力を１
つの基板内で変えて、上記１つの基板内の上記各単位回
路に属する全ての上記半導体素子の能動層が上記多結晶
シリコン膜の表面の凹凸の大きさによって分けられた複
数の領域のうちの１つのみに形成されるように、レーザ
ーアニールを行う工程を含むことを特徴としている。
【００２７】上記請求項４の薄膜半導体装置の製造方法
によれば、薄膜半導体装置の単位回路の配置パターンに
応じて、上記各単位回路に属する全ての半導体素子の能
動層が１つの上記領域のみに形成されるように、レーザ
ーアニールにより多結晶シリコン膜を予め形成する。し
たがって、本来単位回路を配置したい多結晶シリコン膜
の領域の表面の凹凸の大きさを略等しくでき、単位回路
の配置パターンの自由度が広がる。また、レーザーアニ
ール時のビーム幅または走査方向のピッチを調節するこ
とにより、半導体素子の能動層に用いるシリコン領域す
なわち結晶粒径の大きなβ領域の面積を広げることがで
きる。
【００２８】また、請求項５の露光装置は、請求項１ま
たは２の薄膜半導体装置の製造方法において用いられる
露光装置であって、上記多結晶シリコン膜の表面の凹凸
の大きさの状態を計測する工程において、レーザーアニ
ールによって基板上に形成された多結晶シリコン膜の表
面の凹凸の大きさの状態を計測する凹凸計測部と、上記
基板に対してフォトマスクを位置決めする工程におい
て、上記凹凸計測部により計測された上記多結晶シリコ
ン膜の表面の凹凸の大きさの状態の情報とフォトマスク
に描かれたパターンの回路構成の情報とに基づいて、上
記基板に対して上記フォトマスクを位置決めするフォト
マスク位置決め部とを備えたことを特徴としている。
【００２９】上記請求項５の露光装置によれば、レーザ
ーアニールによって基板上に形成された多結晶シリコン
膜上にフォトレジストを塗布する前の工程または後の工
程で、凹凸計測部により上記多結晶シリコン膜の表面の
凹凸の大きさの状態を計測し、その計測された多結晶シ
リコン膜の表面の凹凸の大きさによって分けられた複数
の領域に基づいて、フォトマスク位置決め部により上記
各単位回路に属する全ての半導体素子の能動層が多結晶
シリコン膜の表面の凹凸の大きさによって分けられた複
数の領域のうちの１つのみに形成されるように、上記基
板に対してフォトマスクを位置決めする。したがって、
その後のフォトレジストの露光とエッチングによるパタ
ーニングによって、同じ機能を有する上記単位回路の半
導体素子を同じ結晶性を有する多結晶シリコン膜の領域
に形成でき、半導体素子の特性を均一にできる。
【００３０】また、請求項６の検査装置は、請求項３の
薄膜半導体装置の製造方法において用いられる検査装置
であって、上記多結晶シリコン膜の表面の異常領域を計
測する工程において、上記多結晶シリコン膜の表面の異
常領域を計測する異常領域計測部と、上記異常領域計測
部の計測結果に基づいて、上記多結晶シリコン膜の異常
領域の位置座標を算出する位置座標算出部と、上記位置
座標算出部により算出された上記異常領域の位置座標を
記憶する位置座標記憶部とを有することを特徴としてい
る。
【００３１】上記請求項６の検査装置によれば、上記異
常領域計測部により異常領域が計測された場合、例えば
ビーム断面形状の大幅な変動により生じた極端に結晶粒
径の小さなα領域や、下地のアモルファス膜の一部膜剥
がれによる膜欠損の異常領域が計測された場合、その異
常領域を計測した計測結果に基づいて、位置座標算出部
により算出された異常領域の位置座標を位置座標記憶部
に記憶する。そうして、上記位置座標記憶部に記憶され
た異常領域の位置座標を用いて、多結晶シリコン膜の異
常領域に上記単位回路の半導体素子の能動層が形成され
ないように、フォトマスクの位置決めを行う。したがっ
て、上記単位回路の半導体素子の欠陥を低減でき、この
薄膜半導体装置の歩留まりが向上して、コストを低減で
きると共に、信頼性が向上する。
【００３２】また、請求項７のレーザーアニール装置
は、請求項４の薄膜半導体装置の製造方法のレーザーア
ニールを行う工程に用いられるレーザーアニール装置で
あって、レーザービームを出射するレーザー光源と、上
記レーザー光源からのレーザービームの断面形状を矩形
にすると共に、そのレーザービームのビーム幅を調整可
能な光学系と、上記レーザービームを走査方向のピッチ
を調整可能に走査するレーザービーム走査部と、上記レ
ーザー光源からの上記レーザービームのビーム出力を制
御するビーム出力制御部と、上記レーザービームの走査
方向を走査平面に沿って略９０deg毎に回転させるか、
または所定角度回転させる走査方向制御部と、上記ビー
ム幅,走査方向のピッチ,ビーム出力または走査方向のう
ちの少なくとも上記ビーム幅,走査方向のピッチ,ビーム
出力を１つの基板内で変えて、上記１つの基板内の各単
位回路に属する全ての上記半導体素子の能動層が上記多
結晶シリコン膜の表面の凹凸の大きさによって分けられ
た複数の領域のうちの１つのみに形成されるように、上
記光学系,上記レーザービーム走査部,上記ビーム出力制
御部および上記走査方向制御部の各動作を制御する制御
部とを備えたことを特徴としている。
【００３３】上記請求項７のレーザーアニール装置によ
れば、薄膜半導体装置の単位回路の配置パターンに応じ
て、上記制御部は、上記光学系によりビーム幅を変える
か、または上記レーザービーム走査部により走査方向の
ピッチを変えさせて、多結晶シリコン膜の結晶粒径が大
きいβ領域の幅を変え、また、上記ビーム出力制御部に
よりレーザービームの出力を変えさせて、α領域とβ領
域の幅を夫々変え、さらに、上記走査方向制御部により
レーザービームの走査方向を走査平面に沿って略９０de
g毎に回転させるか、または所定角度に回転させて、α
領域,β領域のストライプ模様が所望の方向に形成され
るようにする。そうして、上記単位回路の半導体素子の
能動層が配置される領域に、表面の凹凸の大きさが略等
しい多結晶シリコン膜を予め形成する。したがって、本
来単位回路の半導体素子の能動層を配置したい多結晶シ
リコン膜の領域の表面の凹凸の大きさを略等しくでき、
単位回路の配置パターンの自由度が広がる。また、レー
ザーアニール時のビーム幅または走査方向のピッチを調
節することにより、半導体素子の能動層に用いるシリコ
ン領域すなわち結晶粒径の大きいβ領域の面積を広げる
ことができる。
【００３４】また、請求項８の露光装置は、レーザーア
ニールによって基板上に形成された多結晶シリコン膜の
表面の凹凸の大きさの状態を計測する凹凸計測部と、上
記凹凸計測部により計測された上記多結晶シリコン膜の
表面の凹凸の大きさによって分けられた複数の領域の情
報とフォトマスクに描かれたパターンの回路構成の情報
とに基づいて、上記基板に対して上記フォトマスクを位
置決めするフォトマスク位置決め部とを備えたことを特
徴としている。
【００３５】上記請求項８の露光装置によれば、レーザ
ーアニールによって基板上に形成された多結晶シリコン
膜上にフォトレジストを塗布する前の工程または後の工
程で、凹凸計測部により上記多結晶シリコン膜の表面の
凹凸の大きさの状態を計測し、その計測された多結晶シ
リコン膜の表面の凹凸の大きさによって分けられた複数
の領域に基づいて、フォトマスク位置決め部により上記
各単位回路に属する全ての半導体素子の能動層が多結晶
シリコン膜の表面の凹凸の大きさによって分けられた複
数の領域のうちの１つのみに形成されるように、上記基
板に対してフォトマスクを位置決めする。したがって、
その後のフォトレジストの露光とエッチングによるパタ
ーニングによって、同じ機能を有する上記単位回路の半
導体素子を同じ結晶性を有する多結晶シリコン膜の領域
に形成でき、半導体素子の特性を均一にできる。
【００３６】また、請求項９のレーザーアニール装置
は、レーザービームを出射するレーザー光源と、上記レ
ーザー光源からのレーザービームの断面形状を矩形にす
ると共に、そのレーザービームのビーム幅を調整可能な
光学系と、上記レーザービームを走査方向のピッチを調
整可能に走査するレーザービーム走査部と、上記レーザ
ー光源からの上記レーザービームのビーム出力を制御す
るビーム出力制御部と、上記レーザービームの走査方向
を走査平面に沿って略９０deg毎に回転させるか、また
は所定角度回転させる走査方向制御部と、上記ビーム
幅,走査方向のピッチ,ビーム出力または走査方向のうち
の少なくとも上記ビーム幅,走査方向のピッチ,ビーム出
力を１つの基板内で変えて、上記１つの基板内の各単位
回路に属する全ての半導体素子の能動層が多結晶シリコ
ン膜の表面の凹凸の大きさによって分けられた複数の領
域のうちの１つのみに形成されるように、上記光学系,
上記レーザービーム走査部,上記ビーム出力制御部およ
び上記走査方向制御部の各動作を制御する制御部とを備
えたことを特徴としている。
【００３７】上記請求項９のレーザーアニール装置によ
れば、薄膜半導体装置の単位回路の配置パターンに応じ
て、上記制御部は、上記光学系によりビーム幅を変える
か、または上記レーザービーム走査部により走査方向の
ピッチを変えさせて、多結晶シリコン膜の結晶粒径が大
きいβ領域の幅を変え、また、上記ビーム出力制御部に
よりレーザービームの出力を変えさせて、α領域とβ領
域の幅を夫々変え、さらに、上記走査方向制御部により
レーザービームの走査方向を走査平面に沿って略９０de
g毎に回転させるか、または所定角度に回転させて、α
領域,β領域のストライプ模様が所望の方向に形成され
るようにする。そうして、上記単位回路の半導体素子の
能動層が配置される領域に、表面の凹凸の大きさが略等
しい多結晶シリコン膜を予め形成する。したがって、本
来単位回路の半導体素子の能動層を配置したい多結晶シ
リコン膜の領域の表面の凹凸の大きさを略等しくでき、
単位回路の配置パターンの自由度が広がる。また、レー
ザーアニール時のビーム幅または走査方向のピッチを調
節することにより、半導体素子の能動層に用いるシリコ
ン領域すなわち結晶粒径の大きいβ領域の面積を広げる
ことができる。
【００３８】
【発明の実施の形態】以下、この発明の薄膜半導体装置
の製造方法を図示の実施の形態により詳細に説明する。
【００３９】（第１実施形態） この発明の第１実施形態の薄膜半導体装置を用いた駆動
回路一体型のアクティブマトリクス型液晶表示装置の製
造工程を以下に説明する。
【００４０】まず、約４００mm角のガラス基板の上に保
護層として厚さ５００nmの酸化シリコン膜を全面に形成
し、その酸化シリコン膜上に厚さ５０nmのアモルファス
シリコン膜をプラズマＣＶＤ(ケミカル・ベイパー・デ
ィポジション)法により全面に成膜する。その後、上記
ガラス基板を熱アニール炉に入れて、アモルファスシリ
コン膜中の水素出し処理を行う。
【００４１】その後、矩形状のビーム形状を有するレー
ザーアニール装置により上記ガラス基板上のアモルファ
スシリコン膜をアニールして、多結晶シリコン膜を形成
する。
【００４２】上記レーザーアニール装置のレーザー光源
はＸeＣlエキシマレーザーであり、その矩形状ビームの
大きさは、長辺約１００mm,短辺約１mmとしている。ま
た、上記レーザーアニール装置のレーザービームのスキ
ャンは、１mmの短辺に沿う方向を移動方向として１ステ
ップ当たり０.２０mmの移動量として、レーザービーム
のショット(照射)回数は場所当たり５回の重ね打ちとな
る。上記レーザービームの形状は、図１３と同様の表記
法で表すと、結晶粒径の小さなＡ１,Ａ２領域(以下、α
領域という)の幅０.０５mm、結晶粒径の大きいＢ領域
(以下、β領域という)の幅０.９０mmとなる。このα領
域の幅およびβ領域の幅は、レーザーの状態変動または
スキャンの送り誤差により増減し、そのα領域,β領域
の幅の変動誤差は±１０％である。また、上記レーザー
ビームの断面の短辺方向すなわちスキャンの移動方向を
Ｘ方向とし、Ｘ方向と直交する矩形ビームの長辺方向を
Ｙ方向と規定している。
【００４３】図１に示すように、アモルファスシリコン
膜が形成されたガラス基板４０のコーナー部から断面矩
形状のレーザービーム４３をＸ方向(図１では下方)に１
回目のスキャンを行った後、Ｙ方向に移動して、Ｘ方向
でかつ１回目のスキャンと逆方向に２回目のスキャンを
行い、同様にして３回目,４回目のスキャンを行って、
ガラス基板４０全面をアニールして、多結晶シリコン膜
４１を形成する。このとき、隣接するスキャン領域の境
界部は、互いに重なり合った重なり領域４２(幅約０.１
０mm)を形成している。この重なり領域４２は、前述の
α領域に類似し、かつ、β領域とは異なる結晶性を有す
る。
【００４４】図２は図１の多結晶シリコン膜４１が形成
されたガラス基板４０の上記重なり領域４２を含まない
一部の拡大平面図を示している。図２に示すように、レ
ーザーアニールによって形成された多結晶シリコン膜４
１は、結晶粒径の異なるα領域２０Ａとβ領域２０Ｂに
よってＹ方向に平行なストライプ模様をしている。
【００４５】そして、上記ガラス基板４０の多結晶シリ
コン膜４１上にフォトレジストを塗布して焼成した後、
図３に示すステップアンドリピート方式の露光装置に入
れる。
【００４６】この露光装置は、図３に示すように、上記
ガラス基板４０を搭載するステージ５１と、上記ステー
ジ５１を制御するステージ制御部５２と、フォトマスク
５３と、露光ランプ５４とを備えている。また、上記露
光装置は、上記ステージ５１上のガラス基板４０の表面
を観察する顕微鏡５５と、その顕微鏡５５に取り付けら
れたＣＣＤ(チャージ・カップルド・デバイス)カメラ５
６と、ＣＣＤカメラ５６からの画像データ信号を受け
て、その画像データを処理して記憶する画像データ処理
部５７とを備えている。上記画像データ処理部５７から
の制御信号に基づいて、ステージ制御部５２は、ステー
ジ５１を制御する。上記顕微鏡５５とＣＣＤカメラ５６
で凹凸計測部を構成すると共に、ステージ５１とステー
ジ制御部５２でレーザービーム走査部を構成している。
【００４７】上記構成の露光装置のＣＣＤカメラ５６付
き顕微鏡５５を用いて、照明光が直接対物レンズに入ら
ずに被観察物体の散乱光のみにより観察する暗視野法に
より、観察倍率１００倍で多結晶シリコン膜４１(図１
に示す)の表面の観察を行って、一視野毎に画像データ
をデータ処理部５７に記録する。そうして、データ処理
部５７で画像データを処理し、ガラス基板４０全体の画
像イメージを得る。この画像イメージに基づいて、デー
タ処理部５７の位置座標算出部５７aによって、散乱度
が大きく結晶粒径が小さいα領域２０Ａ(図２に示す)と
結晶粒径が大きいβ領域２０Ｂ(図２に示す)との位置座
標を算出する。上記位置座標算出部５７aによって算出
された位置座標を位置座標記憶部５７bに記憶する。
【００４８】そうして、上記位置座標記憶部５７bに記
憶されたα,β領域２０Ａ,２０Ｂの位置座標に基づい
て、フォトマスク位置決め部５７cによりステージ制御
部５２を制御して、多結晶シリコンアイランドパターン
のフォトマスク５３(有効露光領域は１００mm角)をガラ
ス基板４１に対して位置合わせを行う。この場合、α領
域はＸ方向に略０.２０mm毎に略０.０５mmの幅で出現す
ると共に、結晶性が変化するスキャンの重なり領域４２
(図１に示す)が、Ｙ方向に略１００mm毎に略０.１０mm
の幅で出現すると予想される。そこで、予め、上記フォ
トマスク５３上で、同一機能を有する単位回路のトラン
ジスタのシリコンアイランドパターンを最大０.１４mm
×最大１００mmのブロック内に配置し、このブロック間
の距離を最小０.０６mm設けるようにレイアウトする。
【００４９】上記ブロックの短辺の長さＬ1の最大値０.
１４mmおよびブロック間の距離Ｌ2の最大値０.０６mm
は、前述のα領域の幅ＬA1とスキャン１ステップ当たり
の移動量Ｘ１およびそのα領域の幅ＬA1と移動量Ｘ１の
変動誤差δ％に基づいて、次式により算出する。
【００５０】 Ｌ1 ＝ （Ｘ１−ＬA1）×（１００−δ）／１００ ≒ ０.１４ Ｌ2 ＝ ＬA1×（１００＋δ）／１００ ≒ ０.０６ ただし、Ｘ１＝０.２mm，ＬA1＝０.０５mm，δ＝１０％
とする。
【００５１】図４は上記フォトマスク５３の一部の平面
図を示しており、３１,３２はデータ線駆動用回路に用
いるトランジスタのシリコンアイランドパターンであ
り、３３はサンプリング回路に用いるトランジスタのシ
リコンアイランドパターン、３４,３５はロジック回路
に用いるトランジスタのシリコンアイランドパターンで
ある。また、３６は走査線駆動回路に用いるトランジス
タのシリコンアイランドパターン、３７は増幅回路に用
いるトランジスタのシリコンアイランドパターン、３８
は画素電極用スイッチング回路であるトランジスタのシ
リコンアイランドパターンである。また、Ｘ３１〜Ｘ３
６は、各回路のＸ方向の大きさを表しており、いずれも
上述の大きさ制限範囲(最大０.１４mm×最大１００mm)
内に有る。
【００５２】上記データ処理部５７の位置座標記憶部５
７bに記憶されたα,β領域の位置座標に基づいて、フォ
トマスクに描かれたパターンの回路構成の情報とに基づ
いて、フォトマスク位置決め部５７cは、ガラス基板４
０に対するフォトマスク５３の位置を決定する。そうし
て、上記データ処理部５７は、ステージ制御部５２に制
御信号を出力して、図４のフォトマスクをステップアン
ドリピート方式で順次位置合わせした後に露光ランプ５
４で露光する。すなわち、ステージ５１(図３に示す)の
移動と停止を所定ピッチで繰り返して、停止中に露光す
るのである。その後、図５に示すように、ドライエッチ
ングにより、データ線駆動用回路に用いるトランジスタ
のシリコンアイランド１,２と、サンプリング回路に用
いるトランジスタのシリコンアイランド３と、ロジック
回路に用いるトランジスタのシリコンアイランド４,５
と、走査線駆動回路に用いるトランジスタのシリコンア
イランド６と、増幅回路に用いるトランジスタのシリコ
ンアイランド７と、画素電極用スイッチング回路である
トランジスタのシリコンアイランド８とをβ領域１０Ｂ
に形成する。その後、従来と同様の工程で液晶表示装置
を得る。なお、図５中において、１０Ａはα領域であ
る。また、位置データの基準点は予めガラス基板に設け
たアライメントマークを用いるか、あるいはガラス基板
のコーナーに設けたコーナーカットのエッジ部を用いれ
ばよい。
【００５３】このように、上記駆動回路一体型のアクテ
ィブマトリクス液晶表示装置では、データ線駆動用回
路,サンプリング回路,ロジック回路,走査線駆動回路,増
幅回路および画素電極用スイッチング回路の同じ機能を
有する単位回路毎に夫々の半導体素子を同じ結晶性を有
する多結晶シリコン膜の１つの領域のみに夫々形成する
ことによって、上記単位回路のトランジスタ等の半導体
素子の特性を均一にすることができる。
【００５４】また、レーザーアニールによってガラス基
板４０上に形成された多結晶シリコン膜上にフォトレジ
ストを塗布した後工程で、上記多結晶シリコン膜の表面
の凹凸の大きさの状態を計測し、計測された多結晶シリ
コン膜の表面の凹凸の大きさよって分けられた複数の領
域に基づいて、上記各単位回路に属する全ての半導体素
子の能動層が形成される多結晶シリコン膜の領域の表面
の凹凸の大きさが略等しくなるように、上記基板に対し
てフォトマスクを位置決めすることによって、その後の
フォトレジストの露光とエッチングによるパターニング
により上記単位回路のトランジスタを同じ結晶性を有す
る多結晶シリコン膜の領域に形成でき、特性の均一なト
ランジスタ等の半導体素子を有する薄膜半導体装置を実
現することができる。
【００５５】また、上記多結晶シリコン膜のパターニン
グのときに形成されるアライメントマークは、後工程で
露光する場合に用いることによって、フォトマスクの位
置合わせが容易にすることができる。
【００５６】また、上記露光装置によって、上記各単位
回路に属する全てのトランジスタのシリコンアイランド
が多結晶シリコン膜の表面の凹凸の大きさによって分け
られた複数の領域のうちの１つのみに形成されるよう
に、ガラス基板４０に対してフォトマスク５３を位置決
めして、フォトレジストに露光するので、その後のエッ
チングによるパターニングによって、同じ機能を有する
上記単位回路のトランジスタ等の半導体素子を同じ結晶
性を有する多結晶シリコン膜の領域に形成することがで
きる。
【００５７】また、特性が均一な薄膜半導体装置を用い
た回路一体型のアクティブマトリクス型液晶表示装置
は、走査線駆動回路,データ線駆動回路,画素電極用スイ
ッチング回路の出力変動に起因する液晶表示装置の画像
品位劣化を大幅に低減することができ、良好な表示特性
が得られる。
【００５８】また、予め異なった機能を有する単位回路
間の間隔を広げて配置することによって、α領域が半導
体素子のシリコン領域に掛かる確率を減らすことができ
る。
【００５９】（第２実施形態） また、図６はこの発明の第２実施形態のレーザーアニー
ル装置の機能ブロック図を示している。このレーザーア
ニール装置は、ガラス基板６０を搭載するステージ６１
と、上記ステージ６１を制御するステージ制御部６２と
を備えている。また、このレーザーアニール装置は、レ
ーザービーム６８を出射するレーザー光源６３と、上記
レーザー光源６３からレーザービーム６８のビーム形状
を矩形にする光学系６４と、上記レーザー光源６３から
出射されるレーザービーム６８のビーム出力を制御する
ビーム出力制御部６５と、上記レーザー光源６３から出
射されるレーザービーム６８のビーム幅を調整するため
に光学系６４を制御する光学系制御部６６と、上記ステ
ージ制御部６２,ビーム出力制御部６５および光学系調
整部６６の各動作を制御する制御部６７とを備えてい
る。上記ステージ６１とステージ制御部６２でレーザー
ビーム走査部と走査方向制御部とを構成している。
【００６０】上記構成のレーザーアニール装置は、第１
実施形態と同様にしてガラス基板６０上に形成されたア
モルファスシリコン膜をレーザーアニールするとき、レ
ーザービームのビーム幅,スキャンの移動量,レーザー出
力またはスキャン方向を適宜変更して、レーザーアニー
ルを行う。
【００６１】例えば、図７に示すような薄膜半導体装置
のシリコンアイランドパターンを形成するために上記レ
ーザーアニール装置を用いて、ガラス基板６０上に多結
晶シリコン膜を形成する場合について以下に説明する。
【００６２】まず、上記制御部６７よりの制御信号に基
づいて、ステージ制御部６２は、ステージ６１を水平面
に沿って回転させて、レーザービーム６８のスキャン方
向をＹ方向にする。つまり、上記ステージ６１の移動方
向がガラス基板６０に対してＹ方向になるようにするの
である。
【００６３】次に、上記ステージ６１を所定のピッチで
Ｙ方向に移動と停止を繰り返して、レーザービーム６８
をＹ方向にスキャンし、図７に示す走査線駆動回路に用
いられるトランジスタのシリコンアイランドパターン７
６と、増幅回路に用いられるトランジスタのシリコンア
イランドパターン７７とに応じたα領域２１Ａとβ領域
２１Ｂを形成する。
【００６４】次に、上記制御部６７よりの制御信号に基
づいて、ステージ制御部６２は、ステージ６１を水平面
に沿って９０degに回転させて、レーザービーム６８の
スキャン方向をＸ方向にする。
【００６５】そうして、上記ステージ６１を所定のピッ
チでＸ方向に移動と停止を繰り返して、レーザービーム
６８をＸ方向にスキャンして、図７に示すデータ線駆動
回路に用いられるトランジスタのシリコンアイランドパ
ターン７１,７２と、サンプリング回路に用いられるト
ランジスタのシリコンアイランドパターン７３と、ロジ
ック回路に用いられるトランジスタのシリコンアイラン
ドパターン７４,７５と、画素電極用スイッチング回路
に用いられるトランジスタのシリコンアイランドパター
ン７８とに応じたα領域２２Ａ,２３Ａとβ領域２２Ｂ,
２３Ｂを形成する。
【００６６】このとき、図７のα領域２１Ａ〜２３Ａ,
β領域２１Ｂ〜２３Ｂの夫々の幅に応じて、制御部６７
よりの制御信号に基づいて、レーザー出力制御部６５
は、レーザー光源６３から出射されたレーザービーム６
８のビーム出力を調整すると共に、光学系制御部６６
は、光学系６４を調整して、レーザービーム６８のビー
ム幅を変える。
【００６７】図７に示す薄膜半導体装置では、レーザー
アニールの条件を表１に示すように設定している。
【００６８】
【表１】 図８はビーム幅方向すなわちスキャン方向の距離とレー
ザーパワーとの関係を示し、図９は図８よりもレーザー
パワーが小さいときのビーム幅方向すなわちスキャン方
向の距離とレーザーパワーとの関係を示している。図
８,図９に示すように、レーザーパワーが小さくなる
と、α領域Ａ１,Ａ２が減少する一方、β領域Ｂが増大
して、前述のβ領域が増えるため、β領域をトランジス
タの多結晶シリコン領域とする場合に有利となる。一
方、レーザーパワーが小さくなる場合、β領域の多結晶
シリコンの平均結晶粒径は小さくなり、トランジスタの
電界効果移動度が１０cm２／V・s程度になって、高いエ
ネルギーでアニールした場合の数分の１から十分の１に
減少する。したがって、このレーザーパワーを小さくす
る条件は、画素電極用スイッチング回路に用いるトラン
ジスタのように、設計仕様上、電界効果移動度が小さく
てよい素子に適用すればよい。
【００６９】一方、データ線駆動回路に用いるトランジ
スタは高い移動度が要求されるため、高いレーザーパワ
ーでアニールする。このとき、α領域Ａ１,Ａ２が増加
するため、データ線駆動回路ブロックと画素電極用スイ
ッチング回路ブロックの間は、５００μmの間隔を設け
る。この間隔は１００μm以上で有ればよい。
【００７０】こうして、上記レーザーアニール装置を用
いてガラス基板上に多結晶シリコン膜を形成した後、第
１実施形態と同様の露光装置を用いて、多結晶シリコン
膜の表面の凹凸の大きさの状態に基づいて結晶性の検査
を行い、その検査結果に基づいてフォトマスクの位置合
わせを行って露光する。この後は、第１実施形態と同様
の工程で液晶表示装置を得る。
【００７１】このように、上記フォトマスクに描かれた
回路の配置パターンに応じて、上記各単位回路に属する
全てのシリコンアイランドが多結晶シリコン膜の表面の
凹凸の大きさによって分けられた複数の領域のうちの１
つのみに形成されるように、レーザーアニールにより多
結晶シリコン膜を予め形成することができ、単位回路の
配置パターンの自由度を広げることができる。また、レ
ーザーアニール時のビーム幅またはスキャンピッチを調
節することにより、トランジスタのシリコンアイランド
に用いるシリコン領域すなわち結晶粒径の大きなβ領域
の面積を広げることができる。
【００７２】なお、上記第１,第２実施形態では、露光
装置の画像データ処理部５７は、顕微鏡５５とＣＣＤカ
メラ５６に計測された画像データに基づいて、ガラス基
板４０上の多結晶シリコン膜の表面の凹凸の大きさの状
態を計測して、前述のα領域およびβ領域を計測した
が、それと同時に多結晶シリコン膜の表面の異常領域を
計測して、その異常領域がトランジスタのシリコンアイ
ランドが形成される領域にならないようにしてもよい。
【００７３】すなわち、図１０に示すように、ガラス基
板９０上に形成されたアモルファスシリコン膜に異常領
域９１が認められた場合、位置座標算出部５７aにより
異常領域９１の位置座標を算出して、その位置座標を位
置座標記憶部５７bに記憶して、その位置座標記憶部５
７bに記憶されたα領域,β領域および異常領域の位置座
標に基づいて、フォトマスク位置決め部５７cによりス
テージ５２を制御して、この異常領域９１にシリコンア
イランドパターンが配置されないように、第１,第２実
施形態の露光装置によりフォトマスクを位置調整した後
に露光する。この後、第１実施形態と同様にして液晶表
示装置を得ることができる。
【００７４】この場合、多結晶シリコン膜の異常領域
は、レーザーアニールが原因で生じるとは限らず、レー
ザーアニール前のアモルファスシリコン膜の一部膜欠損
等の不良も存在し得る。このような微小欠陥を検出する
ためには、ガラス基板全体の欠陥検査を行う必要が有
り、検査時間が長くなることが予想される。したがっ
て、工程のスループットを向上させるために、前述の露
光装置に多結晶シリコン結晶性検査機構を付加すること
に限らず、同様の機能を有する検査装置を別途作製し、
その検査装置を用いた検査工程を露光前に追加してもよ
い。この場合、上記検査装置の欠陥計測結果は、露光装
置に位置データとして転送し、露光装置での最適位置へ
の位置合わせのときに用いる。
【００７５】したがって、上記単位回路の半導体素子の
欠陥を低減でき、この薄膜半導体装置の歩留まりが向上
して、コストを低減できると共に、信頼性が向上する。
【００７６】上記第１,第２実施形態では、アクティブ
マトリクス型液晶表示装置についてこの発明を説明した
が、液晶表示装置に限らず、他の薄膜半導体装置を用い
た装置にこの発明を適用してもよい。
【００７７】また、上記第１,第２実施形態では、デー
タ線駆動用回路,サンプリング回路,ロジック回路,走査
線駆動回路,増幅回路および画素電極用スイッチング回
路にこの発明を適用したが、データ線駆動用回路,サン
プリング回路,ロジック回路,走査線駆動回路,増幅回路
および画素電極用スイッチング回路のうちの少なくとも
１つをこの発明に適用した液晶表示装置でもよい。
【００７８】また、上記第１,第２実施形態では、ガラ
スサイズ、レーザービームのビーム形状(Ａ１,Ａ２領域
の幅、Ｂ領域の幅等)、スキャン時の移動量、フォトマ
スク上のシリコンアイランドパターンの配置、露光装置
の有効露光領域は、記載された数値に限定されるもので
はなく、使用する装置および製造する液晶表示装置の設
計仕様等によって適宜設定してよい。
【００７９】また、上記第１,第２実施形態では、多結
晶シリコン膜の表面の凹凸の大きさの状態を計測する凹
凸計測部および異常領域計測部として、暗視野観察法に
よる顕微鏡５５とＣＣＤカメラ５６を用いたが、エリプ
ソメータや段差計等を用いてもよい。
【００８０】また、上記第１,第２実施形態では、レー
ザービーム走査部としてのステージ６１,ステージ制御
部６２によって、ガラス基板６０を搭載するステージ６
１を移動させて、レーザービーム６８を走査したが、レ
ーザービーム走査部はこれに限らず、レーザー光源と光
学系を移動させることによってレーザービームを走査し
てもよい。
【００８１】また、上記第２実施形態では、レーザーア
ニール装置のステージ６１とステージ制御部６２で走査
方向制御部を構成したが、レーザービームの走査方向を
制御する手段はこれに限らず、レーザービームの走査方
向を走査平面に沿って略９０deg毎に回転させるか、ま
たは所定角度回転させるように、レーザー光源と光学系
を動かしてもよい。
【００８２】
【発明の効果】以上より明らかなように、請求項１の発
明の薄膜半導体装置の製造方法は、基板上のアモルファ
スシリコン膜を断面矩形状のレーザービームでスキャン
するレーザーアニールによって上記基板上に形成された
多結晶シリコン膜を能動層として用いた半導体素子が含
まれる単位回路が配列された薄膜半導体装置を製造する
薄膜半導体装置の製造方法において、レーザーアニール
によって基板上に形成された多結晶シリコン膜の表面の
凹凸の大きさの状態を計測し、上記多結晶シリコン膜上
にフォトレジストを塗布し、計測された上記多結晶シリ
コン膜の表面の凹凸の大きさによって分けられた複数の
領域に基づいて、上記各単位回路に属する全ての半導体
素子の能動層が多結晶シリコン膜の表面の凹凸の大きさ
によって分けられた複数の領域のうちの１つのみに形成
されるように、基板に対してフォトマスクを位置決め
し、上記基板に対してフォトマスクを位置決めした後
に、上記フォトマスクを用いて上記フォトレジストに露
光して、上記フォトレジストを露光した後のレジストパ
ターンに基づいて、エッチングにより多結晶シリコン膜
をパターニングするものである。
【００８３】したがって、請求項１の発明の薄膜半導体
装置の製造方法によれば、同じ機能を有する上記単位回
路の半導体素子を同じ結晶性を有する多結晶シリコン膜
の領域に形成でき、トランジスタ等の半導体素子の特性
を均一にできる。
【００８４】また、請求項２の発明の薄膜半導体装置の
製造方法は、請求項１の薄膜半導体装置の製造方法にお
いて、上記多結晶シリコン膜をパターニングする工程に
おいて、アライメントマークを形成するので、上記アラ
イメントマークを、後工程で露光する場合に用いること
によって、フォトマスクの位置合わせを容易に行うこと
ができる。
【００８５】また、請求項３の発明の薄膜半導体装置の
製造方法は、請求項１または２の薄膜半導体装置の製造
方法において、上記多結晶シリコン膜の表面の異常領域
を計測する工程を含むと共に、上記基板に対してフォト
マスクを位置決めする工程において、上記多結晶シリコ
ン膜の上記異常領域が上記単位回路の上記半導体素子の
能動層が形成される領域にならないようにするので、上
記単位回路の半導体素子の欠陥を低減でき、この薄膜半
導体装置の歩留まりが向上して、コストを低減できると
共に、信頼性を向上することができる。
【００８６】また、請求項４の発明の薄膜半導体装置の
製造方法は、基板上のアモルファスシリコン膜を断面矩
形状のレーザービームでスキャンするレーザーアニール
によって上記基板上に形成された多結晶シリコン膜を能
動層として用いた半導体素子が含まれる単位回路が配列
された薄膜半導体装置を製造する薄膜半導体装置の製造
方法において、断面矩形状のレーザービームのビーム
幅,走査方向のピッチ,ビーム出力または走査方向のうち
の少なくともビーム幅,走査方向のピッチ,ビーム出力を
１つの基板内で変えて、上記１つの基板内の各単位回路
に属する全ての上記半導体素子の能動層が上記多結晶シ
リコン膜の表面の凹凸の大きさによって分けられた複数
の領域のうちの１つのみに形成されるように、レーザー
アニールを行うものである。
【００８７】したがって、請求項４の発明の薄膜半導体
装置の製造方法によれば、本来単位回路を配置したい多
結晶シリコン膜の領域の表面の凹凸の大きさを予め略等
しくでき、単位回路の配置パターンの自由度を広げるこ
とができる。また、レーザーアニール時のビーム幅また
は走査方向のピッチを調節することにより、半導体素子
の能動層に用いるシリコン領域すなわち結晶粒径の大き
なβ領域の面積を広げることができる。
【００８８】また、請求項５の発明の露光装置は、請求
項１または２の薄膜半導体装置の製造方法において用い
られる露光装置であって、上記多結晶シリコン膜の表面
の凹凸の大きさの状態を計測する工程において、レーザ
ーアニールによって基板上に形成された多結晶シリコン
膜の表面の凹凸の状態を凹凸計測部により計測し、上記
基板に対してフォトマスクを位置決めする工程におい
て、上記凹凸計測部により計測された多結晶シリコン膜
の表面の凹凸の大きさによって分けられた複数の領域の
情報とフォトマスクに描かれたパターンの回路構成の情
報とに基づいて、フォトマスク位置決め部により基板に
対してフォトマスクを位置決めするものである。
【００８９】したがって、請求項５の発明の露光装置に
よれば、その後のフォトレジストの露光とエッチングに
よるパターニングによって、同じ機能を有する上記単位
回路の半導体素子を同じ結晶性を有する多結晶シリコン
膜の領域に形成でき、半導体素子の特性を均一にするこ
とができる。
【００９０】また、請求項６の発明の検査装置は、請求
項３の薄膜半導体装置の製造方法において用いられる検
査装置であって、上記多結晶シリコン膜の表面の異常領
域を計測する工程において、上記多結晶シリコン膜の表
面の異常領域を異常領域計測部により計測し、上記異常
領域計測部の計測結果に基づいて、上記多結晶シリコン
膜の異常領域の位置座標を位置座標算出部により算出し
て、上記位置座標算出部により算出された上記異常領域
の位置座標を位置座標記憶部により記憶するものであ
る。
【００９１】したがって、請求項６の発明の検査装置に
よれば、上記位置座標記憶部に記憶された異常領域の位
置座標を用いて、多結晶シリコン膜の異常領域に上記単
位回路の半導体素子の能動層が形成されないように、フ
ォトマスクの位置決めを行うことによって、上記単位回
路の半導体素子の欠陥を低減することができ、この薄膜
半導体装置の歩留まりが向上して、コストを低減できる
と共に、信頼性を向上することができる。
【００９２】また、請求項７の発明のレーザーアニール
装置は、請求項４の薄膜半導体装置の製造方法のレーザ
ーアニールを行う工程に用いられるレーザーアニール装
置であって、レーザービームを出射するレーザー光源
と、上記レーザー光源からのレーザービームの断面形状
を矩形にすると共に、そのレーザービームのビーム幅を
調整可能な光学系と、上記レーザービームを走査方向の
ピッチを調整可能に走査するレーザービーム走査部と、
上記レーザー光源からのレーザービームのビーム出力を
制御するビーム出力制御部と、上記レーザービームの走
査方向を走査平面に沿って略９０deg毎に回転させる
か、または所定角度回転させる走査方向制御部とを備え
て、上記ビーム幅,走査方向のピッチ,ビーム出力または
走査方向のうちの少なくともビーム幅,走査方向のピッ
チ,ビーム出力を１つの基板内で変えて、上記１つの基
板内の各単位回路に属する全ての半導体素子の能動層が
多結晶シリコン膜の表面の凹凸の大きさによって分けら
れた複数の領域のうちの１つのみに形成されるように、
制御部により上記光学系,レーザービーム走査部,ビーム
出力制御部および走査方向制御部の各動作を制御するも
のである。
【００９３】したがって、請求項７の発明のレーザーア
ニール装置によれば、本来単位回路の半導体素子の半導
体素子の能動層を配置したい多結晶シリコン膜の領域の
表面の凹凸の大きさを略等しくでき、単位回路の配置パ
ターンの自由度を広げることができる。また、レーザー
アニール時のビーム幅または走査方向のピッチを調節す
ることにより、半導体素子の能動層に用いるシリコン領
域すなわち結晶粒径の大きいβ領域の面積を広げること
ができる。
【００９４】また、請求項８の発明の露光装置は、レー
ザーアニールによって基板上に形成された多結晶シリコ
ン膜の表面の凹凸の状態を凹凸計測部により計測し、上
記凹凸計測部により計測された多結晶シリコン膜の表面
の凹凸の大きさによって分けられた複数の領域の情報と
フォトマスクに描かれたパターンの回路構成の情報とに
基づいて、上記基板に対してフォトマスクをフォトマス
ク位置決め部により位置決めするものである。
【００９５】したがって、請求項８の発明の露光装置に
よれば、その後のフォトレジストの露光とエッチングに
よるパターニングによって、同じ機能を有する上記単位
回路の半導体素子を同じ結晶性を有する多結晶シリコン
膜の領域に形成でき、半導体素子の特性を均一にするこ
とができる。
【００９６】また、請求項９の発明のレーザーアニール
装置は、レーザービームを出射するレーザー光源と、上
記レーザー光源からのレーザービームの断面形状を矩形
にすると共に、そのレーザービームのビーム幅を調整可
能な光学系と、上記レーザービームの出力を制御するビ
ーム出力制御部と、上記レーザービームの走査方向を走
査平面に沿って略９０deg毎に回転させるか、または所
定角度回転させる走査方向制御部とを備えて、上記ビー
ム幅,走査方向のピッチ,ビーム出力または走査方向のう
ちの少なくともビーム幅,走査方向のピッチ,ビーム出力
を１つの基板内で変えて、上記１つの基板内の各単位回
路に属する全ての半導体素子の能動層が多結晶シリコン
膜の表面の凹凸の大きさによって分けられた複数の領域
のうちの１つのみに形成されるように、制御部により上
記光学系,レーザービーム走査部,ビーム出力制御部およ
び走査方向制御部の各動作を制御するものである。
【００９７】したがって、請求項９の発明のレーザーア
ニール装置によれば、本来単位回路の半導体素子の能動
層を配置したい多結晶シリコン膜の領域の表面の凹凸の
大きさを略等しくでき、単位回路の配置パターンの自由
度を広げることができる。また、レーザーアニール時の
ビーム幅または走査方向のピッチを調節することによ
り、半導体素子の能動層に用いるシリコン領域すなわち
結晶粒径の大きいβ領域の面積を広げることができる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の薄膜半導体
装置の製造工程において、ガラス基板上に形成された多
結晶シリコン膜をレーザーアニールするときのレーザー
ビームのスキャン状態を示す図である。
【図２】 図２は上記レーザーアニールにより多結晶シ
リコン膜が形成されたガラス基板の一部の拡大平面図で
ある。
【図３】 図３は上記薄膜半導体装置の製造に用いる露
光装置の機能ブロック図である。
【図４】 図４は上記薄膜半導体装置のフォトマスクの
一部の平面図である。
【図５】 図５は上記薄膜半導体装置の製造工程におい
てパターニングされたシリコンアイランドの一部の平面
図である。
【図６】 図６はこの発明の第２実施形態の薄膜半導体
装置の製造方法に用いられるレーザーアニール装置の機
能ブロック図である。
【図７】 図７は上記レーザーアニール装置を用いた薄
膜半導体装置の製造工程においてパターニングされたシ
リコンアイランドの一部の平面図である。
【図８】 図８は上記レーザーアニール装置のレーザー
パワーが大きいときのビーム幅方向の距離とレーザーパ
ワーとの関係を示す図である。
【図９】 図９は上記レーザーアニール装置のレーザー
パワーが小さいときのビーム幅方向の距離とレーザーパ
ワーとの関係を示す図である。
【図１０】 図１０は多結晶シリコン膜に異常領域を有
するガラス基板の一部の平面図である。
【図１１】 図１１は従来の薄膜半導体装置の製造工程
を示す図である。
【図１２】 図１２は上記薄膜半導体装置を用いた回路
一体型の液晶表示装置の概略図である。
【図１３】 図１３はレーザービームのビーム幅方向の
距離とレーザーパワーとの関係を示す図である。
【図１４】 図１４は図１３のレーザービームをアモル
ファスシリコン膜上をスキャンしたときの状態を示す図
である。
【符号の説明】
１,２…データ線駆動回路に用いるトランジスタのシリ
コンアイランド、３…サンプリング回路に用いるトラン
ジスタのシリコンアイランド、４,５…ロジック回路に
用いるトランジスタのシリコンアイランド、６…走査線
駆動回路に用いるトランジスタのシリコンアイランド、
７…増幅回路に用いるトランジスタのシリコンアイラン
ド、１０Ａ,２０Ａ,２１Ａ,２２Ａ,２３Ａ…α領域,１
０Ｂ,２０Ｂ,２１Ｂ,２２Ｂ,２３Ｂ…β領域、４３…レ
ーザービーム、４０…ガラス基板、４１…多結晶シリコ
ン膜、４２…重ね領域、５１…ステージ、５２…ステー
ジ制御部、５３…フォトマスク、５４…露光ランプ、５
５…顕微鏡、５６…ＣＣＤカメラ、５７…画像データ処
理部、５７a…位置座標算出部、５７b…位置座標記憶
部、５７c…フォトマスク位置決め部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｃ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/336 H01L 29/786

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上のアモルファスシリコン膜を断面
    矩形状のレーザービームでスキャンするレーザーアニー
    ルによって上記基板上に形成された多結晶シリコン膜を
    能動層として用いた半導体素子が含まれる単位回路が配
    列された薄膜半導体装置を製造する薄膜半導体装置の製
    造方法において、 レーザーアニールによって基板上に形成された多結晶シ
    リコン膜の表面の凹凸の大きさの状態を計測する工程
    と、 上記多結晶シリコン膜上にフォトレジストを塗布する工
    程と、 計測された上記多結晶シリコン膜の表面の凹凸の大きさ
    の状態に基づいて、上記各単位回路に属する全ての上記
    半導体素子の能動層が上記多結晶シリコン膜の表面の凹
    凸の大きさによって分けられた複数の領域のうちの１つ
    のみに形成されるように、上記基板に対してフォトマス
    クを位置決めする工程と、 上記基板に対してフォトマスクを位置決めした後に、上
    記フォトマスクを用いて上記フォトレジストに露光する
    工程と、 上記フォトレジストを露光した後のレジストパターンに
    基づいて、エッチングにより上記多結晶シリコン膜をパ
    ターニングする工程とを含むことを特徴とする薄膜半導
    体装置の製造方法。
  2. 【請求項２】 請求項１に記載の薄膜半導体装置の製造
    方法において、 上記多結晶シリコン膜をパターニングする工程におい
    て、アライメントマークを形成することを特徴とする薄
    膜半導体装置の製造方法。
  3. 【請求項３】 請求項１または２に記載の薄膜半導体装
    置の製造方法において、 上記多結晶シリコン膜の表面の異常領域を計測する工程
    を含むと共に、 上記基板に対してフォトマスクを位置決めする工程にお
    いて、上記多結晶シリコン膜の上記異常領域が上記単位
    回路の上記半導体素子の能動層が形成される領域になら
    ないようにすることを特徴とする薄膜半導体装置の製造
    方法。
  4. 【請求項４】 基板上のアモルファスシリコン膜を断面
    矩形状のレーザービ ームでスキャンするレーザーアニー
    ルによって上記基板上に形成された多結晶シリコン膜を
    能動層として用いた半導体素子が含まれる単位回路が配
    列された薄膜半導体装置を製造する薄膜半導体装置の製
    造方法において、 断面矩形状のレーザービームのビーム幅,走査方向のピ
    ッチ,ビーム出力または走査方向のうちの少なくとも上
    記ビーム幅,走査方向のピッチ,ビーム出力を１つの基板
    内で変えて、上記１つの基板内の上記各単位回路に属す
    る全ての上記半導体素子の能動層が上記多結晶シリコン
    膜の表面の凹凸の大きさによって分けられた複数の領域
    のうちの１つのみに形成されるように、レーザーアニー
    ルを行う工程を含むことを特徴とする薄膜半導体装置の
    製造方法。
  5. 【請求項５】 請求項１または２に記載の薄膜半導体装
    置の製造方法において用いられる露光装置であって、 上記多結晶シリコン膜の表面の凹凸の大きさの状態を計
    測する工程において、レーザーアニールによって基板上
    に形成された多結晶シリコン膜の表面の凹凸の大きさの
    状態を計測する凹凸計測部と、 上記基板に対してフォトマスクを位置決めする工程にお
    いて、上記凹凸計測部により計測された上記多結晶シリ
    コン膜の表面の凹凸の大きさの状態の情報とフォトマス
    クに描かれたパターンの回路構成の情報とに基づいて、
    上記基板に対して上記フォトマスクを位置決めするフォ
    トマスク位置決め部とを備えたことを特徴とする露光装
    置。
  6. 【請求項６】 請求項３に記載の薄膜半導体装置の製造
    方法において用いられる検査装置であって、 上記多結晶シリコン膜の表面の異常領域を計測する工程
    において、上記多結晶シリコン膜の表面の異常領域を計
    測する異常領域計測部と、 上記異常領域計測部の計測結果に基づいて、上記多結晶
    シリコン膜の異常領域の位置座標を算出する位置座標算
    出部と、 上記位置座標算出部により算出された上記異常領域の位
    置座標を記憶する位置座標記憶部とを有することを特徴
    とする検査装置。
  7. 【請求項７】 請求項４に記載の薄膜半導体装置の製造
    方法のレーザーアニールを行う工程に用いられるレーザ
    ーアニール装置であって、 レーザービームを出射するレーザー光源と、 上記レーザー光源からのレーザービームの断面形状を矩
    形にすると共に、そのレーザービームのビーム幅を調整
    可能な光学系と、 上記レーザービームを走査方向のピッチを調整可能に走
    査するレーザービーム走査部と、 上記レーザー光源からの上記レーザービームのビーム出
    力を制御するビーム出力制御部と、 上記レーザービームの走査方向を走査平面に沿って略９
    ０deg毎に回転させるか、または所定角度回転させる走
    査方向制御部と、上記ビーム幅,走査方向のピッチ,ビーム出力または走査
    方向のうちの少なくとも上記ビーム幅,走査方向のピッ
    チ,ビーム出力を１つの基板内で変えて、上記１つの基
    板内の 各単位回路に属する全ての上記半導体素子の能動
    層が上記多結晶シリコン膜の表面の凹凸の大きさによっ
    て分けられた複数の領域のうちの１つのみに形成される
    ように、上記光学系,上記レーザービーム走査部,上記ビ
    ーム出力制御部および上記走査方向制御部の各動作を制
    御する制御部とを備えたことを特徴とするレーザーアニ
    ール装置。
  8. 【請求項８】 レーザーアニールによって基板上に形成
    された多結晶シリコン膜の表面の凹凸の大きさの状態を
    計測する凹凸計測部と、 上記凹凸計測部により計測された上記多結晶シリコン膜
    の表面の凹凸の大きさによって分けられた複数の領域の
    情報とフォトマスクに描かれたパターンの回路構成の情
    報とに基づいて、上記基板に対して上記フォトマスクを
    位置決めするフォトマスク位置決め部とを備えたことを
    特徴とする露光装置。
  9. 【請求項９】 レーザービームを出射するレーザー光源
    と、 上記レーザー光源からのレーザービームの断面形状を矩
    形にすると共に、そのレーザービームのビーム幅を調整
    可能な光学系と、 上記レーザービームを走査方向のピッチを調整可能に走
    査するレーザービーム走査部と、 上記レーザー光源からの上記レーザービームのビーム出
    力を制御するビーム出力制御部と、 上記レーザービームの走査方向を走査平面に沿って略９
    ０deg毎に回転させるか、または所定角度回転させる走
    査方向制御部と、上記ビーム幅,走査方向のピッチ,ビーム出力または走査
    方向のうちの少なくとも上記ビーム幅,走査方向のピッ
    チ,ビーム出力を１つの基板内で変えて、上記１つの基
    板内の 各単位回路に属する全ての半導体素子の能動層が
    多結晶シリコン膜の表面の凹凸の大きさによって分けら
    れた複数の領域のうちの１つのみに形成されるように、
    上記光学系,上記レーザービーム走査部,上記ビーム出力
    制御部および上記走査方向制御部の各動作を制御する制
    御部とを備えたことを特徴とするレーザーアニール装
    置。
JP08408597A 1997-04-02 1997-04-02 薄膜半導体装置の製造方法 Expired - Fee Related JP3343492B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08408597A JP3343492B2 (ja) 1997-04-02 1997-04-02 薄膜半導体装置の製造方法
US09/397,864 US6281470B1 (en) 1997-04-02 1999-09-17 Thin film semiconductor device uniforming characteristics of semiconductor elements and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08408597A JP3343492B2 (ja) 1997-04-02 1997-04-02 薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10284418A JPH10284418A (ja) 1998-10-23
JP3343492B2 true JP3343492B2 (ja) 2002-11-11

Family

ID=13820668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08408597A Expired - Fee Related JP3343492B2 (ja) 1997-04-02 1997-04-02 薄膜半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6281470B1 (ja)
JP (1) JP3343492B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945540B1 (ko) * 2001-10-30 2010-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
JP2003017702A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 平面表示装置とその製造方法
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
US6727125B2 (en) * 2002-04-17 2004-04-27 Sharp Laboratories Of America, Inc. Multi-pattern shadow mask system and method for laser annealing
JP2004103782A (ja) * 2002-09-09 2004-04-02 Sharp Corp 結晶成長方法、結晶成長装置、ビーム分岐装置および表示装置
US7239932B2 (en) * 2002-11-11 2007-07-03 Micron Technology, Inc. Methods and apparatus for calibrating programmable material consolidation apparatus
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
CN100485868C (zh) * 2004-03-31 2009-05-06 日本电气株式会社 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN101088144B (zh) 2004-12-24 2012-03-28 株式会社半导体能源研究所 曝光装置和使用该曝光装置的半导体器件制造方法
JP4801440B2 (ja) * 2004-12-24 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006294751A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体集積回路及びその製造方法
JP2005347764A (ja) * 2005-07-19 2005-12-15 Hitachi Ltd 画像表示装置の製造方法
JP2007057756A (ja) * 2005-08-24 2007-03-08 Seiko Epson Corp 拡散板の製造方法、拡散板、拡散板の配置位置調整方法、バックライトユニット、及び電気光学装置、電子機器
JP4956987B2 (ja) * 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP2008211093A (ja) * 2007-02-27 2008-09-11 Sumitomo Heavy Ind Ltd レーザアニール装置及びレーザアニール方法
JP5498659B2 (ja) * 2008-02-07 2014-05-21 株式会社半導体エネルギー研究所 レーザ照射位置安定性評価方法及びレーザ照射装置
JP4685971B2 (ja) * 2009-09-24 2011-05-18 株式会社ケー・デー・イー 検査システム及び検査方法
JP2013510443A (ja) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
JP5897825B2 (ja) * 2011-06-20 2016-03-30 株式会社日立情報通信エンジニアリング レーザ照射装置及びレーザ照射方法
KR20150028339A (ko) * 2012-07-04 2015-03-13 쌩-고벵 글래스 프랑스 적어도 2개의 브리지를 사용한 대형 기판의 레이저 처리를 위한 장치 및 방법
JP7004707B2 (ja) * 2017-05-24 2022-01-21 東京エレクトロン株式会社 基板処理装置および基板処理方法
KR102538977B1 (ko) * 2018-12-05 2023-06-02 삼성디스플레이 주식회사 레이저 조사 방법 및 레이저 조사 장치
CN113281921B (zh) * 2021-05-07 2024-08-09 厦门兴华鼎自动化技术有限公司 一种一阶电光效应硅调制器及其制备工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769523A (en) * 1985-03-08 1988-09-06 Nippon Kogaku K.K. Laser processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945540B1 (ko) * 2001-10-30 2010-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기

Also Published As

Publication number Publication date
US6281470B1 (en) 2001-08-28
JPH10284418A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
JP3343492B2 (ja) 薄膜半導体装置の製造方法
US7186602B2 (en) Laser annealing method
KR100542645B1 (ko) 반도체박막을 형성하는 방법 및 이를 위해 사용되는레이저장치
US8409940B2 (en) Silicon crystallization apparatus and silicon crystallization method thereof
KR100724648B1 (ko) 표시 장치의 제조 방법 및 표시 장치의 제조 장치
JP2005099427A (ja) 表示パネルの製造方法及び表示パネル
US20040197972A1 (en) Multi-pattern shadow mask system for laser annealing
US20200066517A1 (en) Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US6194023B1 (en) Method of manufacturing a poly-crystalline silicon film
TWI521563B (zh) 雷射處理裝置
US6596612B2 (en) Method for manufacturing semiconductor circuit
US20090057764A1 (en) Thin film transistor and display apparatus
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
CN213366530U (zh) 激光退火装置
JP3734580B2 (ja) 半導体装置の作製方法
JP3196132B2 (ja) 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置
JP2005051208A (ja) 薄膜半導体基板、薄膜半導体基板の製造方法、結晶化方法、結晶化装置、薄膜半導体装置、および薄膜半導体装置の製造方法
JP2008262994A (ja) 結晶化方法および結晶化装置
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
WO2021181700A1 (ja) レーザアニール装置およびレーザアニール方法
JP2005276996A (ja) 平面表示装置の製造方法
JP2005259981A (ja) 結晶化方法及び結晶化装置
JP2007299911A (ja) 半導体膜の製造方法
JP4069667B2 (ja) 薄膜トランジスタパネルの製造方法
KR20070071967A (ko) 다결정 실리콘 필름 제조방법의 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130823

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees