JP2006294751A - 半導体集積回路及びその製造方法 - Google Patents

半導体集積回路及びその製造方法 Download PDF

Info

Publication number
JP2006294751A
JP2006294751A JP2005111195A JP2005111195A JP2006294751A JP 2006294751 A JP2006294751 A JP 2006294751A JP 2005111195 A JP2005111195 A JP 2005111195A JP 2005111195 A JP2005111195 A JP 2005111195A JP 2006294751 A JP2006294751 A JP 2006294751A
Authority
JP
Japan
Prior art keywords
region
speed
low
circuit
speed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005111195A
Other languages
English (en)
Inventor
Toshihiko Iinuma
俊彦 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005111195A priority Critical patent/JP2006294751A/ja
Priority to US11/220,716 priority patent/US7768094B2/en
Publication of JP2006294751A publication Critical patent/JP2006294751A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

【課題】 要求される回路動作速度及びリーク電流値が互いに異なる複数の回路を同一チップ上に集積化した半導体集積回路及びその製造方法を提供する。
【解決手段】 矩形の低速回路領域１２に配置され、第１の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする低速トランジスタにより構成される低速回路１２０と、低速回路領域１２に隣接する矩形の高速回路領域１１に配置され、第１の拡散領域より厚さが薄い第２の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする高速トランジスタにより構成される高速回路１１０とを備える。
【選択図】 図１

Description

本発明は、半導体集積回路に係り、特に異なる機能を有する回路を同一チップ上に複数種類集積化した半導体集積回路及びその製造方法に関する。
近年の半導体集積回路（ＬＳＩ）では、１つのＬＳＩに様々な機能の回路を集積化することが可能となっている。例えば、高速動作する論理回路と、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のような大容量のメモリが同一チップ上に集積化される。
一方で、ＬＳＩの微細化、及び高速化の要求が更に厳しくなっている。例えば、インターナショナル・テクノロジ・ロードマップ・フォー・セミコンダクターズ（ＩＴＲＳ）２００３エディションにおいて、ハーフピッチ６５ｎｍ以降のＬＳＩについて、以下の要求がなされている。即ち、短チャネル効果を抑制するために、ソース領域、ドレイン領域、ソースイクステンション領域及びドレインイクステンション領域の拡散領域の厚みを１３．８ｎｍ程度に薄くする。更に、寄生抵抗によるトランジスタ性能の低下を抑制するために、ソース領域、ドレイン領域、ソースイクステンション領域及びドレインイクステンション領域の拡散領域のシート抵抗を、ｎチャネル型ＭＯＳトランジスタの場合は４１２Ω以下、ｐチャネル型ＭＯＳトランジスタの場合は８８４Ω以下にすることが要求されている。「ソースイクステンション領域」及び「ドレインイクステンション領域」は、短チャネル効果の抑制のために、ソース領域及びドレイン領域のゲート電極の近い位置に配置される。一般に、ソースイクステンション領域及びドレインイクステンション領域は、ソース領域及びドレイン領域より不純物密度が高く、厚さが薄い。拡散炉タイプの熱処理装置やタングステンハロゲンランプを光源に用いるランプアニール装置を使用して、上記の要求を満足するＬＳＩを製造することは困難である。
そのため、拡散炉タイプの熱処理装置やタングステンハロゲンランプを光源に用いるランプアニール装置より、高温の熱処理を短時間で行う熱処理装置の要求がある。その要求に対する回答の一つが、赤外レーザ光を熱源としたラインスキャン型熱処理装置である。ラインスキャン型熱処理装置を用いた熱処理を、以下において「高温レーザ熱処理」という。高温レーザ熱処理により、拡散領域の厚さを薄くすることができる。
ラインスキャン型熱処理装置は、レーザ光の照射面積を大きくすることが難しいため、ウェハ全体を同時に熱処理できない。したがって、ラインスキャン型熱処理装置では、小さな領域を照射するレーザ光をスキャンすることによって熱処理する。ただし、高温レーザ熱処理は、以下のようなデメリットがある。即ち、高温レーザ熱処理では、イオン注入工程により形成される結晶欠陥の回復が不完全である。又、高温レーザ熱処理によってイオン注入欠陥以外の結晶欠陥が生じる可能性がある。更に、ゲート絶縁膜の絶縁特性が劣化する場合がある。
高速動作が要求される論理回路においては、トランジスタのスイッチング速度を速めることが求められる。そのため、論理回路では、高温レーザ熱処理による拡散領域に注入された不純物の活性化が必要である。一方、電荷を蓄積して情報を保持するＤＲＡＭ等のメモリでは、トランジスタのスイッチング速度を速めることよりも、トランジスタの集積度を高めることや、記憶情報を長時間保持するためにトランジスタのリーク電流の発生を抑制することが重要である。したがって、メモリの製造に高温レーザ熱処理を適用する必要がない。逆に、高温レーザ熱処理の適用によって結晶欠陥が生じる等して、メモリに要求される性能が低下する可能性がある。したがって、ＤＲＡＭと同一チップ上に集積化した論理回路に、高温レーザ熱処理を適用することが困難である。
特開平９−５０９６１号公報
本発明は、要求される回路動作速度及びリーク電流値が互いに異なる複数の回路を同一チップ上に集積化した半導体集積回路及びその製造方法を提供する。
本発明の第１の特徴は、（イ）矩形の低速回路領域に配置され、第１の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする低速トランジスタにより構成される低速回路と、（ロ）低速回路領域に隣接する矩形の高速回路領域に配置され、第１の拡散領域より厚さが薄い第２の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする高速トランジスタにより構成される高速回路とを備える半導体集積回路であることを要旨とする。
本発明の第２の特徴は、（イ）第１の熱処理条件で、矩形の低速回路領域に配置された低速回路を構成する低速トランジスタのソースイクステンション領域及びドレインイクステンション領域を含む第１の拡散領域を形成するステップと、（ロ）レーザ光を照射して、第１の熱処理条件より高温且つ短時間の第２の熱処理条件で、低速回路領域に隣接する矩形の高速回路領域に配置された高速回路を構成する高速トランジスタのソースイクステンション領域及びドレインイクステンション領域を含む第２の拡散領域を、第１の拡散領域より厚さを薄く形成するステップとを含む半導体集積回路の製造方法であることを要旨とする。
本発明によれば、要求される回路動作速度及びリーク電流値が互いに異なる複数の回路を同一チップ上に集積化した半導体集積回路及びその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、平面寸法の比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体集積回路は、図１に示すように、矩形の低速回路領域１２に配置され、第１の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする低速トランジスタにより構成される低速回路１２０と、低速回路領域１２に隣接する矩形の高速回路領域１１に配置され、第１の拡散領域より基板表面に対して垂直方向の厚さが薄い第２の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする高速トランジスタにより構成される高速回路１１０とを備える。後述するように、高速回路領域１１及び低速回路領域１２に、拡散領域の形成時に互いに異なる熱処理条件が適用される。
図１に示すように、高速回路領域１１と低速回路領域１２は、互いに平行に配置されている。高速回路領域１１と低速回路領域１２が接する境界を、以下において「回路境界」という。高速回路領域１１と低速回路領域１２は矩形であるため、回路境界１０は直線である。ここで、高速回路領域１１及び低速回路領域１２の、回路境界１０と直交する辺の長さを「幅」という。図１に示すように、高速回路領域１１の幅はＷ１、低速回路領域１２の幅はＷ２である。
複数の回路を集積化した半導体集積回路を、チップ１上に配置する例を以下に説明する。先ず、半導体集積回路を、集積度や記憶情報の保持が重要な回路と、トランジスタのスイッチング速度が重要な回路に分類する。そして、トランジスタのスイッチング速度が速いことを優先する高速回路１１０を、高速回路領域１１に配置する。一方、集積度や記憶情報の保持を優先する低速回路１２０を、低速回路領域１２に配置する。高速回路領域１１は、ラインスキャン型熱処理装置等による高温レーザ熱処理が適用される。ラインスキャン型熱処理装置は、ウェハのレーザが照射された表面部分を、例えば１／１０００秒間以下だけ１０００℃以上に加熱することが可能である。そのため、基板表面に対して垂直方向の厚さが薄い拡散領域を形成することができる。その結果、高温レーザ熱処理によって、高速回路１１０を構成する高速トランジスタのスイッチング速度を速めることができる。一方、高温レーザ熱処理によって結晶欠陥が増加してリーク電流が増大し、記憶情報を保持する性能が劣化する可能性がある。そのため、低速回路領域１２は、高温レーザ熱処理が適用されない。
例えば、図１に示すように、高速回路１１０として、スタティックＲＡＭ（ＳＲＡＭ）１１１、高速な論理動作が要求される第１論理回路１１２、第１論理回路１１２ほどは高速な論理動作が要求されない第２論理回路１１３、クロック信号を発生するクロック回路１１４、チップ１への信号の入出力を制御する入出力回路１１５が、高速回路領域１１に配置される。一方、トランジスタのスイッチング速度よりも、集積度や記憶情報の保持が重要なＤＲＡＭ１２１が、低速回路１２０として低速回路領域１２に配置される。
図１に示すチップ１を、ウェハ２００上に配列する例を図２に示す。図２に示すように、複数の高速チップ領域２１１〜２１ｎと複数の低速チップ領域２２１〜２２ｎが、行方向に交互に配置される。（ｎ：２以上の整数）。図３に示すように、高速チップ領域２１１〜２１ｎには、複数の高速回路領域１１が列方向に隣接して配置される。同様に、低速チップ領域２２１〜２２ｎに、複数の低速回路領域１２が列方向に隣接して配置される。ここで、高速チップ領域２１１〜２１ｎと低速チップ領域２２１〜２２ｎが接する境界を、「チップ境界」という。チップ境界２０１〜２０ｎは、複数の回路境界１０が直線的に連続した境界である。
高速チップ領域２１１〜２１ｎの、チップ境界２０１〜２０ｎと直交する辺の長さは、幅Ｗ１で一定である。又、低速チップ領域２２１〜２２ｎの、チップ境界２０１〜２０ｎと直交する辺の長さは、幅Ｗ２で一定である。ラインスキャン型熱処理装置から出力されるレーザ光によって照射される領域の幅は、高速チップ領域２１１〜２１ｎの幅Ｗ１に合わせて調整される。そのため、ラインスキャン型熱処理装置によりレーザ光をチップ境界２０１〜２０ｎに順次照射して、高速チップ領域２１１〜２１ｎのみを高温レーザ熱処理できる。そして、高速回路１１０を構成する高速トランジスタの拡散領域を高温、短時間の熱処理により形成できる。そのため、高速トランジスタの拡散領域の厚みを薄くできる。その結果、高速回路領域１１に配置された高速回路１１０のスイッチング速度を速めることができる。
一方、低速チップ領域２２１〜２２ｎに配置された低速回路１２０を構成する低速トランジスタの拡散領域は、ラインスキャン型熱処理装置を用いた高温レーザ熱処理より低温の熱処理、例えば拡散炉タイプの熱処理装置やタングステンハロゲンランプを光源に用いるランプアニール装置を使用した熱処理により形成される。そのため、低速回路領域１２に配置されたＤＲＡＭ１２１は、高温レーザ熱処理が適用された場合に比べて結晶欠陥が少ない。そのため、ＤＲＡＭ１２１のリーク電流は抑制され、記憶情報を長時間保持できる。
本発明の実施の形態に係る半導体集積回路によれば、高温レーザ熱処理が必要な回路を配置した矩形の高速回路領域１１と、高温レーザ熱処理が不要な回路を配置した矩形の低速回路領域１２を平行に配置することにより、互いに異なる熱処理条件が適用される複数の回路を、同一チップ上に集積化することができる。つまり、図１に示した半導体集積回路によれば、要求される回路動作速度及びリーク電流値が互いに異なる回路を、チップ１上に集積化した半導体集積回路を提供することができる。
高温レーザ熱処理を適用して、第１の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする低速トランジスタと、第１の拡散領域より基板表面に対して垂直方向の厚さが薄い第２の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする高速トランジスタを製造する方法の例を、図４〜図１３を用いて説明する。なお、以下に述べる拡散領域の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。図４〜図１３のそれぞれにおいて、図４（ａ）〜図１３（a）は、高速回路領域１１に形成される高速トランジスタＱａの工程断面図、図４（ｂ）〜図１３（ｂ）は、低速回路領域１２に形成される低速トランジスタＱｂの工程断面図である。
（イ）ｐ型シリコンからなる半導体基板２０上に、シリコン酸化膜２１、シリコン窒化膜２２を順次積層する。そして、シリコン窒化膜２２上にフォトレジスト膜４１を塗布する。フォトリソグラフィ技術により、フォトレジスト膜４１を露光現像することで、図４（ａ）、図４（ｂ）に示すように、素子分離のための溝を形成する領域上のフォトレジスト膜４１を除去する。次いで、フォトレジスト膜４１をエッチングマスクにして、シリコン窒化膜２２、シリコン酸化膜２１、及び半導体基板２０をエッチングし、素子分離のための溝を形成する。フォトレジスト膜４１を除去した後、シリコン酸化膜等の素子分離絶縁膜２５を形成して、素子分離溝を埋め込む。更に、図５（ａ）、図５（ｂ）に示すように、化学的機械研磨（ＣＭＰ）法により平坦化する。この工程により、素子分離絶縁膜２５に囲まれた、いわゆる「活性領域」が半導体基板２０に定義される。
（ロ）低速回路領域１２のみにレジスト膜を塗布した状態で、熱酸化法等を用いて図６（a）に示したように高速トランジスタＱａのゲート絶縁膜３１ａを形成する。ゲート絶縁膜３１ａの厚みｄOX1は、１〜２ｎｍ程度である。一方、高速回路領域１１のみにレジスト膜を塗布した状態で、熱酸化法等を用いて図６（ｂ）に示したように低速トランジスタＱｂのゲート絶縁膜３１ｂを形成する。ゲート絶縁膜３１ｂの厚みｄOX2は、６ｎｍ程度である。スイッチング速度を速くするために高速トランジスタＱａのゲート絶縁膜３１ａは薄く形成される。一方、ゲート絶縁膜のリーク電流を抑制するために低速トランジスタＱｂのゲート絶縁膜３１ｂは厚く形成される。そのため、ｄOX1＜ｄOX2である。
（ハ）次に、化学気相成長（ＣＶＤ）法等によって、多結晶シリコン膜等のゲート電極層３２を半導体基板２０上の全面に形成する。次いで、ゲート電極層３２上にフォトレジスト膜４２を塗布する。フォトリソグラフィ技術により、フォトレジスト膜４２を露光現像することで、図７（ａ）、図７（ｂ）に示すように、ゲート電極を形成する領域以外のフォトレジスト膜４２を除去する。
（ニ）フォトレジスト膜４２をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）法等の技術により、半導体基板２０の表面に達するまで、選択的エッチングを行い、高速トランジスタＱａのゲート電極３０ａ及び低速トランジスタＱｂのゲート電極３０ｂを形成する。フォトレジスト膜４２を除去した後、２ｎｍ〜１０ｎｍ程度のシリコン窒化膜を半導体基板２０上の全面に形成する。次いで、このシリコン窒化膜をＲＩＥ法等により異方性エッチングする。その結果、図８（ａ）、図８（ｂ）に示すように、オフセットスペーサ５１がゲート電極３０ａ及びゲート電極３０ｂの側壁に形成される。
（ホ）次に、フォトレジスト膜４３を全面に塗布する。フォトリソグラフィ技術により、フォトレジスト膜４３を露光現像することにより、低速回路領域１２のフォトレジスト膜４３を除去する。次いで、図９（ａ）、図９（ｂ）に示すように、低速トランジスタＱｂのゲート電極３０ｂ、オフセットスペーサ５１及びフォトレジスト膜４３をマスクにして、低速トランジスタＱｂのソースイクステンション領域及びドレインイクステンション領域である第１の拡散領域を形成するために、半導体基板２０の低速回路領域１２に砒素（Ａｓ）イオン又はリン（Ｐ）イオンを注入する。イオン注入されるＡｓイオン又はＰイオンの面密度は１×１０１３〜１×１０１４ｃｍ−２程度である。
（ヘ）フォトレジスト膜４３を除去した後、シリコン酸化膜を半導体基板２０上の全面に形成する。次いで、このシリコン酸化膜をＲＩＥ法により異方性エッチングすることにより、ゲート電極３０ａ及びゲート電極３０ｂの側壁に第１のゲート側壁５２を形成する。次いで、ゲート電極３０ａ、ゲート電極３０ｂ、及び第１のゲート側壁５２をマスクにして、自己整合的にＡｓ又は燐（Ｐ）等のイオン注入を行う。イオン注入される不純物の面密度は１〜５×１０１５ｃｍ−２程度である。更に、１０００℃以上のラピッド・サーマル・アニーリング（ＲＴＡ）等の熱処理を行って、イオン注入された不純物を活性化する。その結果、図１０（ａ）に示すように、ソース領域６０ａ、ドレイン領域６１ａが、高速回路領域１１の半導体基板２０内部の表面近傍に形成される。同時に、図１０（ｂ）に示すように、ソース領域６０ｂ、ドレイン領域６１ｂが、低速回路領域１２の半導体基板２０内部の表面近傍に形成される。このとき、ゲート電極３０ａ及びゲート電極３０ｂにもｎ型不純物イオンが注入され、ゲート電極３０ａ及びゲート電極３０ｂの導電型はｎ型になる。又、図１０（ｂ）に示すように、低速トランジスタＱｂのソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂが形成される。ソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂの厚さｄex2は、３０〜６０ｎｍ程度である。
（ト）次に、希フッ酸（ＤＨＦ）処理等によって、第１のゲート側壁５２を除去する。次いで、フォトレジスト膜４４を全面に塗布する。フォトリソグラフィ技術によりフォトレジスト膜４４を露光現像することにより、図１１（ａ）、図１１（ｂ）に示すように、高速回路領域１１上のフォトレジスト膜４４のみを除去する。そして、高速トランジスタＱａのゲート電極３０ａ、オフセットスペーサ５１及びフォトレジスト膜４４をマスクにして、第２の拡散領域を形成するために半導体基板２０の高速回路領域１１にＡｓイオンを注入する。イオン注入されるＡｓイオンの加速エネルギーは５ｋｅＶ以下で面密度は１×１０１４〜３×１０１５ｃｍ−２程度である。フォトレジスト膜４４を除去した後、図１２（ａ）に示すように、ラインスキャン型熱処理装置を用いて高速回路領域１１のみにレーザ光を照射して、高温レーザ熱処理を行う。高温レーザ熱処理によりイオン注入されたＡｓイオンが活性化され、高速トランジスタＱａのソースイクステンション領域６２ａ及びドレインイクステンション領域６３ａが形成される。ソースイクステンション領域６２ａ及びドレインイクステンション領域６３ａの厚さｄex1は、２０ｎｍ程度、シート抵抗ＲS1は、５００〜１０００Ω／□程度である。
（チ）次いで、シリコン窒化膜を堆積し、更にＲＩＥ法により異方性エッチングにより、第２のゲート側壁５３を形成する。そして、ニッケル（Ｎｉ）をスパッタリング法によって堆積し、熱処理によりサリサイド化を行う。サリサイド化により、図１３（ａ）、図１３（ｂ）に示すように、高速トランジスタＱａのゲート電極３０ａ、ソース領域６０ａ、ドレイン領域６１ａ、及び低速トランジスタＱｂのゲート電極３０ｂ、ソース領域６０ｂ、ドレイン領域６１ｂの表面にニッケルシリサイド（ＮｉＳｉ）膜７０が形成される。以上に説明した工程により、図１に示した半導体集積回路を構成する高速トランジスタＱａ及び低速トランジスタＱｂが完成する。その後、多層配線工程等により半導体集積回路を構成する素子間の接続を行い、図１に示した半導体集積回路が完成する。
以上に説明した半導体集積回路の製造方法では、ラインスキャン型熱処理装置を用いて高速チップ領域２１１〜２１ｎのみをレーザ光でスキャンする。そのため、高速トランジスタＱａのソースイクステンション領域６２ａ及びドレインイクステンション領域６３ａの厚さｄex1は、低速トランジスタＱｂのソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂの厚さｄex2より薄い。一方、高温レーザ熱処理が適用されない低速回路領域１２には、欠陥の少ない低速トランジスタＱｂを形成することができる。高速チップ領域２１１〜２１ｎと低速チップ領域２２１〜２２ｎは、一定の間隔でウェハ２００上に配置されるため、ラインスキャン型熱処理装置によって高速チップ領域２１１〜２１ｎのみを容易にスキャンできる。
本発明の実施の形態に係る半導体集積回路の製造方法によれば、高速回路領域１１と低速回路領域１２に異なる熱処理を適用することができる。そのため、互いに異なる熱処理条件が適用される複数の回路を、同一チップ上に集積化した半導体集積回路の製造方法を提供することができる。
（第１の変形例）
既に述べた実施の形態の説明においては、低速回路領域１２に形成される低速トランジスタＱｂのソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂを、ＲＴＡ等の熱処理を用いて形成する例を説明した。しかし、低速トランジスタＱｂのソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂをラインスキャン型熱処理装置を用いて形成してもよい。つまり、回路に要求されるスイッチング速度及びリーク電流の大きさ等に応じてラインスキャン型熱処理装置の設定を変更して、高温レーザ熱処理が行われる。例えば、高速回路領域１１を熱処理する場合よりもレーザ光の出力を小さく設定して、低速回路領域１２を熱処理する。このとき、レーザ光の出力は、低速回路領域１２に配置されたＤＲＡＭ１２１に許容値以上のリーク電流が発生しない条件に設定される。又、レーザ光によって照射される領域の幅は、低速回路領域１２の幅Ｗ２に合わせて調整される。
又、低速トランジスタＱｂのソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂを形成するためのＡｓイオンの注入は、低速トランジスタＱｂのソース領域６０ｂ及びドレイン領域６１ｂが形成された後に行う。そして、ラインスキャン型熱処理装置によって低速回路領域１２が熱処理され、ソースイクステンション領域６２ｂ及びドレインイクステンション領域６３ｂが形成される。高速チップ領域２１１〜２１ｎ及び低速チップ領域２２１〜２２ｎは直線状に一定の間隔でウェハ２００上に配置されるため、ラインスキャン型熱処理装置によって容易に高速チップ領域２１１〜２１ｎ及び低速チップ領域２２１〜２２ｎをそれぞれスキャンできる。
（第２の変形例）
本発明の実施の形態の第２の変形例に係る半導体集積回路は、図１４に示すように、矩形の高速回路領域１１、高速回路領域１１に隣接した矩形の低速回路領域１２、及び高速回路領域１１に隣接した矩形の中速回路領域１３に配置される。つまり、中速回路領域１３を更に備える点が図１と異なる。
例えば、高速回路領域１１に、トランジスタのスイッチング速度が速いことが優先される高速回路１１０が配置される。低速回路領域１２に、記憶情報の保持が優先される低速回路１２０が配置される。中速回路領域１３に、高速回路１１０ほどはトランジスタのスイッチング速度が速いことが要求されず、且つ低速回路１２０ほどは記憶情報の保持が要求されない中速回路１３０が配置される。
例えば、図１４に示したように、高速回路領域１１に、ＳＲＡＭ１１１及び第１論理回路１１２が配置される。低速回路領域１２に、ＤＲＡＭ１２１が配置される。そして、中速回路領域１３に、第２論理回路１１３、クロック回路１１４及び入出力回路１１５が配置される。
高速回路領域１１及び中速回路領域１３に、ラインスキャン型熱処理装置による熱処理が適用される。ただし、中速回路１３０に要求される動作速度と、高速回路１１０に要求される動作速度は異なる。そのため、ラインスキャン型熱処理装置の条件は、中速回路領域１３を処理する場合と高速回路領域１１を処理するとで異なる。例えば、高速回路領域１１を熱処理する条件に比べて、ラインスキャン型熱処理装置のレーザ出力を小さくして中速回路領域１３を照射する。レーザ出力を小さくすることにより、ラインスキャン型熱処理装置を用いて熱処理される中速回路領域１３の温度は、高速回路領域１１の温度より低い。その結果、中速回路領域１３における高温レーザ熱処理による結晶欠陥に起因するリーク電流の増大を抑制することができる。同時に、低速回路１２０よりも、中速回路１３０を高速に動作させることができる。
以上に説明したように、図１４に示した半導体集積回路によれば、３種類の熱処理条件がそれぞれ適用される回路を、同一チップ上に集積化することができる。その結果、回路動作速度及びリーク電流値が異なる３種類の回路を、チップ１上に集積化することができる。
４種類以上の熱処理条件を使用して半導体集積回路を製造する場合にも、同様にして対応可能である。例えば、熱処理条件が４種類の回路をチップ１上に集積化する場合は、互いに平行に４つの矩形のチップ領域をチップ１上に設定する。次いで、半導体集積回路に含まれる回路を熱処理条件によって分類し、同一の熱処理条件を適用する回路を、同一のチップ領域に配置する。そして、チップ領域毎にラインスキャン型熱処理装置の条件を設定して、それぞれの領域を熱処理する。或いは、熱処理を行わないチップ領域を設定して、そのチップ領域に高温レーザ熱処理が不要な回路を配置する。
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、上記の説明では、ＳＲＡＭ１１１、第１論理回路１１２、第２論理回路１１３、クロック回路１１４、入出力回路１１５、及びＤＲＡＭ１２１がチップ１上に集積化される場合について説明した。本発明は、その他種々の機能を有する回路をチップ１上に集積化した半導体集積回路に適用することが可能である。例えば、トランジスタのスイッチング速度よりも、集積度や記憶情報の保持が優先されるフラッシュメモリ等が、低速回路領域１２に配置されてもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体集積回路の構成を示す模式図である。 本発明の実施の形態に係る半導体集積回路をウェハ上に配列した例を示す模式図である。 本発明の実施の形態に係る半導体集積回路をウェハ上に配列した例を説明するための模式図である。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その１）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その２）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その３）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その４）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その５）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その６）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その７）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その８）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その９）。 本発明の実施の形態に係る半導体集積回路を構成するトランジスタの製造方法を説明するための工程断面図である（その１０）。 本発明の実施の形態の第２の変形例に係る半導体集積回路の構成を示す模式図である。
符号の説明
１…チップ
１１…高速回路領域
１２…低速回路領域
６０ａ、６０ｂ…ソース領域
６１ａ、６１ｂ…ドレイン領域
６２ａ、６２ｂ…ソースイクステンション領域
６３ａ、６３ｂ…ドレインイクステンション領域
１１０…高速回路
１２０…低速回路

Claims (5)

  1. 矩形の低速回路領域に配置され、第１の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする低速トランジスタにより構成される低速回路と、
    前記低速回路領域に隣接する矩形の高速回路領域に配置され、前記第１の拡散領域より厚さが薄い第２の拡散領域をソースイクステンション領域及びドレインイクステンション領域とする高速トランジスタにより構成される高速回路
    とを備えることを特徴とする半導体集積回路。
  2. 第１の熱処理条件で、矩形の低速回路領域に配置された低速回路を構成する低速トランジスタのソースイクステンション領域及びドレインイクステンション領域を含む第１の拡散領域を形成するステップと、
    レーザ光を照射して、前記第１の熱処理条件より高温且つ短時間の第２の熱処理条件で、前記低速回路領域に隣接する矩形の高速回路領域に配置された高速回路を構成する高速トランジスタのソースイクステンション領域及びドレインイクステンション領域を含む第２の拡散領域を、前記第１の拡散領域より厚さを薄く形成するステップ
    とを含むことを特徴とする半導体集積回路の製造方法。
  3. 前記高速回路領域の形状に基づき、前記レーザ光によって照射される領域の幅を調整することを特徴とする請求項２に記載の半導体集積回路の製造方法。
  4. 前記レーザ光の出力より低い出力のレーザ光を照射して、前記第１の拡散領域を形成することを特徴とする請求項２又は３に記載の半導体集積回路の製造方法。
  5. 前記第１の拡散領域が形成された後に、前記第２の拡散領域を形成することを特徴とする請求項２乃至４のいずれか１項に記載の半導体集積回路の製造方法。
JP2005111195A 2005-04-07 2005-04-07 半導体集積回路及びその製造方法 Pending JP2006294751A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005111195A JP2006294751A (ja) 2005-04-07 2005-04-07 半導体集積回路及びその製造方法
US11/220,716 US7768094B2 (en) 2005-04-07 2005-09-08 Semiconductor integrated circuit and wafer having diffusion regions differing in thickness and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005111195A JP2006294751A (ja) 2005-04-07 2005-04-07 半導体集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006294751A true JP2006294751A (ja) 2006-10-26

Family

ID=37082375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005111195A Pending JP2006294751A (ja) 2005-04-07 2005-04-07 半導体集積回路及びその製造方法

Country Status (2)

Country Link
US (1) US7768094B2 (ja)
JP (1) JP2006294751A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5434365B2 (ja) * 2009-08-24 2014-03-05 ソニー株式会社 半導体装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280322A (ja) * 1989-04-21 1990-11-16 Sony Corp 半導体装置の製法
JPH0488669A (ja) * 1990-07-31 1992-03-23 Fujitsu Ltd 半導体装置
JPH0823105A (ja) * 1994-05-02 1996-01-23 Sony Corp 表示用半導体チップの製造方法
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JPH10284418A (ja) * 1997-04-02 1998-10-23 Sharp Corp 薄膜半導体装置およびその製造方法
JP2000357747A (ja) * 1999-06-16 2000-12-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002334938A (ja) * 2001-03-09 2002-11-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2003218232A (ja) * 2002-01-25 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022641A (ja) * 2002-06-13 2004-01-22 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3980993A (en) * 1974-10-17 1976-09-14 Burroughs Corporation High-speed/low-speed interface for data processing systems
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
US5471663A (en) * 1993-07-01 1995-11-28 Motorola, Inc. Expanded microcomputer system for controlling radio frequency interference
JP3394509B2 (ja) * 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
JP2001267431A (ja) * 2000-03-17 2001-09-28 Nec Corp 半導体集積回路装置及びその製造方法
JP4225728B2 (ja) * 2002-01-08 2009-02-18 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JP3746246B2 (ja) 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280322A (ja) * 1989-04-21 1990-11-16 Sony Corp 半導体装置の製法
JPH0488669A (ja) * 1990-07-31 1992-03-23 Fujitsu Ltd 半導体装置
JPH0823105A (ja) * 1994-05-02 1996-01-23 Sony Corp 表示用半導体チップの製造方法
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JPH10284418A (ja) * 1997-04-02 1998-10-23 Sharp Corp 薄膜半導体装置およびその製造方法
JP2000357747A (ja) * 1999-06-16 2000-12-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002334938A (ja) * 2001-03-09 2002-11-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2003218232A (ja) * 2002-01-25 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022641A (ja) * 2002-06-13 2004-01-22 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060226447A1 (en) 2006-10-12
US7768094B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
US7691713B2 (en) Method of manufacturing semiconductor device capable of suppressing impurity concentration reduction in doped channel region arising from formation of gate insulating film
JP4659527B2 (ja) 半導体装置の製造方法
JP4050663B2 (ja) 半導体装置およびその製造方法
US20070296031A1 (en) Semiconductor device and manufacture method thereof
JP2009032962A (ja) 半導体装置及びその製造方法
TW569421B (en) Semiconductor device and method for manufacturing the same
JP2006261627A (ja) リセスチャネル及び非対称接合構造を有する半導体素子の製造方法
JPH10223849A (ja) 自動調心シリサイドを利用した埋込型メモリ論理素子及びその製造方法
CN115295494A (zh) 一种半导体结构的制作方法
JP2008060421A (ja) 不揮発性半導体メモリ
JP2569115B2 (ja) 半導体装置
CN112038296B (zh) 一种半导体器件及其制造方法
US9748231B2 (en) Semiconductor device
US8003472B2 (en) Method of manufacturing semiconductor device
US20120181618A1 (en) Semiconductor device and method for manufacturing the same
TWI754722B (zh) 半導體裝置的布局、半導體裝置及其形成方法
JP2006294751A (ja) 半導体集積回路及びその製造方法
US7049218B2 (en) Method of fabricating local interconnection using selective epitaxial growth
US7202180B2 (en) Methods of forming semiconductor devices using an etch stop layer
JP5426032B2 (ja) 半導体装置とその製造方法
JP5503833B2 (ja) Ｍｏｓトランジスタ、半導体装置及びその製造方法
JP2006060173A (ja) 半導体装置及びその製造方法
JP2008078356A (ja) 半導体装置およびその製造方法
KR100628640B1 (ko) 반도체 소자의 제조방법
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026