JP5426032B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5426032B2 JP5426032B2 JP2012535475A JP2012535475A JP5426032B2 JP 5426032 B2 JP5426032 B2 JP 5426032B2 JP 2012535475 A JP2012535475 A JP 2012535475A JP 2012535475 A JP2012535475 A JP 2012535475A JP 5426032 B2 JP5426032 B2 JP 5426032B2
- Authority
- JP
- Japan
- Prior art keywords
- type high
- semiconductor
- concentration semiconductor
- conductivity
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 353
- 238000004519 manufacturing process Methods 0.000 title claims description 67
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 264
- 229910052710 silicon Inorganic materials 0.000 description 264
- 239000010703 silicon Substances 0.000 description 264
- 230000003068 static effect Effects 0.000 description 114
- 150000004767 nitrides Chemical class 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
第1の島状半導体の周囲上を取り囲む第1のゲート絶縁膜と、
第1のゲート絶縁膜に第1面が接した第1のゲート電極と、
第1の島状半導体の上部に配置された第1の第1導電型高濃度半導体と、
第1の島状半導体の下部に配置された第2の第1導電型高濃度半導体と、
で第1のドライバトランジスタを構成し、
第1のゲート電極の第2面に第1面が接した第2のゲート絶縁膜と、
第2のゲート絶縁膜の第2面の一部に接するように形成された、平面視で弧状である第1の弧状半導体と、
第1の弧状半導体の上部に配置された第1の第2導電型高濃度半導体と、
第1の弧状半導体の下部に配置された第2の第2導電型高濃度半導体と、
で第1のロードトランジスタを構成し、
第1のゲート電極から延在する第1のゲート電極と同一の材料からなる第1のゲート配線と、
を有する一行一列目に配置される第1のインバータと、
第2の島状半導体の周囲上を取り囲む第3のゲート絶縁膜と、
第3のゲート絶縁膜に第1面が接した第2のゲート電極と、
第2の島状半導体の上部に配置された第3の第1導電型高濃度半導体と、
第2の島状半導体の下部に配置された第4の第1導電型高濃度半導体と、
で第2のドライバトランジスタを構成し、
第2のゲート電極の第2面に第1面が接した第4のゲート絶縁膜の第2面の一部に接するように形成された、平面視で弧状である第2の弧状半導体と、
第2の弧状半導体の上部に配置された第3の第2導電型高濃度半導体と、
第2の弧状半導体の下部に配置された第4の第2導電型高濃度半導体と、
で第2のロードトランジスタを構成し、
第2のゲート電極から延在する第2のゲート電極と同一の材料からなる第2のゲート配線と、
を有する二行二列目に配置される第2のインバータと、
第3の島状半導体の周囲上に少なくとも一部に接した第5のゲート絶縁膜と、
第5のゲート絶縁膜に一部が接した第3のゲート電極と、
第3の島状半導体の上部に配置された第5の第1導電型高濃度半導体と、
第3の島状半導体の下部に配置された第6の第1導電型高濃度半導体と、
を有する一行二列目に配置される第2のアクセストランジスタと、
第4の島状半導体の周囲上に少なくとも一部に接した第6のゲート絶縁膜と、
第6のゲート絶縁膜に一部が接した第4のゲート電極と、
第4の島状半導体の上部に配置された第7の第1導電型高濃度半導体と、
第4の島状半導体の下部に配置された第8の第1導電型高濃度半導体と、
を有する二行一列目に配置される第1のアクセストランジスタと、
を有し、
第1のゲート配線の上面は、第1の第2導電型高濃度半導体の上端より低く、
第2のゲート配線の上面は、第3の第2導電型高濃度半導体の上端より低く、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さは、
第1のアクセストランジスタの第7の第1導電型高濃度半導体と第8の第1導電型高濃度半導体との間の長さと、第2のアクセストランジスタの第5の第1導電型高濃度半導体と第6の第1導電型高濃度半導体との間の長さより短いことを特徴とする。
第1の島状シリコン146の周囲上を取り囲む第1のゲート絶縁膜108と、第1のゲート絶縁膜108に第1面が接した第1のゲート電極123aと、第1の島状シリコン146の上部に配置された第1のn+型シリコン114と、第1の島状シリコン146の下部に配置された第2のn+型シリコン120と、で第1のドライバトランジスタ102を構成し、
第1のゲート電極123aの第2面に第1面が接した第2のゲート絶縁膜107と、第2のゲート絶縁膜107の第2面の一部に接するように形成された平面視で弧状である第1の弧状シリコン145と、第1の弧状シリコン145の上部に配置された第1のp+型シリコン113と、第1の弧状シリコン145の下部に配置された第2のp+型シリコン119と、で第1のロードトランジスタ101を構成し、
第1のゲート電極123aから延在する第1のゲート電極と同一の材料からなる第1のゲート配線123bと、を有する一行一列目に配置される第1のインバータと、
第2の島状シリコンの周囲上を取り囲む第3のゲート絶縁膜111と、第3のゲート絶縁膜111に第1面が接した第2のゲート電極126aと、第2の島状シリコンの上部に配置された第3のn+型シリコン117と、第2の島状シリコンの下部に配置された第4のn+型シリコン121と、で第2のドライバトランジスタ105を構成し、
第2のゲート電極126aの第2面に第1面が接した第4のゲート絶縁膜112の第2面の一部に接するように形成された平面視で弧状である第2の弧状シリコンと、第2の弧状シリコンの上部に配置された第3のp+型シリコン118と、第2の弧状シリコンの下部に配置された第4のp+型シリコン122と、で第2のロードトランジスタ106を構成し、
第2のゲート電極126aから延在する第2のゲート電極と同一の材料からなる第2のゲート配線126bと、を有する二行二列目に配置される第2のインバータと、
第3の島状シリコン147の周囲上に少なくとも一部に接した第5のゲート絶縁膜109と、第5のゲート絶縁膜109に一部が接した第3のゲート電極124aと、第3の島状シリコン147の上部に配置された第5のn+型シリコン115と、第3の島状シリコン147の下部に配置された第6のn+型シリコン121と、を有する一行二列目に配置される第2のアクセストランジスタ103と、第4の島状シリコン201の周囲上に少なくとも一部に接した第6のゲート絶縁膜110と、第6のゲート絶縁膜110に一部が接した第4のゲート電極125aと、第4の島状シリコン201の上部に配置された第7のn+型シリコン116と、第4の島状シリコン201の下部に配置された第8のn+型シリコン120と、を有する二行一列目に配置される第1のアクセストランジスタ104と、
を有し、
第1のゲート配線123bの上面は、第1のp+型シリコン113の上端より低く、第2のゲート配線126bの上面は、第3のp+型シリコン118の上端より低いことを特徴とする。
Claims (24)
- 第1の島状半導体の周囲上を取り囲む第1のゲート絶縁膜と、
第1のゲート絶縁膜に第1面が接した第1のゲート電極と、
第1の島状半導体の上部に配置された第1の第1導電型高濃度半導体と、
第1の島状半導体の下部に配置された第2の第1導電型高濃度半導体と、
で第1のドライバトランジスタを構成し、
第1のゲート電極の第2面に第1面が接した第2のゲート絶縁膜と、
第2のゲート絶縁膜の第2面の一部に接するように形成された、平面視で弧状である第1の弧状半導体と、
第1の弧状半導体の上部に配置された第1の第2導電型高濃度半導体と、
第1の弧状半導体の下部に配置された第2の第2導電型高濃度半導体と、
で第1のロードトランジスタを構成し、
第1のゲート電極から延在する第1のゲート電極と同一の材料からなる第1のゲート配線と、
を有する一行一列目に配置される第1のインバータと、
第2の島状半導体の周囲上を取り囲む第3のゲート絶縁膜と、
第3のゲート絶縁膜に第1面が接した第2のゲート電極と、
第2の島状半導体の上部に配置された第3の第1導電型高濃度半導体と、
第2の島状半導体の下部に配置された第4の第1導電型高濃度半導体と、
で第2のドライバトランジスタを構成し、
第2のゲート電極の第2面に第1面が接した第4のゲート絶縁膜の第2面の一部に接するように形成された、平面視で弧状である第2の弧状半導体と、
第2の弧状半導体の上部に配置された第3の第2導電型高濃度半導体と、
第2の弧状半導体の下部に配置された第4の第2導電型高濃度半導体と、
で第2のロードトランジスタを構成し、
第2のゲート電極から延在する第2のゲート電極と同一の材料からなる第2のゲート配線と、
を有する二行二列目に配置される第2のインバータと、
第3の島状半導体の周囲上に少なくとも一部に接した第5のゲート絶縁膜と、
第5のゲート絶縁膜に一部が接した第3のゲート電極と、
第3の島状半導体の上部に配置された第5の第1導電型高濃度半導体と、
第3の島状半導体の下部に配置された第6の第1導電型高濃度半導体と、
を有する一行二列目に配置される第2のアクセストランジスタと、
第4の島状半導体の周囲上に少なくとも一部に接した第6のゲート絶縁膜と、
第6のゲート絶縁膜に一部が接した第4のゲート電極と、
第4の島状半導体の上部に配置された第7の第1導電型高濃度半導体と、
第4の島状半導体の下部に配置された第8の第1導電型高濃度半導体と、
を有する二行一列目に配置される第1のアクセストランジスタと、
を有し、
第1のゲート配線の上面は、第1の第2導電型高濃度半導体の上端より低く、
第2のゲート配線の上面は、第3の第2導電型高濃度半導体の上端より低く、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さは、
第1のアクセストランジスタの第7の第1導電型高濃度半導体と第8の第1導電型高濃度半導体との間の長さと、第2のアクセストランジスタの第5の第1導電型高濃度半導体と第6の第1導電型高濃度半導体との間の長さより短いことを特徴とする半導体装置。 - 第1の弧状半導体の弦の長さは、第1のゲート電極の直径よりも同じか短いことを特徴とし、
第2の弧状半導体の弦の長さは、第2のゲート電極の直径よりも同じか短いことを特徴とする請求項1に記載の半導体装置。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さは、
第1のロードトランジスタの第1の第2導電型高濃度半導体と第2の第2導電型高濃度半導体との間の長さと、第2のロードトランジスタの第3の第2導電型高濃度半導体と第4の第2導電型高濃度半導体との間の長さより短いことを特徴とする請求項1に記載の半導体装置。 - 第1のアクセストランジスタの第7の第1導電型高濃度半導体と第8の第1導電型高濃度半導体との間の長さと、第2のアクセストランジスタの第5の第1導電型高濃度半導体と第6の第1導電型高濃度半導体との間の長さは、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さの1.3倍から3倍の間であることを特徴とする請求項1に記載の半導体装置。 - 第1のロードトランジスタの第1の第2導電型高濃度半導体と第2の第2導電型高濃度半導体との間の長さと、第2のロードトランジスタの第3の第2導電型高濃度半導体と第4の第2導電型高濃度半導体との間の長さは、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さの1.3倍から3倍の間であることを特徴とする請求項1に記載の半導体装置。 - 第1、第2、第3、第4のゲート電極の上端から下端までの長さは同じであることを特徴とする請求項1に記載の半導体装置。
- 第1のドライバトランジスタの第2の第1導電型高濃度半導体の上端と、第2のドライバトランジスタの第4の第1導電型高濃度半導体の上端は、
第1のアクセストランジスタの第8の第1導電型高濃度半導体の上端と、第2のアクセストランジスタの第6の第1導電型高濃度半導体の上端より高いことを特徴とする請求項6に記載の半導体装置。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体の下端と、第2のドライバトランジスタの第3の第1導電型高濃度半導体の下端は、
第1のアクセストランジスタの第7の第1導電型高濃度半導体の下端と、第2のアクセストランジスタの第5の第1導電型高濃度半導体の下端より低いことを特徴とする請求項6に記載の半導体装置。 - 第1のドライバトランジスタの第2の第1導電型高濃度半導体の上端と、第2のドライバトランジスタの第4の第1導電型高濃度半導体の上端は、
第1のアクセストランジスタの第8の第1導電型高濃度半導体の上端と、第2のアクセストランジスタの第6の第1導電型高濃度半導体の上端より高く、
第1のドライバトランジスタの第1の第1導電型高濃度半導体の下端と、第2のドライバトランジスタの第3の第1導電型高濃度半導体の下端は、
第1のアクセストランジスタの第7の第1導電型高濃度半導体の下端と、第2のアクセストランジスタの第5の第1導電型高濃度半導体の下端より低いことを特徴とする請求項6に記載の半導体装置。 - 第1のアクセストランジスタの第4の島状半導体の周囲長と、第2のアクセストランジスタの第3の島状半導体の周囲長とが、第1のドライバトランジスタの第1の島状半導体の周囲長と、第2のドライバトランジスタの第2の島状半導体の周囲長より短いことを特徴とする請求項1に記載の半導体装置。
- 第2のゲート絶縁膜が、第1の弧状半導体を取り囲み、
第1のゲート電極が、第2のゲート絶縁膜を取り囲み、
第4のゲート絶縁膜が、第2の弧状半導体を取り囲み、
第2のゲート電極が、第4のゲート絶縁膜を取り囲むことを特徴とする請求項1に記載の半導体装置。 - 第1の弧状半導体の弦の長さは、第1のゲート電極の直径よりも同じか短いことを特徴とし、
第2の弧状半導体の弦の長さは、第2のゲート電極の直径よりも同じか短いことを特徴とする請求項11に記載の半導体装置。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さは、
第1のアクセストランジスタの第7の第1導電型高濃度半導体と第8の第1導電型高濃度半導体との間の長さと、第2のアクセストランジスタの第5の第1導電型高濃度半導体と第6の第1導電型高濃度半導体との間の長さより短いことを特徴とする請求項11に記載の半導体装置。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さは、
第1のロードトランジスタの第1の第2導電型高濃度半導体と第2の第2導電型高濃度半導体との間の長さと、第2のロードトランジスタの第3の第2導電型高濃度半導体と第4の第2導電型高濃度半導体との間の長さより短いことを特徴とする請求項11に記載の半導体装置。 - 第1のアクセストランジスタの第7の第1導電型高濃度半導体と第8の第1導電型高濃度半導体との間の長さと、第2のアクセストランジスタの第5の第1導電型高濃度半導体と第6の第1導電型高濃度半導体との間の長さは、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さの1.3倍から3倍の間であることを特徴とする請求項11に記載の半導体装置。 - 第1のロードトランジスタの第1の第2導電型高濃度半導体と第2の第2導電型高濃度半導体との間の長さと、第2のロードトランジスタの第3の第2導電型高濃度半導体と第4の第2導電型高濃度半導体との間の長さは、
第1のドライバトランジスタの第1の第1導電型高濃度半導体と第2の第1導電型高濃度半導体との間の長さと、第2のドライバトランジスタの第3の第1導電型高濃度半導体と第4の第1導電型高濃度半導体との間の長さの1.3倍から3倍の間であることを特徴とする請求項11に記載の半導体装置。 - 第1、第2、第3、第4のゲート電極の上端から下端までの長さは同じであることを特徴とする請求項11に記載の半導体装置。
- 第1のドライバトランジスタの第2の第1導電型高濃度半導体の上端と、第2のドライバトランジスタの第4の第1導電型高濃度半導体の上端は、
第1のアクセストランジスタの第8の第1導電型高濃度半導体の上端と、第2のアクセストランジスタの第6の第1導電型高濃度半導体の上端より高いことを特徴とする請求項17に記載の半導体装置。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体の下端と、第2のドライバトランジスタの第3の第1導電型高濃度半導体の下端は、
第1のアクセストランジスタの第7の第1導電型高濃度半導体の下端と、第2のアクセストランジスタの第5の第1導電型高濃度半導体の下端より低いことを特徴とする請求項17に記載の半導体装置。 - 第1のドライバトランジスタの第2の第1導電型高濃度半導体の上端と、第2のドライバトランジスタの第4の第1導電型高濃度半導体の上端は、
第1のアクセストランジスタの第8の第1導電型高濃度半導体の上端と、第2のアクセストランジスタの第6の第1導電型高濃度半導体の上端より高く、
第1のドライバトランジスタの第1の第1導電型高濃度半導体の下端と、第2のドライバトランジスタの第3の第1導電型高濃度半導体の下端は、
第1のアクセストランジスタの第7の第1導電型高濃度半導体の下端と、第2のアクセストランジスタの第5の第1導電型高濃度半導体の下端より低いことを特徴とする請求項17に記載の半導体装置。 - 第1のアクセストランジスタの第4の島状半導体の周囲長と、第2のアクセストランジスタの第3の島状半導体の周囲長が、第1のドライバトランジスタの第1の島状半導体の周囲長と、第2のドライバトランジスタの第2の島状半導体の周囲長より短いことを特徴とする請求項11に記載の半導体装置。
- 第1の島状半導体からなる第1のドライバトランジスタに加えて、
平面視で弧状である第3の弧状半導体からなる第3のドライバトランジスタを有し、
第2の島状半導体からなる第2のドライバトランジスタに加えて、
平面視で弧状である第4の弧状半導体からなる第4のドライバトランジスタを有することを特徴とする請求項11に記載の半導体装置。 - 第1のドライバトランジスタの第2の第1導電型高濃度半導体と、
第2のドライバトランジスタの第4の第1導電型高濃度半導体とを形成した後に、
第1のアクセストランジスタの第8の第1導電型高濃度半導体と、
第2のアクセストランジスタの第6の第1導電型高濃度半導体とを形成することを特徴とする請求項7に記載の半導体装置の製造方法。 - 第1のドライバトランジスタの第1の第1導電型高濃度半導体と、第2のドライバトランジスタの第3の第1導電型高濃度半導体を形成するためのイオン注入のエネルギー量が、
第1のアクセストランジスタの第7の第1導電型高濃度半導体と、第2のアクセストランジスタの第5の第1導電型高濃度半導体を形成するためのイオン注入のエネルギー量より高いことを特徴とする請求項8に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/050689 WO2012098637A1 (ja) | 2011-01-18 | 2011-01-18 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5426032B2 true JP5426032B2 (ja) | 2014-02-26 |
JPWO2012098637A1 JPWO2012098637A1 (ja) | 2014-06-09 |
Family
ID=46515290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012535475A Active JP5426032B2 (ja) | 2011-01-18 | 2011-01-18 | 半導体装置とその製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5426032B2 (ja) |
KR (1) | KR101404941B1 (ja) |
CN (1) | CN102714182A (ja) |
TW (1) | TW201236158A (ja) |
WO (1) | WO2012098637A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103154B2 (en) | 2013-05-16 | 2018-10-16 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing an SGT-including semiconductor device |
WO2014184933A1 (ja) | 2013-05-16 | 2014-11-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Sgtを有する半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
WO2009060934A1 (ja) * | 2007-11-07 | 2009-05-14 | Nec Corporation | 半導体装置及びその製造方法 |
US8378425B2 (en) * | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
WO2009095998A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
WO2009122579A1 (ja) * | 2008-04-03 | 2009-10-08 | 日本ユニサンティスエレクトロニクス株式会社 | 6t sgt cmos sramセルの安定性を改善する方法及び装置 |
JP2010245293A (ja) | 2009-04-06 | 2010-10-28 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP5032532B2 (ja) * | 2009-06-05 | 2012-09-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP5395748B2 (ja) | 2010-06-04 | 2014-01-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
-
2011
- 2011-01-18 CN CN2011800064328A patent/CN102714182A/zh active Pending
- 2011-01-18 JP JP2012535475A patent/JP5426032B2/ja active Active
- 2011-01-18 WO PCT/JP2011/050689 patent/WO2012098637A1/ja active Application Filing
- 2011-01-18 KR KR1020127017353A patent/KR101404941B1/ko active IP Right Grant
- 2011-12-16 TW TW100146752A patent/TW201236158A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR101404941B1 (ko) | 2014-06-10 |
TW201236158A (en) | 2012-09-01 |
JPWO2012098637A1 (ja) | 2014-06-09 |
WO2012098637A1 (ja) | 2012-07-26 |
CN102714182A (zh) | 2012-10-03 |
KR20130092376A (ko) | 2013-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691774B2 (en) | Structure and method for SRAM cell circuit | |
KR100675285B1 (ko) | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 | |
US9825146B2 (en) | Dummy bit line MOS capacitor and device using the same | |
US9391092B2 (en) | Circuit structures, memory circuitry, and methods | |
US20120264280A1 (en) | Methods of Fabricating Semiconductor Devices Having Buried Word Line Interconnects | |
US9196729B2 (en) | Semiconductor device having buried channel array and method of manufacturing the same | |
JP2007049113A (ja) | 半導体装置および半導体装置の製造方法 | |
US20210118886A1 (en) | Semiconductor device and method of fabricating the same | |
US8513717B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5432379B2 (ja) | 半導体装置 | |
JP5426032B2 (ja) | 半導体装置とその製造方法 | |
JP2011243684A (ja) | Sram | |
US8530960B2 (en) | Semiconductor device | |
JP5861196B2 (ja) | 半導体装置 | |
US8956950B2 (en) | Method of manufacturing semiconductor devices | |
JP5395748B2 (ja) | 半導体装置及びその製造方法 | |
JP5477291B2 (ja) | 半導体装置 | |
JP6542444B2 (ja) | 半導体装置およびその製造方法 | |
JP5725679B2 (ja) | 半導体装置 | |
JP2023167213A (ja) | 半導体装置およびその製造方法 | |
TW202220060A (zh) | 柱狀半導體裝置及其製造方法 | |
JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013110256A (ja) | 半導体装置の製造方法 | |
JP2004349718A (ja) | 半導体集積回路装置の製造方法 | |
JP2006216838A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5426032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |