JP5434365B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5434365B2
JP5434365B2 JP2009193353A JP2009193353A JP5434365B2 JP 5434365 B2 JP5434365 B2 JP 5434365B2 JP 2009193353 A JP2009193353 A JP 2009193353A JP 2009193353 A JP2009193353 A JP 2009193353A JP 5434365 B2 JP5434365 B2 JP 5434365B2
Authority
JP
Japan
Prior art keywords
sige layer
region
gate electrode
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009193353A
Other languages
English (en)
Other versions
JP2011044659A (ja
Inventor
善明 菊池
整 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009193353A priority Critical patent/JP5434365B2/ja
Priority to US12/858,029 priority patent/US8384167B2/en
Priority to CN201010255309.7A priority patent/CN101997032B/zh
Publication of JP2011044659A publication Critical patent/JP2011044659A/ja
Application granted granted Critical
Publication of JP5434365B2 publication Critical patent/JP5434365B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置及びその製造方法に関し、特に、電界効果トランジスタを有する半導体装置及びその製造方法に関するものである。
近年、電界効果トランジスタのゲート長縮小に対する技術的な障壁が高くなってきており、この状況を緩和するために、高移動度チャネル材料、例えば歪みＳｉやＳｉＧｅ、Ｇｅなどが注目されている。さらにゲート長を縮小した場合、トランジスタの動作速度は、移動度よりもむしろソース端でのキャリア注入速度の重要性が高くなっていることが知られている。
特許文献１に開示されているトランジスタでは、ソース端に注目すると、Ｓｉ層領域からＳｉ１−ｘＧｅｘ（ｘ＝０〜１）層領域へキャリアが移動すると、伝導体と荷電子帯のバンドギャップが狭まることにより、キャリアの注入速度が増加する。その結果、ゲート長が短い場合であっても、トランジスタ動作速度を向上させることが可能であると主張している。
特許文献２にも同様な構造のトランジスタが開示されている。
特許文献２では、チャネル及びソースドレイン領域が全てＳｉＧｅで形成されている場合、不純物拡散を制御することが難しいために、エクステンション及びディープソースドレイン領域は、Ｓｉ層にて形成するという構造となっている。本構造により、ソースドレインの不純物拡散の制御性を確保しつつ、チャネル移動度を向上させることが可能になると主張している。
特許文献３に開示されたトランジスタは、Ｇｅイオン注入によりＳｉ層中にＳｉＧｅ層を形成し、チャネル領域が、ゲート酸化膜／Ｓｉ層／ＳｉＧｅ層が積層した構成になっている。この構造により、均質なゲート酸化膜を形成しつつ、キャリアはバンドギャップの狭く、移動度の高いＳｉＧｅ層を移動し、これによりトランジスタ特性を改善するものである。これは、いわゆるＳｉＧｅチャネルトランジスタである。
特許文献４にはＳｉＧｅ中をキャリアが移動するダブルゲートトランジスタが開示されている。これも、特許文献３と同様のＳｉＧｅチャネルトランジスタである。
特許文献５に開示されたトランジスタは、引張り歪みＳｉＧｅをチャネル領域に形成し、ＮＭＯＳとＰＭＯＳの駆動電流をバランス良く向上させて、ＣＭＯＳ特性を改善するものである。この特許文献５のトランジスタも、上述同様にＳｉＧｅチャネルトランジスタである。
引張りＳｉの場合、ＳｉのＭＯＳＦＥＴに比べて、ＮＭＯＳは１．７倍、ＰＭＯＳは１．４倍の駆動電流向上となる。その結果、ＮＭＯＳとＰＭＯＳのバランスがさらに大きくなってしまう。よって、ＰＭＯＳの駆動電流改善率を向上させる必要がある。引張りＳｉＧｅを用いると、Ｇｅ濃度が高い領域においては、引張りＳｉよりも移動度向上率が大きいため、ＣＭＯＳ特性としては改善するというものである。
しかしながら、特許文献１のトランジスタの場合、ＳｉＧｅ領域がゲート端まで拡がっている構造をしている。通常、オーバーラップ領域を形成するために、エクステンション不純物はゲート内側まで入り込むように設計されている。つまり、特許文献１のトランジスタ構造ではソースドレインの接合がＳｉＧｅ領域に形成されるため、バンドギャップがＳｉに比べて狭いことに起因する接合リークを抑制することができない。その結果、オフリーク電流の増加に繋がり、ＬＳＩとしての特性が劣化してしまう。
特許文献２のトランジスタの場合、不純物プロファイルの制御性の観点から、ＳｉＧｅ領域に不純物が入らないように、予め形成されたＳｉＧｅ領域よりも外側までゲートが配置される構造となっている。この特許文献２では、エクステンションの空乏層がＳｉＧｅ領域まで入り込む可能性がある。その点で、特許文献１と同様の接合リークが発生する可能性がある。また、プロセスとして、ＳｉＧｅ領域を形成した後にゲートを形成するため、自己整合的でない。よって、必ずＳｉＧｅ領域の外側にソースドレイン接合が形成されるとは限らず、特許文献１と同様に、接合リークが増加してしまう可能性がある。
特許文献３〜５の場合、ＳｉＧｅ領域が全ソースドレイン領域であるために、特許文献１以上に、接合リークが発生しやすい構造となっており、オフリーク電流の増加に繋がってしまう。
特開２００４−３９７６２号公報 特開２００５−２０９９８０号公報 特開平０３−２８０４３７号公報 特開平０５−１１２４９１号公報 特開２００１−２９１８６４号公報
解決しようとする課題は、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができるトランジスタを提供することが困難であることである。
本発明の半導体装置は、チャネル形成領域にチャネル方向に第１の幅を有するＳｉＧｅ層が埋め込まれている半導体基板と、前記チャネル形成領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記第１の幅より大きい第２の幅を有して前記ＳｉＧｅ層の形成領域からはみ出す領域を有するゲート電極と、前記チャネル形成領域を挟む前記半導体基板において形成されたエクステンション領域を有するソースドレイン領域と、を有して電界効果トランジスタが構成されており、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記ＳｉＧｅ層に達しないように前記エクステンション領域と前記ＳｉＧｅ層が離間されている。
上記の本発明の半導体装置は、半導体基板のチャネル形成領域にチャネル方向に第１の幅を有するＳｉＧｅ層が埋め込まれ、チャネル形成領域上にゲート絶縁膜が形成され、ゲート絶縁膜上に、第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域を有するゲート電極が形成され、チャネル形成領域を挟む半導体基板においてエクステンション領域を有するソースドレイン領域が形成されて、電界効果トランジスタが構成されている。
ここで、エクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないようにエクステンション領域とＳｉＧｅ層が離間されている。
また、本発明の半導体装置の製造方法は、チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形成する工程と、前記ダミーゲート電極の両側部にオフセットスペーサを形成する工程と、前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエクステンション領域を形成する工程と、前記オフセットスペーサの両側部にサイドウォールスペーサを形成する工程と、前記サイドウォールスペーサ、前記オフセットスペーサ及び前記ダミーゲート電極をマスクとして前記半導体基板にソースドレイン領域を形成する工程と、前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、前記絶縁膜の上面から前記ダミーゲート電極が露出するまで前記絶縁膜を除去する工程と、前記ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成する工程と、前記ゲート電極用溝の底部における前記半導体基板の表面にＳｉＧｅ層埋め込み用凹部を形成する工程と、前記ＳｉＧｅ層埋め込み用凹部にチャネル方向に第１の幅を有するＳｉＧｅ層を形成する工程と、前記オフセットスペーサを除去する工程と、前記オフセットスペーサが除去された前記ゲート電極用溝の底部において前記ＳｉＧｅ層上にゲート絶縁膜を形成する工程と、前記ゲート電極用溝を埋め込んで前記ゲート絶縁膜上に前記第１の幅より大きい第２の幅を有して前記ＳｉＧｅ層の形成領域からはみ出す領域にゲート電極を形成する工程とを有して電界効果トランジスタを形成し、前記ＳｉＧｅ層を形成する工程において、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記ＳｉＧｅ層に達しないように前記エクステンション領域と前記ＳｉＧｅ層を離間して形成する。
上記の本発明の半導体装置の製造方法は、チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形成し、ダミーゲート電極の両側部にオフセットスペーサを形成し、オフセットスペーサ及びゲート電極をマスクとして半導体基板にエクステンション領域を形成し、オフセットスペーサの両側部にサイドウォールスペーサを形成し、サイドウォールスペーサ、オフセットスペーサ及びダミーゲート電極をマスクとして半導体基板にソースドレイン領域を形成する。
次に、ダミーゲート電極を被覆する絶縁膜を形成し、絶縁膜の上面からダミーゲート電極が露出するまで絶縁膜を除去し、ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成する。
次に、ゲート電極用溝の底部における半導体基板の表面にＳｉＧｅ層埋め込み用凹部を形成し、ＳｉＧｅ層埋め込み用凹部にチャネル方向に第１の幅を有するＳｉＧｅ層を形成し、オフセットスペーサを除去し、オフセットスペーサが除去されたゲート電極用溝の底部においてＳｉＧｅ層上にゲート絶縁膜を形成し、ゲート電極用溝を埋め込んでゲート絶縁膜上に第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域にゲート電極を形成する。
以上のようにして、電界効果トランジスタを形成する。
ここで、ＳｉＧｅ層を形成する工程において、エクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないようにエクステンション領域とＳｉＧｅ層を離間して形成する。
本発明の半導体装置は、ＭＯＳ電界効果トランジスタにおいて、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。
本発明の半導体装置の製造方法によれば、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
図１は本発明の第１実施形態に係る半導体装置の模式的な平面図である。 図２（ａ）は本発明の第１実施形態に係る半導体装置の断面図であり、図２（ｂ）は図２（ａ）の一部の拡大図である。 図３は本発明の第１実施形態に係る半導体装置のエネルギーバンドを示す図である。 図４（ａ）及び（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図６（ａ）及び（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図９（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１０（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１１（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１２（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１３は本発明の第２実施形態に係る半導体装置の断面図である。 図１４（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１５（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１６（ａ）及び（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１７（ａ）は本発明の第３実施形態に係る半導体装置の断面図であり、図１７（ｂ）は図１７（ａ）の一部の拡大図である。 図１８（ａ）及び（ｂ）は本発明の第３実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図１９（ａ）は本発明の第４実施形態に係る半導体装置の断面図であり、図１９（ｂ）は図１９（ａ）の一部の拡大図である。 図２０（ａ）は本発明の第５実施形態に係る半導体装置の断面図であり、図２０（ｂ）は図２０（ａ）の一部の拡大図である。 図２１（ａ）及び（ｂ）は本発明の第５実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図２２は本発明の第６実施形態に係る半導体装置の断面図である。 図２３（ａ）及び（ｂ）は本発明の第６実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図２４（ａ）及び（ｂ）は本発明の第６実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図２５は本発明の第７実施形態に係る半導体装置の断面図である。 図２６（ａ）〜（ｃ）本発明の第７実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図２７は本発明の第８実施形態に係る半導体装置の断面図である。 図２８（ａ）及び（ｂ）は本発明の第８実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図２９（ａ）及び（ｂ）は本発明の第８実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図３０（ａ）及び（ｂ）は本発明の第８実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図３１は本発明の第９実施形態に係る半導体装置の断面図である。 図３２（ａ）〜（ｃ）は本発明の第９実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図３３（ａ）及び（ｂ）は本発明の第９実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図３４（ａ）及び（ｂ）は本発明の第９実施形態に係る半導体装置の製造方法の工程を示す断面図である。 図３５（ａ）及び（ｂ）は本発明の第９実施形態に係る半導体装置の製造方法の工程を示す断面図である。
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
尚、説明は以下の順序で行う。
１．第１実施形態（本発明の実施形態の全体構成）
２．第２実施形態（ゲート電極が高融点金属シリサイド及びポリシリコンからなる構成）
３．第３実施形態（基板表面から深くなるにつれてＳｉＧｅ層のチャネル方向の幅が大きくなる構成）
４．第４実施形態（ソースドレイン領域側の端部からＳｉＧｅ層の中央側方向に向かってＧｅの濃度が濃くなっている構成）
５．第５実施形態（ＳｉＧｅ層の上面が凸部を有し、半導体基板に埋め込まれた部分から凸部方向に向かってＧｅの濃度が濃くなっている構成）
６．第６実施形態（ソースドレイン領域の表層部分にソースドレイン用ＳｉＧｅ層が埋め込まれている構成）
７．第７実施形態（ＳｉＧｅ層用凹部内にＳｉ層とＳｉＧｅ層が形成された構成）
８．第８実施形態（ＣＭＯＳにおいてゲート電極の材料が異なる構成）
９．第９実施形態（ＣＭＯＳにおけるＮＭＯＳに引っ張り歪が印加されるようにした構成）
＜第１実施形態＞
［半導体装置のレイアウト］
図１は本実施形態に係る半導体装置の模式的な平面図である。本実施形態に係る半導体装置は、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下ＰＭＯＳと称する）である。
ｎ型のシリコン（Ｓｉ）からなる半導体基板または半導体基板のｎウェルにおいて、チャネル形成領域ＣＨにチャネル方向に第１の幅を有するｎ型のＳｉＧｅ層が埋め込まれている。
チャネル形成領域上にゲート絶縁膜が形成され、ゲート絶縁膜上に、第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域を有するゲート電極Ｇが形成されている。
チャネル形成領域ＣＨを挟む半導体基板においてｐ型のエクステンション領域を有するｐ型のソースドレイン領域ＳＤが形成されている。図面上はエクステンション領域を有するソースドレイン領域を区別していない。
上記のようにして、ＰＭＯＳが構成されている。
本実施形態の半導体装置においては、ソースドレイン領域ＳＤを構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないようにエクステンション領域とＳｉＧｅ層が離間されている。図面上は、ソースドレイン領域ＳＤを構成するエクステンション領域のチャネル形成領域側の端部ＥとＳｉＧｅ層との間が十分に離間していることにより、空乏層がＳｉＧｅ層に達しないレイアウトであることを示している。
［半導体装置の断面構成］
図２（ａ）は本実施形態に係る半導体装置の断面図であり、図２（ｂ）は図２（ａ）の一部であるエクステンション領域、ゲート電極及びＳｉＧｅ層の近傍部分の拡大図である。
例えば、チャネル形成領域を有するｎ型のシリコン（Ｓｉ）からなる半導体基板１０または半導体基板１０のｎウェルに、活性領域を区切るＳＴＩ（shallow trench isolation）法による素子分離絶縁膜１１が形成されている。半導体基板１０のチャネル形成領域にＳｉＧｅ層埋め込み用凹部１０ａが形成されており、チャネル方向に第１の幅を有するｎ型のＳｉＧｅ層１５が埋め込まれている。
また、例えば、チャネル形成領域となるＳｉＧｅ層１５の領域を挟む領域において、半導体基板１０上に窒化シリコン膜などからなる１対のサイドウォールスペーサ２４が形成されている。
例えば、上記の１対のサイドウォールスペーサ２４の間の領域はゲート電極用溝Ａとなっている。ゲート電極用溝Ａの底部を含む内壁面を被覆して、酸化ハフニウムあるいは酸化アルミニウムなどの酸化シリコンより誘電率が高い、いわゆるＨｉｇｈ−ｋ膜などからなるゲート絶縁膜２８が形成されている。
例えば、ゲート絶縁膜２８の上層においてゲート電極用溝Ａに埋め込まれて、金属材料などからなるゲート電極２９が形成されている。ゲート電極２９は、例えば、タングステン、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金からなる群から選択された金属、該金属を含む合金、または、該金属の化合物からなる。
また、例えば、少なくともサイドウォールスペーサ２４の下部を含む、チャネル形成領域となるＳｉＧｅ層１５を挟む半導体基板１０において、ｐ型のエクステンション領域１２を有するｐ型のソースドレイン領域１３が形成されている。
ソースドレイン領域１３の表層部分にＮｉＳｉなどの高融点金属シリサイド層１４が形成されている。
上記のようにして、ＰＭＯＳが構成されている。
また、上記のＰＭＯＳを被覆して、酸化シリコンからなる第１層間絶縁膜２６及び第２層間絶縁膜３０が積層されている。
第１層間絶縁膜２６及び第２層間絶縁膜３０を貫通して、ソースドレイン領域１３に接続する高融点金属シリサイド層１４及びゲート電極２９に達する開口部が設けられ、金属などの導電性材料からなるプラグ３１が埋め込まれている。また、これに接続して第２層間絶縁膜３０上に導電性材料からなる上層配線３２が形成されている。
本実施形態において、図２（ｂ）に示すように、例えば、エクステンション領域１２はゲート電極２９の下部まで入り込むオーバーラップ領域を有する。
［エネルギーバンドの説明］
上記の本実施形態に係る半導体装置は、ＭＯＳ電界効果トランジスタにおいて、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。
上記の効果について、図３を用いて説明する。図３は本実施形態に係る半導体装置のエネルギーバンドを示す図である。特に、ゲート電極に電圧を印加している場合のバンド構造である。
図３中にＳｉとＳｉＧｅの価電子帯ＶＢ（Ｓｉ），ＶＢ（ＳｉＧｅ）及びＳｉの伝導帯ＣＢ（Ｓｉ）が示されている。
本実施形態のＰＭＯＳは、ソースドレイン領域はシリコン（Ｓｉ）で構成され、チャネル形成領域ＣＨはＳｉＧｅで構成されている。価電子帯のエネルギー順位は、ＶＢ（Ｓｉ）とＶＢ（ＳｉＧｅ）を滑らかに接続したような構成となる。
ここで、図３中の破線ａは特許文献３などに開示された従来のＳｉＧｅチャネルトランジスタの価電子帯のエネルギー順位である。Ｓｉのみのトランジスタと比較すると、Ｘで示す位置においてバンドギャップが減少し、ポテンシャルが急峻となるので、キャリアの注入速度が増加される。
一方、本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。これにより、本実施形態のトランジスタの価電子帯のエネルギー順位は図３中の実線ｂで示される。特に、従来のＸで示すエネルギー順位がＹで示す順位に修正されている。
上記のことから、本実施形態に係る半導体装置はＭＯＳ電界効果トランジスタにおいて、狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図４（ａ）に示すように、シリコンの半導体基板１０に活性領域を区分するようにＳＴＩ法により素子分離絶縁膜１１を１００〜２００ｎｍ程度の膜厚でパターン形成する。
例えば、半導体基板１０に酸化シリコンを１０ｎｍ、窒化シリコンを２０ｎｍ程度成膜し、素子分離絶縁膜のパターンにパターニングし、さらに半導体基板１０に素子分離用溝を形成する。
次に、例えば８００℃２０分程度の熱処理で素子分離用溝の表面を酸化し、ＣＶＤ（Chemical Vapor Deposition）などにより素子分離用溝を埋め込んで全面に酸化シリコンを堆積させる。酸化シリコン膜は例えば高密度プラズマＨＤＰ（High Density Plasma）を用いた酸化シリコン膜、あるいはＯ３−ＴＥＯＳ（tetraethylorthosilicate）を用いたＨＡＲＰ（High Aspect Ratio Planarization）による酸化シリコン膜などで形成できる。
次に、ＣＭＰ（Chemical Mechanical Polishing）による平坦化を行い、ホットリン酸を用いて窒化シリコン膜を除去する。
以上のようにして、素子分離絶縁膜１１を形成する。
次に、ウェル及びチャネルのためのイオン注入を行う。
図面上はＰＭＯＳ領域を示しており、例えばウェルとしてＰを５００ｋｅＶで３．０×１０１３／ｃｍ２のドーズ量で注入し、チャネルとしてＰを５０ｋｅＶで６．０×１０１２／ｃｍ２のドーズ量で注入する。不図示の領域にＮＭＯＳを形成する場合には、例えばウェルとしてＢを２３０ｋｅＶで２．０×１０１３／ｃｍ２のドーズ量で注入し、チャネルとしてＢを２０ｋｅＶで１．０×１０１３／ｃｍ２のドーズ量で注入する。
次に、フッ酸を用いて上記の酸化シリコン膜を除去した後、図４（ｂ）に示すように、熱酸化などにより３〜５ｎｍ程度の酸化シリコン膜を形成してダミーゲート絶縁膜２０を形成する。次に、ＣＶＤ法などでポリシリコンを堆積し、ハードマスク２２をゲート電極のパターンに形成し、ポリシリコンをエッチング加工してダミーゲート電極２１を形成する。
次に、図５（ａ）に示すように、例えばＣＶＤ法により全面に４〜８ｎｍの厚みの酸化シリコンを堆積し、全面にエッチバックすることで、ダミーゲート電極２１の両側部にオフセットスペーサ２３を形成する。
次に、例えば、活性領域においてオフセットスペーサ２３及びハードマスク２２（あるいはダミーゲート電極２１）をマスクとして不純物をイオン注入して、半導体基板１０中にポケット層（Ｈａｌｏ；不図示）及びエクステンション領域１２を形成する。
図面上はＰＭＯＳ領域を示しており、例えばポケット層としてＡｓを５０ｋｅＶで２．０×１０１３／ｃｍ２のドーズ量で注入し、エクステンション領域としてＢＦ２を１．５ｋｅＶで６．０×１０１４／ｃｍ２のドーズ量で注入する。不図示の領域にＮＭＯＳを形成する場合には、例えばポケット層としてＢＦ２を４０ｋｅＶで２．０×１０１３／ｃｍ２のドーズ量で注入し、エクステンション領域としてＡｓを１．５ｋｅＶで６．０×１０１４／ｃｍ２のドーズ量で注入する。
次に、図５（ｂ）に示すように、例えばＣＶＤ法により全面に２０ｎｍの厚みの窒化シリコンを堆積し、さらに３５ｎｍの厚みの酸化シリコンを堆積し、全面にエッチバックする。これにより、オフセットスペーサ２３の両側部に、窒化シリコンのサイドウォールスペーサ２４及び酸化シリコンのサイドウォールスペーサ２５を形成する。サイドウォールスペーサは、酸化シリコン膜／窒化シリコン膜／酸化シリコン膜などの３層積層絶縁膜であってもよい。
次に、図６（ａ）に示すように、例えば、活性領域においてサイドウォールスペーサ（２４，２５）、オフセットスペーサ２３及びハードマスク層２２（あるいはダミーゲート電極２１）をマスクとして不純物をイオン注入する。例えばＢを４．０ｋｅＶで４．０×１０１５／ｃｍ２のドーズ量で注入する。不図示の領域にＮＭＯＳを形成する場合には、Ｐを２０ｋｅＶで４．０×１０１３／ｃｍ２のドーズ量で注入する。
これにより、半導体基板１０中にエクステンション領域１２に接続してソースドレイン領域１３を形成する。
この後、不純物の活性化のためにスパイクＲＴＡ処理（１０３０〜１０７０℃）の熱処理を施す。
次に、図６（ｂ）に示すように、例えば、希フッ酸（ＤＨＦ）の前処理を経て、スパッタリングにより全面にニッケル、コバルト、白金などの高融点金属を２〜８ｎｍの膜厚で堆積させる。次に、ソースドレイン領域の表面における、高融点金属とシリコンが接しているところでシリサイド化させて、高融点金属シリサイド層１４を形成する。この後で、未反応の高融点金属を除去する。
ここで、上記のＤＨＦ処理において酸化シリコンのサイドウォールスペーサ２５が除去される。以降は、窒化シリコンのサイドウォールスペーサ２４のみが残された場合について示す。
次に、図７（ａ）に示すように、例えば、ハードマスク層２２（あるいはダミーゲート電極２１）を被覆するように全面にＣＶＤ法などで酸化シリコンを１５０〜２００ｎｍの膜厚で堆積させて第１層間絶縁膜２６を形成する。
次に、図７（ｂ）に示すように、例えば、ダミーゲート電極２１の表面が露出するまで上面からＣＭＰ法により研磨する。
次に、図８（ａ）に示すように、例えば、ドライエッチング処理によりダミーゲート電極２１を除去する。
上記のエッチングが、酸化シリコンのダミーゲート絶縁膜に対して十分に選択比を有するようなエッチング条件とする。この際、ダミーゲート絶縁膜２０の膜厚は、ドライエッチングに耐え得る膜厚になっており、半導体基板１０にダメージが入ることは無い。
次に、図８（ｂ）に示すように、例えば、フッ酸を用いてダミーゲート絶縁膜２０及びオフセットスペーサ２３を除去する。
上記により、１対のサイドウォールスペーサ２４の間の領域にゲート電極用溝Ａを形成する。
次に、図９（ａ）に示すように、例えばＣＶＤ法により全面に２〜６ｎｍの厚みの窒化シリコン（ＳｉＮ）、ホウ素を含む窒化シリコン（ＳｉＢＮ）または炭素を含む窒化シリコン（ＳｉＣＮ）を堆積し、全面にエッチバックする。
上記により、ゲート電極用溝Ａの内部側壁面に、エクステンション領域の不純物が拡散していないチャネル領域のＳｉのみをエッチングするためのオフセットスペーサ２７を改めて形成する。
この後にＳｉＧｅをエピタキシャル成長するためのフッ酸による前処理工程があるが、このフッ酸に耐性のある窒化シリコン、ホウ素を含む窒化シリコン膜または炭素を含む窒化シリコン膜を用いることができる。膜厚は２〜６ｎｍ程度とし、必要な領域のシリコンのみがエッチングされるようにオフセットスペーサ２７の膜厚を制御する必要がある。
次に、図９（ｂ）に示すように、例えばオフセットスペーサ２７をマスクとして、エクステンション領域の不純物が拡散していないチャネル領域のＳｉのみをエッチングし、ＳｉＧｅ層埋め込み用凹部１０ａを形成する。ＳｉＧｅ層埋め込み用凹部１０ａは、チャネル方向に第１の幅を有するものとする。
ＳｉＧｅ層埋め込み用凹部１０ａの深さは、５〜２０ｎｍ程度とする。少なくとも、キャリアが移動する反転層領域がＳｉＧｅ層となるようにＳｉＧｅ層埋め込み用凹部１０ａを形成すればよい。
次に、図１０（ａ）に示すように、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行い、ＳｉＧｅ層埋め込み用凹部１０ａ内に埋め込んでＳｉＧｅ層１５を形成する。ＳｉＧｅ層１５は、チャネル方向に第１の幅を有する。ＳｉＧｅ層１５は組成として、Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）と表記でき、Ｇｅ濃度を自由に変更することができる。
次に、図１０（ｂ）に示すように、例えば、ホットリン酸を用いて窒化シリコン膜、ＳｉＢＮ膜または炭素を含む窒化シリコン（ＳｉＣＮ）で形成されているオフセットスペーサ２７を除去する。この際、形成されているオフセットスペーサ２７を丁度除去する処理を行うことが好ましい。例えば、オフセットスペーサ２７の膜厚が４ｎｍである場合、４ｎｍ分の窒化シリコンもしくはＳｉＢＮを除去するホットリン酸処理を行う。
以上で、ゲート電極用溝Ａ内における半導体基板１０の表面が再び露出する。
次に、図１１（ａ）に示すように、例えば、オフセットスペーサが除去されたゲート電極用溝Ａの底部におけるＳｉＧｅ層の表面を被覆して全面に、酸化ハフニウムあるいは酸化アルミニウムなどのＨｉｇｈ−ｋ膜からなるゲート絶縁膜２８を形成する。
次に、図１１（ｂ）に示すように、例えば、スパッタリング法あるいはＣＶＤ法などによりゲート電極用溝Ａを埋め込んでゲート絶縁膜２８上に第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域にゲート電極２９を形成する。
ゲート電極２９は、例えば、窒化チタンあるいはハフニウムシリサイド（ＨｆＳｉ）などから形成する。
次に、図１２（ａ）に示すように、例えば、ＣＭＰ処理によりゲート電極用溝Ａの外部に堆積されたゲート電極となる導電体材料を除去し、ゲート電極用溝Ａに埋め込まれたゲート電極２９とする。
次に、図１２（ｂ）に示すように、例えば、全面にＣＶＤ法などで酸化シリコンを５０〜１００ｎｍの膜厚で堆積させて第２層間絶縁膜３０を形成する。
以降の工程としては、例えば、第２層間絶縁膜３０及び第１層間絶縁膜２６を貫通して、ソースドレイン領域１３の高融点金属シリサイド層１４及びゲート電極２９に達する開口部を形成する。
得られた開口部内に、バリアメタルとしてＴｉ（３０ｎｍ）／ＴｉＮ（１０ｎｍ）を成膜し、タングステンなどからなるプラグ３１を埋め込む。さらにプラグ３１に接続して導電性材料をパターン形成し、上層配線３２を形成する。
以上で、図１及び図２に示す構造の半導体装置と同様の半導体装置を製造することができる。
本実施形態において、図２（ｂ）に示すように、例えば、エクステンション領域１２として、ゲート電極２９の下部まで入り込み、オーバーラップ領域を有するエクステンション領域を形成することができる。
本実施形態のトランジスタにおいては、ゲート電極を、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成する。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成する。これにより、狭バンドギャップに起因する接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
本実施形態の半導体装置の製造方法によれば、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第２実施形態＞
［半導体装置の断面構成］
図１３は本実施形態に係る半導体装置の断面図である。
例えば、ゲート電極用溝Ａの底部には、酸化シリコンなどからなるゲート絶縁膜３３が形成されている。また、ゲート絶縁膜３３の上層においてゲート電極用溝Ａにポリシリコンからなるゲート電極３４が形成されている。また、ゲート電極３４の上部表面にＮｉＳｉなどの高融点金属シリサイド層３５が形成されている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図１４（ａ）に示す構成までは、第１実施形態の図１０（ｂ）までの工程と同様にして行う。
次に、図１４（ｂ）に示すように、例えば、ＣＶＤ法などにより、オフセットスペーサが除去されたゲート電極用溝Ａの底部におけるＳｉＧｅ層の表面を被覆して全面に、酸化シリコンからなるゲート絶縁膜３３を形成する。
次に、図１５（ａ）に示すように、例えば、ＣＶＤ法などによりゲート電極用溝Ａを埋め込んでポリシリコンを堆積し、ゲート絶縁膜３３上に第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域にゲート電極３４を形成する。
次に、図１５（ｂ）に示すように、例えば、ＣＭＰ処理によりゲート電極用溝Ａの外部に堆積されたポリシリコンを除去し、ゲート電極用溝Ａに埋め込まれたゲート電極３４とする。
次に、図１６（ａ）に示すように、例えば、希フッ酸（ＤＨＦ）の前処理を経て、スパッタリングにより全面にニッケル、コバルト、白金などの高融点金属を２〜８ｎｍの膜厚で堆積させる。次に、ゲート電極の表面における、高融点金属とシリコンが接しているところでシリサイド化させて、高融点金属シリサイド層３５を形成する。この後で、未反応の高融点金属を除去する。
次に、図１６（ｂ）に示すように、例えば、全面にＣＶＤ法などで酸化シリコンを５０〜１００ｎｍの膜厚で堆積させて第２層間絶縁膜３０を形成する。
以降の工程としては、例えば、第２層間絶縁膜３０及び第１層間絶縁膜２６を貫通して、ソースドレイン領域１３の高融点金属シリサイド層１４及びゲート電極３４の高融点金属シリサイド層３５に達する開口部を形成する。
得られた開口部内に、バリアメタルとしてＴｉ（３０ｎｍ）／ＴｉＮ（１０ｎｍ）を成膜し、タングステンなどからなるプラグ３１を埋め込む。さらにプラグ３１に接続して導電性材料をパターン形成し、上層配線３２を形成する。
以上で、図１３に示す構造の半導体装置と同様の半導体装置を製造することができる。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第３実施形態＞
［半導体装置の断面構成］
図１７（ａ）は本実施形態に係る半導体装置の断面図であり、図１７（ｂ）は図１７（ａ）の一部であるエクステンション領域、ゲート電極及びＳｉＧｅ層の近傍部分の拡大図である。
例えば、ＳｉＧｅ層埋め込み用凹部１０ｂが、半導体基板１０の表面から深くなるにつれてチャネル方向の幅が広くなる領域を有する。従って、ＳｉＧｅ層埋め込み用凹部１０ｂに埋め込まれているＳｉＧｅ層１５は、半導体基板１０の表面から深くなるにつれてチャネル方向の幅が広くなる領域を有する。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）の正孔キャリア移動度が大きい理由として、キャリア移動度の大きいＧｅが含まれていることがある。この他、Ｓｉよりもイオン半径が大きいＧｅを含むことにより、チャネル領域のＳｉ１−ｘＧｅｘ（ｘ＝０〜１）が、圧縮応力を受けていることが挙げられる。この効果も、正孔キャリア移動度の向上に寄与している。よって、ＳｉＧｅ層の体積が大きいほど、この圧縮応力は大きくなる。Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）層が、半導体基板１０の表面から深くなるにつれてチャネル方向の幅が広くなる領域を有する構成とすることで、上記の圧縮応力を高めることができ、さらにキャリア移動度を大きくすることができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図１８（ａ）に示す構成までは、第１実施形態の図９（ａ）までの工程と同様にして行う。
次に、図１８（ｂ）に示すように、例えばオフセットスペーサ２７をマスクとして、エクステンション領域の不純物が拡散していないチャネル領域のＳｉのみをエッチングし、ＳｉＧｅ層埋め込み用凹部１０ｂを形成する。ＳｉＧｅ層埋め込み用凹部１０ｂは、チャネル方向に第１の幅を有するものとする。
ＳｉＧｅ層埋め込み用凹部１０ｂの深さは、５〜２０ｎｍ程度とする。少なくとも、キャリアが移動する反転層領域がＳｉＧｅ層となるようにＳｉＧｅ層埋め込み用凹部１０ｂを形成すればよい。
ここで、半導体基板の表面から深くなるにつれてチャネル方向の幅が大きくなる領域を有する形状とするには、例えば、初期は異方性エッチング条件、続いて等方性エッチング条件とする。
次に、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行い、ＳｉＧｅ層埋め込み用凹部１０ａ内に埋め込んでＳｉＧｅ層１５を形成する。
本実施形態においては、ＳｉＧｅ層１５を形成する工程において、半導体基板１０の表面から深くなるにつれてＳｉＧｅ層１５のチャネル方向の幅が大きくなる領域を有するように形成する。
ＳｉＧｅ層１５は、チャネル方向に第１の幅を有する。ＳｉＧｅ層１５は組成として、Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）と表記でき、Ｇｅ濃度を自由に変更することができる。
エピタキシャル成長される領域の上面が狭いことから、エッチングされた領域に完全にエピタキシャル成長させるため、下面のみから成長させる異方性エピタキシャル成長の条件とすることが好ましい。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第４実施形態＞
［半導体装置の断面構成］
図１９（ａ）は本実施形態に係る半導体装置の断面図であり、図１９（ｂ）は図１９（ａ）の一部であるエクステンション領域、ゲート電極及びＳｉＧｅ層の近傍部分の拡大図である。
例えば、ＳｉＧｅ層１５において、ソースドレイン領域１３側の端部からＳｉＧｅ層１５の中央側方向に向かってＧｅの濃度が濃くなっている。例えば、Ｇｅ濃度について低濃度ＳｉＧｅ層１５ａ、中濃度ＳｉＧｅ層１５ｂ及び高濃度ＳｉＧｅ層１５ｃが連続的に形成されている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
特に、本実施形態のトランジスタにおいては、Ｇｅ濃度がチャネル中央に向かって高められている。徐々にＧｅ濃度が高まるため、Ｓｉ層とＳｉ１−ｘＧｅｘ（ｘ＝０〜１）層間の欠陥を発生させることなく、最大Ｇｅ濃度を大きくすることが可能である。その結果、さらにポテンシャル変動が急峻にすることができ、よりキャリア速度を大きくすることができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、第１実施形態の図９（ｂ）に示す工程まで同様にして行う。
次に、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行い、ＳｉＧｅ層埋め込み用凹部１０ａ内に埋め込んでＳｉＧｅ層１５を形成する。ここで、低濃度ＳｉＧｅ層１５ａ、中濃度ＳｉＧｅ層１５ｂ及び高濃度ＳｉＧｅ層１５ｃを連続的に形成する。これにより、ＳｉＧｅ層１５において、ソースドレイン領域１３側の端部からＳｉＧｅ層１５の中央側方向に向かってＧｅの濃度が濃くなっている構成とする。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第５実施形態＞
［半導体装置の断面構成］
図２０（ａ）は本実施形態に係る半導体装置の断面図であり、図２０（ｂ）は図２０（ａ）の一部であるエクステンション領域、ゲート電極及びＳｉＧｅ層の近傍部分の拡大図である。
例えば、ＳｉＧｅ層１５において、ＳｉＧｅ層１５の上面が半導体基板１０の表面から突き出た凸部１５ｐを有しており、半導体基板１０に埋め込まれた部分のＳｉＧｅ層１５から凸部１５ｐ方向に向かってＧｅの濃度が濃くなっている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
特に、本実施形態のトランジスタにおいては、上記の凸部１５ｐにおける価電子帯のポテンシャルはさらに急峻になる。その結果、キャリアの速度が加速され、よりキャリア速度を大きくすることができる。
この構造の場合、凸部を有する構造のため、チャネル長が若干大きくなる。キャリア速度の向上分が打ち消されない程度の凸部の高さとする必要がある。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図２１（ａ）に示す構成までは、第１実施形態の図９（ｂ）までの工程と同様にして行う。
次に、図２１（ｂ）に示すように、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行い、ＳｉＧｅ層埋め込み用凹部１０ａ内に埋め込んでＳｉＧｅ層１５を形成する。さらに、連続的にＳｉＧｅからなる凸部１５ｐを形成する。
ここで、ＳｉＧｅ層は組成として、Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）と表記でき、Ｇｅ濃度を自由に変更することができる。この際、ＳｉＧｅ層１５と凸部１５ｐにおいて上面ほどＧｅ濃度が高くなるような条件でエピタキシャル成長させる。キャリアがソースからチャネル中央へ流れるに従って、Ｇｅ濃度が高くなり、キャリア移動度を向上させることができる。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第６実施形態＞
［半導体装置の断面構成］
図２２は本実施形態に係る半導体装置の断面図である。
例えば、ソースドレイン領域１３の表層部分にソースドレイン用ＳｉＧｅ層１６が埋め込まれている。
また、ソースドレイン用ＳｉＧｅ層１６の表層部分にＮｉＳｉなどの高融点金属シリサイド層１４が形成されている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
特に、本実施形態のトランジスタにおいては、ソースドレイン領域にソースドレイン用ＳｉＧｅ層１６を有することで、ＳｉＧｅ層１５に印加される圧縮応力をさらに増やし、正孔キャリア移動度を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、第１実施形態の図５（ｂ）に示す工程まで同様にして行う。
次に、図２３（ａ）に示すように、例えばサイドウォールスペーサ（２４，２５）などをマスクとして、エクステンション領域１２の表面からソースドレイン領域となる領域のＳｉをエッチングし、ソースドレイン用ＳｉＧｅ層埋め込み用凹部１０ｃを形成する。
次に、図２３（ｂ）に示すように、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行い、ソースドレイン用ＳｉＧｅ層埋め込み用凹部１０ｃ内に埋め込んでソースドレイン用ＳｉＧｅ層１６を形成する。ソースドレイン用ＳｉＧｅ層１６はＧｅ濃度を自由に変更することができる。
次に、図２４（ａ）に示すように、例えば、活性領域においてサイドウォールスペーサ（２４，２５）、オフセットスペーサ２３及びハードマスク層２２（あるいはダミーゲート電極２１）をマスクとして不純物をイオン注入する。これにより、半導体基板１０中にエクステンション領域１２に接続してソースドレイン領域１３を形成する。
この後、不純物の活性化のためにスパイクＲＴＡ処理（１０３０〜１０７０℃）の熱処理を施す。
次に、図２４（ｂ）に示すように、例えば、希フッ酸（ＤＨＦ）の前処理を経て、スパッタリングにより全面にニッケル、コバルト、白金などの高融点金属を２〜８ｎｍの膜厚で堆積させる。次に、ソースドレイン領域の表面における、高融点金属とシリコンが接しているところでシリサイド化させて、高融点金属シリサイド層１４を形成する。この後で、未反応の高融点金属を除去する。
ここで、上記のＤＨＦ処理において酸化シリコンのサイドウォールスペーサ２５が除去される。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第７実施形態＞
［半導体装置の断面構成］
図２５は本実施形態に係る半導体装置の断面図である。
ＳｉＧｅ層埋め込み用凹部１０ｄ内において、ＳｉＧｅ層埋め込み用凹部の内壁に所定の厚さのＳｉ層１５ｄが形成され、その上層にチャネル方向に第１の幅となるようにＳｉＧｅ層１５ｅが形成されている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
上記のことから、本実施形態に係る半導体装置は第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図２６（ａ）に示す構成までは、第１実施形態の図８（ｂ）までの工程と同様にして行う。
次に、図２６（ｂ）に示すように、例えばサイドウォールスペーサ２４をマスクとして、チャネル領域のＳｉをエッチングし、ＳｉＧｅ層埋め込み用凹部１０ｄを形成する。第１実施形態とは異なり、オフセットスペーサを再び形成せずにＳｉをエッチングする。ＳｉＧｅ層埋め込み用凹部１０ｄの深さは５〜２０ｎｍ程度とする。
次に、図２６（ｃ）に示すように、例えば、フッ酸などで前処理を行った後、エピタキシャル成長を行う。
ここでは、ＳｉＧｅ層埋め込み用凹部１０ｄの内壁にＳｉ層１５ｄを所定の厚さで成長させた後に、チャネル方向に第１の幅となるようにＳｉＧｅ層１５ｅを形成する。
エクステンション領域の不純物が存在する領域はＳｉで形成されている必要があるため、エピタキシャル成長の第１ステップではＳｉを成長させる。このＳｉ層１５ｄは、以降のプロセスにおける熱工程によってエクステンション領域の不純物が拡散する程度まで形成される必要があり、概ね１〜３ｎｍ程度の厚さとする。
ＳｉＧｅ層１５ｅは組成として、Ｓｉ１−ｘＧｅｘ（ｘ＝０〜１）と表記でき、Ｇｅ濃度を自由に変更することができる。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第８実施形態＞
［半導体装置の断面構成］
図２７は本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、ＰＭＯＳとＮＭＯＳを有するＣＭＯＳの構成である。
ＮＭＯＳは、第１実施形態と同様の構成である。
ＰＭＯＳは、例えば以下の構成である。例えば、素子分離絶縁膜１１で素子分離されたチャネル形成領域を有するｎ型のシリコン（Ｓｉ）からなる半導体基板１０にｐウェル１７が形成されており、チャネル形成領域にＳｉＧｅ層埋め込み用凹部１０ｅが形成されており、チャネル方向に第１の幅を有するｎ型のＳｉＧｅ層１５ｆが埋め込まれている。
また、例えば、チャネル形成領域となるＳｉＧｅ層１５ｆの領域を挟む領域において、半導体基板１０上に窒化シリコン膜などからなる１対のサイドウォールスペーサ２４が形成されている。
例えば、上記の１対のサイドウォールスペーサ２４の間の領域はゲート電極用溝となっている。ゲート電極用溝の底部を含む内壁面を被覆して、酸化ハフニウムあるいは酸化アルミニウムなどの酸化シリコンより誘電率が高い、いわゆるＨｉｇｈ−ｋ膜などからなるゲート絶縁膜２８が形成されている。
例えば、ゲート絶縁膜２８の上層においてゲート電極用溝に埋め込まれて、金属材料などからなるゲート電極３６が形成されている。ゲート電極３６は、例えば、タングステン、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金からなる群から選択された金属、該金属を含む合金、または、該金属の化合物からなる。
また、例えば、少なくともサイドウォールスペーサ２４の下部を含む、チャネル形成領域となるＳｉＧｅ層１５ｆを挟むｐウェル１７において、ｎ型のエクステンション領域１２ａを有するｎ型のソースドレイン領域１３ａが形成されている。
ソースドレイン領域１３ａの表層部分にＮｉＳｉなどの高融点金属シリサイド層１４が形成されている。
上記のようにして、ＮＭＯＳが構成されている。
上記のＮＭＯＳは、ＰＭＯＳと同様に酸化シリコンからなる第１層間絶縁膜２６及び第２層間絶縁膜３０で被覆され、ソースドレイン領域などに対する開口部が設けられ、プラグ及び上層配線が形成されている。
本実施形態において、例えば、ＮＭＯＳのゲート電極３６とＰＭＯＳのゲート電極２９を構成する導電性材料は異なっている。
例えば、ＮＭＯＳのゲート電極３６がＨｆＳｉからなり、ＰＭＯＳのゲート電極２９がＴｉＮからなる構成とする。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ＰＭＯＳにおいて、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
本実施形態に係る半導体装置のＰＭＯＳは第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図２８（ａ）に示す構成までは、ＮＭＯＳ形成領域ＡＮＭＯＳとＰＭＯＳ形成領域ＡＰＭＯＳにおいて、第１実施形態の図１１（ａ）までの工程と同様にして行う。
但し、ＮＭＯＳ形成領域ＡＮＭＯＳでは、ｐウェル１７の形成を行い、エクステンション領域１２及びソースドレイン領域１３を形成するイオン注入はｎ型不純物を用いる。
次に、図２８（ｂ）に示すように、例えばスパッタリング法あるいはＣＶＤ法などによりＮＭＯＳ形成領域ＡＮＭＯＳとＰＭＯＳ形成領域ＡＰＭＯＳにおいてゲート電極用溝を埋め込んでＨｆＳｉを堆積させる。これにより、ＮＭＯＳ用のゲート電極３６を形成する。
次に、図２９（ａ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳを保護するレジスト膜３７を形成し、エッチングを行ってＰＭＯＳ形成領域ＡＰＭＯＳのゲート電極３６を除去する。
次に、図２９（ｂ）に示すように、例えばスパッタリング法あるいはＣＶＤ法などによりＰＭＯＳ形成領域ＡＰＭＯＳにおいてゲート電極用溝を埋め込んでＴｉＮを堆積させる。これにより、ＰＭＯＳ用のゲート電極２９を形成する。ＮＭＯＳ形成領域ＡＮＭＯＳにおいては、ゲート電極２９はゲート電極３６上に積層される。
次に、図３０（ａ）に示すように、例えば、ＣＭＰ処理によりゲート電極用溝の外部に堆積されたゲート電極となる導電体材料を除去し、ゲート電極用溝に埋め込まれたゲート電極（２９，３６）とする。
次に、図３０（ｂ）に示すように、例えば、全面にＣＶＤ法などで酸化シリコンを５０〜１００ｎｍの膜厚で堆積させて第２層間絶縁膜３０を形成する。
上記以外の工程は、実質的に第１実施形態と同様である。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、ＰＭＯＳにおいて、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
＜第９実施形態＞
［半導体装置の断面構成］
図３１は本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、ＰＭＯＳとＮＭＯＳを有するＣＭＯＳの構成である。
ＮＭＯＳは、第１実施形態と同様の構成である。
ＰＭＯＳは、例えば以下の構成である。例えば、素子分離絶縁膜１１で素子分離されたチャネル形成領域を有するｎ型のシリコン（Ｓｉ）からなる半導体基板１０にＳｉＧｅ層１８が形成されている。ＳｉＧｅ層１８のチャネル形成領域以外の領域において、ＳｉＧｅ層１８が除去され、Ｓｉ層１９が形成されている。
Ｓｉ層１９中に、エクステンション領域１２ａを有するソースドレイン領域１３ａが形成されており、ソースドレイン領域１３ａの表層部分にＮｉＳｉなどの高融点金属シリサイド層１４が形成されている。
上記のようにして、ＮＭＯＳが構成されている。
上記のＮＭＯＳは、ＰＭＯＳと同様に酸化シリコンからなる第１層間絶縁膜２６及び第２層間絶縁膜３０で被覆され、ソースドレイン領域などに対する開口部が設けられ、プラグ及び上層配線が形成されている。
本実施形態において、例えば、ＮＭＯＳのゲート電極３６とＰＭＯＳのゲート電極２９を構成する導電性材料は異なっている。
例えば、ＮＭＯＳのゲート電極３６がＨｆＳｉからなり、ＰＭＯＳのゲート電極２９がＴｉＮからなる構成とする。また、同じゲート電極２９からなっていてもよい。
上記を除いて、第１実施形態と同様の構成である。
本実施形態のトランジスタにおいては、ＰＭＯＳにおいて、ゲート電極が、ＳｉＧｅ層の第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域に形成されている。また、ソースドレイン領域を構成するエクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないように形成されている。
本実施形態に係る半導体装置のＰＭＯＳは第１実施形態と同様に、ＭＯＳ電界効果トランジスタにおいて狭バンドギャップに起因する接合リークを抑制しながらキャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができる。この結果、トランジスタの駆動電流を改善することができる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図３２（ａ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳとＰＭＯＳ形成領域ＡＰＭＯＳを有するシリコンの半導体基板１０上において、ＰＭＯＳ形成領域ＡＰＭＯＳを保護する窒化シリコン膜３８をパターン形成する。
次に、図３２（ｂ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳにおいてＳｉを所定の深さでエッチング除去し、ＮＭＯＳ用凹部１０ｆを形成する。
次に、図３２（ｃ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳにおいてＳｉＧｅ層１８をエピタキシャル成長させる。
成長後、ＣＭＰ法などでＮＭＯＳ形成領域ＡＮＭＯＳとのＳｉＧｅ層１８の表面とＰＭＯＳ形成領域ＡＰＭＯＳのＳｉの半導体基板１０の表面が一致するようにする。
次に、図３３（ａ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳとＰＭＯＳ形成領域ＡＰＭＯＳにおいて、シリコンの半導体基板１０に活性領域を区分するようにＳＴＩ法により素子分離絶縁膜１１を１００〜２００ｎｍ程度の膜厚でパターン形成する。
次に、図３３（ｂ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳとＰＭＯＳ形成領域ＡＰＭＯＳにおいて、ウェル及びチャネルのためのイオン注入を行い、ダミーゲート絶縁膜２０、ダミーゲート電極２１及びハードマスク２２を形成する。
次に、図３４（ａ）に示すように、例えばＣＶＤ法により全面に４〜８ｎｍの厚みの窒化シリコン、ホウ素を含有する窒化シリコン（ＳｉＢＮ）または炭素を含む窒化シリコン（ＳｉＣＮ）を堆積する。次に、ＰＭＯＳ形成領域ＡＰＭＯＳを保護するレジスト膜３９を形成し、ＮＭＯＳ形成領域ＡＮＭＯＳにおいてエッチバックする。
これにより、ＮＭＯＳ形成領域ＡＮＭＯＳにおいて、ダミーゲート電極２１の両側部にオフセットスペーサ２３を形成する。
窒化シリコン、ホウ素を含有する窒化シリコンまたは炭素を含む窒化シリコンを用いるのは、これ以降にエピタキシャル成長工程があり、選択性を確保するためである。
次に、図３４（ｂ）に示すように、レジスト膜３９、ハードマスク２２及びオフセットスペーサ２３をマスクとして、ＮＭＯＳ形成領域ＡＮＭＯＳにおいてＳｉＧｅ層１８の表面からソースドレイン領域となる領域のＳｉＧｅ層１８をエッチングする。これにより、ソースドレイン用Ｓｉ層用凹部１８ａを形成する。
次に、レジスト膜３９を除去し、図３５（ａ）に示すように、例えばフッ酸などで前処理を行った後、エピタキシャル成長を行い、ＮＭＯＳ形成領域ＡＮＭＯＳにおいてソースドレイン用Ｓｉ層用凹部１８ａ内に埋め込んでソースドレイン用のＳｉ層１９を形成する。
次に、図３５（ｂ）に示すように、ＮＭＯＳ形成領域ＡＮＭＯＳを保護するレジスト膜４０を形成し、ＰＭＯＳ形成領域ＡＰＭＯＳにおいてエッチバックする。
これにより、ＰＭＯＳ形成領域ＡＰＭＯＳにおいて、ダミーゲート電極２１の両側部にオフセットスペーサ２３を形成する。
以降の工程は、第１実施形態及び第８実施形態と同様にして、また、上記以外の工程は、実質的に第１実施形態と同様にして、図３１に示す半導体装置を製造できる。
本実施形態の半導体装置の製造方法によれば、第１実施形態と同様に、ＰＭＯＳにおいて、接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現するＭＯＳ電界効果トランジスタを形成することができる。
本発明は上記の説明に限定されない。
例えば、第１〜第７実施形態においては、図面上ＰＭＯＳのみを示しているが、さらにＮＭＯＳを有するＣＭＯＳの半導体装置であってもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
１０…半導体基板、１０ａ，１０ｂ，１０ｄ，１０ｅ…ＳｉＧｅ層埋め込み用凹部、１０ｃ…ソースドレイン用ＳｉＧｅ層埋め込み用凹部、１０ｆ…ＮＭＯＳ用凹部、１１…素子分離絶縁膜、１２，１２ａ…エクステンション領域、１３，１３ａ…ソースドレイン領域、１４…高融点金属シリサイド層、１５…ＳｉＧｅ層、１６…ソースドレイン用ＳｉＧｅ層、１７…ｐウェル、１８…ＳｉＧｅ層、１８ａ…ソースドレイン用Ｓｉ層用凹部、１９…Ｓｉ層、２０…ダミーゲート絶縁膜、２１…ダミーゲート電極、２２…ハードマスク、２３…オフセットスペーサ、２４，２５…サイドウォールスペーサ、２６…第１層間絶縁膜、２７…オフセットスペーサ、２８…ゲート絶縁膜、２９…ゲート電極、３０…第２層間絶縁膜、３１…プラグ、３２…上層配線、３３…ゲート絶縁膜、３４…ゲート電極、３５…高融点金属シリサイド層、３６…ゲート電極、３７…レジスト膜、３８…窒化シリコン膜、３９，４０…レジスト膜、Ａ…ゲート電極用溝、ＡＮＭＯＳ…ＮＭＯＳ形成領域、ＡＰＭＯＳ…ＰＭＯＳ形成領域、ＣＢ…伝導帯、ＣＨ…チャネル形成領域、Ｅ…端部、Ｇ…ゲート電極、ＳＤ…ソースドレイン領域、ＶＢ…価電子帯

Claims (13)

  1. チャネル形成領域にチャネル方向に第１の幅を有するＳｉＧｅ層が埋め込まれている半導体基板と、
    前記チャネル形成領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記第１の幅より大きい第２の幅を有して前記ＳｉＧｅ層の形成領域からはみ出す領域を有するゲート電極と、
    前記チャネル形成領域を挟む前記半導体基板において形成されたエクステンション領域を有するソースドレイン領域と、
    を有して電界効果トランジスタが構成されており、
    前記エクステンション領域は前記ゲート電極の下部まで入り込むオーバーラップ領域を有し、
    前記エクステンション領域と前記ＳｉＧｅ層が離間されており、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記ＳｉＧｅ層に達しないように駆動される
    半導体装置。
  2. 前記半導体基板の表面から深くなるにつれて前記ＳｉＧｅ層のチャネル方向の幅が大きくなる領域を有する
    請求項１に記載の半導体装置。
  3. 前記ＳｉＧｅ層において、前記ソースドレイン領域側の端部から前記ＳｉＧｅ層の中央側方向に向かってＧｅの濃度が濃くなっている
    請求項１に記載の半導体装置。
  4. 前記ＳｉＧｅ層において、前記ＳｉＧｅ層の上面が前記半導体基板の表面から突き出た凸部を有しており、前記半導体基板に埋め込まれた部分から前記凸部方向に向かってＧｅの濃度が濃くなっている
    請求項１に記載の半導体装置。
  5. 前記ソースドレイン領域の表層部分にソースドレイン用ＳｉＧｅ層が埋め込まれている
    請求項１に記載の半導体装置。
  6. チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形成する工程と、
    前記ダミーゲート電極の両側部にオフセットスペーサを形成する工程と、
    前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエクステンション領域を形成する工程と、
    前記オフセットスペーサの両側部にサイドウォールスペーサを形成する工程と、
    前記サイドウォールスペーサ、前記オフセットスペーサ及び前記ダミーゲート電極をマスクとして前記半導体基板にソースドレイン領域を形成する工程と、
    前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、
    前記絶縁膜の上面から前記ダミーゲート電極が露出するまで前記絶縁膜を除去する工程と、
    前記ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成する工程と、
    前記ゲート電極用溝の底部における前記半導体基板の表面にＳｉＧｅ層埋め込み用凹部を形成する工程と、
    前記ＳｉＧｅ層埋め込み用凹部にチャネル方向に第１の幅を有するＳｉＧｅ層を形成する工程と、
    前記オフセットスペーサを除去する工程と、
    前記オフセットスペーサが除去された前記ゲート電極用溝の底部において前記ＳｉＧｅ層上にゲート絶縁膜を形成する工程と、
    前記ゲート電極用溝を埋め込んで前記ゲート絶縁膜上に前記第１の幅より大きい第２の幅を有するゲート電極を形成する工程と
    を有して電界効果トランジスタを形成し、
    前記エクステンション領域を形成する工程において、前記ゲート電極の下部まで入り込むオーバーラップ領域を有するように形成し、
    前記ＳｉＧｅ層を形成する工程において、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記ＳｉＧｅ層に達せずに駆動できるように、前記エクステンション領域と前記ＳｉＧｅ層を離間して形成する
    半導体装置の製造方法。
  7. 前記ＳｉＧｅ層埋め込み用凹部を形成する工程において、前記オフセットスペーサをマスクとして前記オフセットスペーサの間に領域に前記ＳｉＧｅ層埋め込み用凹部を形成する
    請求項６に記載の半導体装置の製造方法。
  8. 前記ＳｉＧｅ層埋め込み用凹部を形成する工程の前に、前記オフセットスペーサを除去する工程を行い、
    前記ＳｉＧｅ層埋め込み用凹部を形成する工程において、前記サイドウォールスペーサをマスクとして前記サイドウォールスペーサの間に領域に前記ＳｉＧｅ層埋め込み用凹部を形成し、
    前記ＳｉＧｅ層を形成する工程において、ＳｉＧｅ層埋め込み用凹部の内壁にＳｉ層を所定の厚さで成長させた後に、チャネル方向に前記第１の幅となるようにＳｉＧｅ層を形成する
    請求項６に記載の半導体装置の製造方法。
  9. 前記ＳｉＧｅ層埋め込み用凹部を形成する工程において、前記半導体基板の表面から深くなるにつれてチャネル方向の幅が大きくなる領域を有するように凹部を形成し、
    前記ＳｉＧｅ層を形成する工程において、前記半導体基板の表面から深くなるにつれて前記ＳｉＧｅ層のチャネル方向の幅が大きくなる領域を有するように形成する
    請求項６に記載の半導体装置の製造方法。
  10. 前記ＳｉＧｅ層を形成する工程において、前記ソースドレイン領域側の端部から前記ＳｉＧｅ層の中央側方向に向かってＧｅの濃度が濃くなるように形成する
    請求項６に記載の半導体装置の製造方法。
  11. 前記ＳｉＧｅ層を形成する工程において、前記ＳｉＧｅ層の上面が前記半導体基板の表面から突き出た凸部を形成し、前記半導体基板に埋め込まれた部分から前記凸部方向に向かってＧｅの濃度が濃くなるように形成する
    請求項６に記載の半導体装置の製造方法。
  12. 前記ソースドレイン領域の表層部分にソースドレイン用ＳｉＧｅ層を埋め込んで形成する工程をさらに有する
    請求項６に記載の半導体装置の製造方法。
  13. 半導体基板のチャネル形成領域となる領域を挟む領域にエクステンション領域を有するソースドレイン領域を形成する工程と、
    前記半導体基板のチャネル形成領域となる領域にチャネル方向に第１の幅を有するＳｉＧｅ層を埋め込んで形成する工程と、
    前記チャネル形成領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、前記第１の幅より大きい第２の幅を有するゲート電極を形成する工程と
    を有して電界効果トランジスタを形成し、
    前記エクステンション領域を形成する工程において、前記ゲート電極の下部まで入り込むオーバーラップ領域を有するように形成し、
    前記ＳｉＧｅ層を形成する工程において、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記ＳｉＧｅ層に達せずに駆動できるように、前記エクステンション領域と前記ＳｉＧｅ層を離間して形成する
    半導体装置の製造方法。
JP2009193353A 2009-08-24 2009-08-24 半導体装置及びその製造方法 Expired - Fee Related JP5434365B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009193353A JP5434365B2 (ja) 2009-08-24 2009-08-24 半導体装置及びその製造方法
US12/858,029 US8384167B2 (en) 2009-08-24 2010-08-17 Semiconductor device with field effect transistor and manufacturing method thereof
CN201010255309.7A CN101997032B (zh) 2009-08-24 2010-08-17 半导体器件及半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193353A JP5434365B2 (ja) 2009-08-24 2009-08-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011044659A JP2011044659A (ja) 2011-03-03
JP5434365B2 true JP5434365B2 (ja) 2014-03-05

Family

ID=43604637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193353A Expired - Fee Related JP5434365B2 (ja) 2009-08-24 2009-08-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8384167B2 (ja)
JP (1) JP5434365B2 (ja)
CN (1) CN101997032B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640379B2 (ja) 2009-12-28 2014-12-17 ソニー株式会社 半導体装置の製造方法
US9595477B2 (en) * 2011-01-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an epitaxy region
US8895384B2 (en) 2011-11-10 2014-11-25 International Business Machines Corporation Gate structures and methods of manufacture
JP2013138201A (ja) * 2011-12-23 2013-07-11 Imec 置換ゲートプロセスに従って電界効果半導体デバイスを製造する方法
US10103226B2 (en) * 2012-04-30 2018-10-16 International Business Machines Corporation Method of fabricating tunnel transistors with abrupt junctions
JP6309299B2 (ja) * 2013-02-27 2018-04-11 ルネサスエレクトロニクス株式会社 圧縮歪みチャネル領域を有する半導体装置及びその製造方法
US9245955B2 (en) * 2013-06-28 2016-01-26 Stmicroelectronics, Inc. Embedded shape SiGe for strained channel transistors
US9245971B2 (en) * 2013-09-27 2016-01-26 Qualcomm Incorporated Semiconductor device having high mobility channel
CN104576376A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
CN104733320B (zh) * 2013-12-24 2018-01-30 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制备方法
US9590037B2 (en) 2014-03-19 2017-03-07 International Business Machines Corporation p-FET with strained silicon-germanium channel
US9564510B2 (en) * 2014-04-22 2017-02-07 Taiwan Semiconductor Manufacturing Company Limited Method of fabricating a MOSFET with an undoped channel
JP6175411B2 (ja) * 2014-06-16 2017-08-02 東芝メモリ株式会社 半導体装置
US9530864B2 (en) * 2014-06-25 2016-12-27 Globalfoundries Inc. Junction overlap control in a semiconductor device using a sacrificial spacer layer
US9722046B2 (en) * 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US10164050B2 (en) * 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
CN104599968B (zh) * 2015-01-09 2017-09-22 中航（重庆）微电子有限公司 场效应晶体管及其制备方法
CN106033769B (zh) * 2015-03-12 2020-10-27 联华电子股份有限公司 纳米线结构及其制作方法
CN109037331A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN111435684B (zh) * 2019-01-14 2023-05-23 联华电子股份有限公司 具有应变通道的晶体管及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280437A (ja) 1990-03-29 1991-12-11 Toshiba Corp 半導体装置およびその製造方法
JPH05112491A (ja) 1991-10-22 1993-05-07 Mitsui Toatsu Chem Inc 酢酸エチルの製造方法
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JP3530026B2 (ja) * 1997-06-30 2004-05-24 株式会社東芝 半導体装置及びその製造方法
JP2000012838A (ja) * 1998-06-22 2000-01-14 Toshiba Corp Ｍｉｓ型トランジスタ及びその製造方法
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP3420168B2 (ja) 2000-04-07 2003-06-23 株式会社東芝 電界効果トランジスタ及びこれを用いた集積化論理回路
JP2002100762A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003092399A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
AU2003235175A1 (en) * 2002-04-17 2003-10-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
JP3597831B2 (ja) 2002-07-01 2004-12-08 株式会社東芝 電界効果トランジスタ及びその製造方法
US6833292B2 (en) * 2003-03-31 2004-12-21 Texas Instruments Incorporated Reducing dopant losses during annealing processes
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
JP2005209980A (ja) * 2004-01-26 2005-08-04 Sony Corp 半導体装置の製造方法および半導体装置
US7268049B2 (en) * 2004-09-30 2007-09-11 International Business Machines Corporation Structure and method for manufacturing MOSFET with super-steep retrograded island
JP2006294751A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体集積回路及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
JP2008166396A (ja) * 2006-12-27 2008-07-17 Nec Corp 半導体装置及びその製造方法
US7989901B2 (en) * 2007-04-27 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with improved source/drain regions with SiGe
JP2008282901A (ja) * 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
KR101263648B1 (ko) * 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
US7704844B2 (en) * 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US7883976B2 (en) * 2007-12-13 2011-02-08 International Business Machines Corporation Structure and method for manufacturing device with planar halo profile
KR20090064658A (ko) * 2007-12-17 2009-06-22 주식회사 동부하이텍 반도체 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20110042758A1 (en) 2011-02-24
JP2011044659A (ja) 2011-03-03
CN101997032B (zh) 2013-06-19
US8384167B2 (en) 2013-02-26
CN101997032A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5434365B2 (ja) 半導体装置及びその製造方法
US11424244B2 (en) Integrated circuit having a vertical power MOS transistor
JP5286701B2 (ja) 半導体装置および半導体装置の製造方法
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
US7723174B2 (en) CMOS device comprising MOS transistors with recessed drain and source areas and a SI/GE material in the drain and source areas of the PMOS transistor
US7078722B2 (en) NFET and PFET devices and methods of fabricating same
US11996448B2 (en) Manufacturing method of semiconductor device including field-effect transistor comprising buried oxide (BOX) film and silicon layer
US8409947B2 (en) Method of manufacturing semiconductor device having stress creating layer
US20070108514A1 (en) Semiconductor device and method of fabricating the same
US20080067545A1 (en) Semiconductor device including field effect transistor and method of forming the same
US7670914B2 (en) Methods for fabricating multiple finger transistors
JP5736808B2 (ja) 半導体装置及びその製造方法
US7825482B2 (en) Semiconductor device and method for fabricating the same
JP6840199B2 (ja) 半導体装置
US8134208B2 (en) Semiconductor device having decreased contact resistance
JP2012248561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

LAPS Cancellation because of no payment of annual fees