CN109037331A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN109037331A
CN109037331A CN201710434155.XA CN201710434155A CN109037331A CN 109037331 A CN109037331 A CN 109037331A CN 201710434155 A CN201710434155 A CN 201710434155A CN 109037331 A CN109037331 A CN 109037331A
Authority
CN
China
Prior art keywords
layer
gate structure
dummy gate
material layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710434155.XA
Other languages
English (en)
Inventor
韩秋华
张冬平
潘亚武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710434155.XA priority Critical patent/CN109037331A/zh
Publication of CN109037331A publication Critical patent/CN109037331A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本本发明提供一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层；在所述伪栅极结构两侧形成侧壁结构，所述侧壁结构底部向所述伪栅极结构外侧延伸；在所述半导体衬底上、所述伪栅极结构两侧形成源/漏极；去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。根据本发明的半导体器件的制造方法形成的半导体器件具有底部向金属栅极外侧延伸的栅极侧壁结构，有效减少了栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，具体而言涉及一种半导体器件及其制造方法。
背景技术
随着半导体集成电路(IC)工业的迅速发展，高K金属栅极(HKMG)技术已成为半导体领域的重要技术之一。典型的高K金属栅极工艺的过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构包含有伪栅极材料层；然后，在伪栅极结构的两侧形成侧壁结构；然后，在半导体衬底上的源漏区中形成沟槽，并在沟槽中形成掺杂层构成源漏极；最后，去除伪栅极结构中的伪栅材料层，并在留下的沟槽内形成金属栅极。然而由于在源漏区的沟槽形成过程中，很容易形成侧壁结构底部的损伤，导致后续形成的金属栅极与源漏掺杂层的桥接，从而造成栅极漏电流，影响半导体器件的性能。
因此，需要提出一种方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为解决现有技术中的问题，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层；
在所述伪栅极结构两侧形成侧壁结构，所述侧壁结构底部向所述伪栅极结构外侧延伸；
在所述半导体衬底上、所述伪栅极结构两侧形成源/漏极；
去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。
示例性的，在所述伪栅极结构两侧形成侧壁结构的步骤包括：
在所述半导体衬底上形成侧壁材料层，所述侧壁材料层覆盖所述伪栅极结构；
部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括所述覆盖材料层的侧壁结构。
示例性的，所述部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的侧壁结构的步骤包括：
在所述半导体衬底上形成覆盖材料层，所述覆盖材料层覆盖所述侧壁材料层；
刻蚀所述覆盖材料层，以形成覆盖在所述伪栅极结构两侧的覆盖材料层侧壁结构；
去除所述覆盖材料层。
示例性的，所述侧壁材料层包括SiN层。
示例性的，所述覆盖材料层包括聚合物。
示例性的，所述聚合物是通过等离子体刻蚀设备沉积形成的。
示例性的，所述聚合物侧壁结构的宽度为3～10nm。
示例性的，所述刻蚀所述聚合物或所述刻蚀所述侧壁材料层的步骤在同一工艺条件下进行，所述工艺条件是：在功率100～2000w下，压力5～100mt下，在气体流量为20～200sccm的CH4气氛中刻蚀6～100s。。本发明还提供了一种半导体器件，所述器件包括：
半导体衬底；
形成在所述半导体衬底中的源极和漏极；以及
形成在所述半导体衬底上、所述源极和漏极之间的金属栅极，其中，在所述金属栅极两侧形成有底部向所述金属栅极外侧延伸的侧壁结构。
示例性的，所述器件包括侧壁材料层，所述侧壁材料层为SiN层。
根据本发明的半导体器件制造方法形成的半导体器件形成底部向金属栅极外侧延伸的栅极侧壁结构，有效减少了栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为一种半导体器件制造方法所形成的半导体器件的结构示意图；
图2A～2J为根据本发明的一个实施例提出的半导体器件的制造方法中相关步骤形成的器件的结构示意图；
图3为根据本发明的一个实施例提出的半导体器件的制造方法流程示意图；
图4为根据本发明的一个实施例提出的形成侧壁结构的制造方法流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件制造方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面以鳍式场效应晶体管(FinFET)为示例对本发明提供的一种半导体器件的制造方法进行说明，需要理解的是，本实施例以鳍式场效应晶体管(FinFET)为实施例进行说明仅仅是示例性地，任何根据本发明的半导体器件的制造方法均使用于本发明。
现有的典型的高K金属栅极工艺包括先高K介电层-后金属栅极工艺以及后高K介电层-后金属栅极工艺，两者的区别在于高K介电层形成在源/漏极形成之前或形成之后。这里，本发明将以高K介电层形成在源/漏极形成之后的后高K介电层-后金属栅极工艺为实施例进行说明，以解释本发明所涉及的原理。需要理解的是，本发明以后高K介电层-后金属栅极工艺为实施例进行说明仅仅是示例性的，任何类型的高K金属栅极工艺的过程，包括先高K介电层-后金属栅极工艺以及后高K介电层-后金属栅极工艺，均适用于本发明。
典型的后高K介电层-后金属栅极工艺的过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构包含有伪栅极材料层；然后，在伪栅极结构的两侧形成侧壁结构；然后，在半导体衬底上的源漏区中形成沟槽，并在沟槽中形成掺杂层构成源漏极；最后，去除伪栅极结构中的伪栅极材料层，并在留下的沟槽内形成金属栅极所述金属栅极包括自下而上层叠的高K介电层和金属栅极材料层。参看图1，示出了现有典型的高K金属栅极工艺形成的器件结构示意图，半导体衬底100上形成有鳍片结构102，其中鳍片结构102被隔离结构101所隔离，鳍片结构上形成有金属栅极103，所述金属栅极103包括自下而上层叠的高K介电层105和金属栅极材料层106，金属栅极103两侧形成有侧壁结构104，以及源极107和漏极108，在半导体衬底上还形成有层间介质层109。由于在去除伪栅极材料层形成沟槽的过程中，很容易形成侧壁结构底部的损伤，如图1所示，在金属栅极底部的侧壁结构形成空洞110，导致形成的金属栅极103与源极107和漏极108桥接，从而造成栅极漏电流，影响半导体器件的性能。
为了改善现有技术中的问题，本发明提供了一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层；
在所述伪栅极结构两侧形成侧壁结构，所述侧壁结构底部向所述伪栅极结构外侧延伸；
在所述半导体衬底上、所述伪栅极结构两侧形成源/漏极；
去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。
根据本发明的半导体器件制造方法形成的半导体器件形成底部向金属栅极外侧延伸的栅极侧壁结构，有效减少了栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。
参考图2A～2J、图3和图4来描述本发明的一个实施例提出的一种半导体器件的制造方法，其中，图2A～2J为本发明的一个实施例提出的半导体器件的制造方法中相关步骤涉及的半导体器件的结构示意图，图3为本发明的一个实施例提出的半导体器件的制造方法的示意性流程图，图4为根据本发明的一个实施例提出的形成侧壁结构的制造方法流程示意图。
首先，参看图3，执行步骤S301：提供半导体衬底，所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层。
如图2A所示，提供半导体衬底200。示例性的，以鳍式场效应晶体管(FinFET)为示例，所述半导体衬底上形成有FinFET器件的鳍片结构202，示例性的，所述鳍片结构202通过形成在半导体衬底200中的隔离结构201隔离。示例性的，所述半导体衬底200的构成材料可以是未掺杂的单晶硅、掺有杂质的单晶硅、绝缘体上硅(SOI)等。示例性的，所述隔离结构201可以是任何绝缘的介电质材料，如氧化硅等。所述在半导体衬底中形成隔离结构201，鳍片结构202以及形成伪栅极结构的方法可以采用本领域技术人员所熟知的任何方法，在此不再赘述。
继续参看图2A，示例性的，在半导体衬底200上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层203。示例性的，所述伪栅极结构位于鳍片结构202的上方，所述伪栅极材料层203上形成有硬掩膜层204，所述硬掩膜层204保护所述伪栅极材料层在后续侧壁结构形成过程中不被刻蚀。示例性的，所述伪栅极材料层为多晶硅层。示例性的，所示伪栅极材料层底部还形成有栅氧化层。所述伪栅极结构的形成方法可以使本领域技术人员所熟知的任何方法，在此不再赘述。
示例性的，在形成所述伪栅极结构之后，在所述半导体衬底中执行轻型离子注入(LLD)，以在所述半导体衬底中形成源/漏扩展区。所述执行轻型例子注入的方法可以是本领域技术人员所熟知的任何方法，在此不再赘述。
需要理解的是，本发明以鳍式场效应晶体管(FinFET)为示例对本发明提供半导体衬底进行说明仅仅是示例性地，任何形成有伪栅极结构的半导体衬底均适用于本发明。
接着，继续参看图3，执行步骤S102：在所述伪栅极结构两侧形成侧壁结构，所述侧壁结构底部向所述伪栅极结构外侧延伸。
示例性的，在所伪栅极结构两侧形成侧壁结构的方法包括：首先，在所述半导体衬底上形成侧壁材料层，所述侧壁材料层覆盖所述伪栅极结构；接着，部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括所述覆盖材料层的侧壁结构。进一步，示例性的，所述部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括所述覆盖材料层的侧壁结构的方法还包括：首先，在所述半导体衬底上形成覆盖材料层，所述覆盖材料层覆盖所述侧壁材料层；接着，刻蚀所述覆盖材料层，以形成覆盖在所述伪栅极结构两侧的覆盖材料层侧壁结构；接着，刻蚀所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括从内到外依次层叠的所述侧壁材料层和所述覆盖材料层的双层侧壁结构；最后，去除所述覆盖材料层。参看图4，示出了在伪栅极结构两侧形成底部向所述伪栅极结构外侧延伸的侧壁结构的示意性流程图。需要理解的是，所述通过在半导体衬底上形成侧壁材料层后，刻蚀所述侧壁材料层以在伪栅极结构两侧形成底部向所述伪栅极结构外侧延伸的侧壁结构的方法仅仅是示例性的，所述通过在侧壁材料层表面形成覆盖材料层后再刻蚀所述侧壁材料层，以形成向所述伪栅极结构外侧延伸的侧壁结构的方法也仅仅是示例性的，任何形成向所述伪栅极结构外侧延伸的侧壁结构的方法均适用于本发明。参看图2B～2F，示出了在所伪栅极结构两侧形成底部向伪栅极两侧延伸的侧壁结构的器件结构示意图。首先，参看图2B，在半导体衬底200上形成侧壁材料层205，所述侧壁材料层可以为SiN层等，所述形成的侧壁材料层205的方法可使用任何适合的沉积方法，包括但不限于化学气相沉积、物理气相沉积或原子层沉积等方法。示例性地，可以使用原子层沉积法沉积形成氮化硅作为侧壁材料层205，所述SiN侧壁材料层的厚度为5～20nm，所述氮化硅侧壁材料在后续形成侧壁结构过程中可以避免残留。接着，参看图2C，在形成有侧壁材料层205的半导体衬底200的表面形成覆盖材料层，所述覆盖材料层在后续侧壁结构形成过程中可保护侧壁材料层底部，形成底部向伪栅极结构外侧延伸的侧壁结构，从而防止栅极形成过程中产生栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。示例性的，所述覆盖材料层206为聚合物，所述聚合物206一方面可在后续工艺过程中被部分去除，形成聚合物侧壁，从而在侧壁材料层的去除过程中保护侧壁材料层底部，以形成底部向伪栅极结构两侧延伸的侧壁结构，从而避免伪栅极材料层去除过程中形成底部空洞造成金属栅极与源漏极桥接；另一方面由于其容易去除，同时可在增加栅极侧壁结构厚度的情况下，避免栅极材料层的残留。示例性的，所述形成聚合物206的方法采用等离子体刻蚀设备进行，形成的聚合物均匀，且具有高的稳定性，可在后续侧壁材料层的去除过程中对侧壁材料层有较高的选择比，同时，采用等离子体刻蚀设备进行聚合物的形成后，也可进一步进行聚合物的等离子体刻蚀工艺去除，以形成聚合物侧壁结构，从而简化工艺步骤。示例性的，所述采用等离子体刻蚀设备形成聚合物在功率100～2000w下，在压力5～100mt下，气体流量设置为5～100sccmCH4的气氛中，沉积6～100s。示例性的，所述形成的聚合物的厚度为5～20nm。接着，参看图2D，去除部分所述聚合物206以形成聚合物侧壁结构207。在此步骤中，基于等离子体刻蚀设备中沉积形成的聚合物容易通过等离子体刻蚀去除，其完全去除覆盖栅极结构侧壁以外的聚合物，从而在后续侧壁材料层的刻蚀过程中保证侧壁材料层没有残留。示例性的，基于前述在刻蚀设备中形成聚合物206，此步骤中不需要重新设置晶圆，在前述步骤完成后，直接在前述步骤的刻蚀设备中完成去除聚合物206形成聚合物侧壁结构207的步骤，示例性的，所述刻蚀所述聚合物的步骤是在功率100～2000w下，压力5～100mt下，在气体流量为20～200sccm的CH4气氛中刻蚀6～100s。示例性的，所述聚合物经过刻蚀后，形成的聚合物侧壁结构的宽度为3～10nm，从而在后续刻蚀侧壁材料层205形成侧壁结构208时具备底部向外侧延伸的侧壁结构的延伸宽度为3～10nm，有效减少了因过刻蚀造成侧壁结构底部空洞，从而避免在后续栅极形成后与源/漏极桥接，减少漏电流，同时也避免残留过厚的聚合物，增加后续去除聚合物工艺时间。接着，参看图2E，刻蚀所述侧壁材料层205，以形成侧壁结构208。基于聚合物侧壁结构207的保护，所述侧壁材料层205位于所述聚合物侧壁结构207底部的材料层被聚合物侧壁结构207保护而不被去除，从而形成底部向两侧延伸的侧壁结构208，所述侧壁结构208在后续伪栅极材料层去除过程中防止因过刻蚀造成侧壁结构底部空洞，从而避免在后续栅极形成后与源/漏极桥接，减少漏电流。示例性的，采用干法刻蚀去除所述侧壁材料层205形成侧壁结构208。示例性的，在前述形成聚合物侧壁结构207的步骤中采用的刻蚀设备中完成刻蚀侧壁材料205而形成侧壁结构208的步骤。示例性的，所述刻蚀所述覆盖材料层或所述刻蚀所述侧壁材料层的步骤在同一工艺条件下进行，所述刻蚀所述SiN层的步骤是在功率100～2000w下，压力5～100mt下，在气体流量为20～200sccm的CH4气氛中刻蚀6～100s。所述刻蚀所述覆盖材料层和所述刻蚀所述侧壁材料层的步骤在同一工艺条件下进行，从而避免不同设备和不同工艺步骤的转换，减少工艺步骤，提升产率。接着，参看图2F，去除所述聚合物侧壁结构207。示例性的，基于前述形成聚合物侧壁207，以及侧壁结构208的步骤在刻蚀设备中完成，继续在前述刻蚀设备中完成去除所述聚合物侧壁207的步骤，示例性的，采用灰化工艺去除所述聚合物侧壁207，所述灰化工艺为本领域技术人员所熟悉的工艺，再次不再赘述。
需要理解的是，覆盖材料层采用聚合物，所述侧壁材料层采用SiN层，所述在所述半导体衬底上形成聚合物的步骤，所述刻蚀所述聚合物的步骤，以及所述刻蚀所述SiN层的步骤在同一刻蚀设备中进行以减少工艺步骤，仅仅是示例性的，任何覆盖材料层，任何侧壁材料层以及任何可形成底部向外侧延伸的栅极侧壁的形成方式均适用于本发明。
接着，继续参看图3，执行步骤S103：在所述半导体衬底上、所述伪栅极结构两侧形成源/漏极。
示例性的，所形成源漏极的方法包括：去除所述伪栅极结构两侧的半导体衬底，以形成沟槽；在所述沟槽中形成源/漏掺杂层，所述源/漏掺杂层构成所述源/漏极。在本实施例中，所述去除所述伪栅极结构两侧的半导体衬底的步骤，即去除所述鳍片结构两侧待形成源漏极的衬底。
参看图2G，示出了在所述沟槽中形成源/漏掺杂层后的器件结构示意图。在所述半导体衬底200上，所述伪栅极结构两侧形成源/漏掺杂层，所述源/漏掺杂层构成半导体器件的源极和漏极209和210。所述去除所述伪栅极结构两侧的半导体衬底的步骤，采用等离子体刻蚀的方法，其具体的参数包括：在功率100～2000w下，采用O2和HBr气体，O2流量设置为2～20sccm，HBr流量设置为20～200sccm，在压力5～100mt下刻蚀6～100s。在所述沟槽中形成所述源/漏掺杂层的方法采用外延工艺，例如气相外延、分子束外延、选择性外延等形成，在外延工艺中可以进行掺杂，以获得所需要的材料。示例性的，对于PMOS器件采用SiGe或SiGeSn来形成源/漏掺杂层，所述外延工艺的温度示例性地为700～800℃，同时在外延工艺中进行Ge和B的掺杂。
接着，继续参看图3，执行步骤S104：去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。
示例性的，在所述去除伪栅极结构中的伪栅极材料层形成沟槽的步骤之前，还包括在所述半导体衬底上形成层间介质层，所述层间介质层露出所述伪栅极结构中的伪栅极材料层。示例性的，在所述半导体衬底上形成层间介质层的步骤包括：在所述半导体衬底上沉积层间介质层；执行平坦化步骤，以露出所述伪栅极结构中的伪栅极材料层。示例性的，在形成所述层间介质层之前，在所述伪栅极结构侧壁结构两侧形成接触刻蚀停止层，所述接触刻蚀停止层，以保证后续接触孔形成过程中避免源漏极的损伤。
如图2H，示出了在所述半导体衬底200上形成层间介质层211后，半导体器件的结构示意图。所述层间介质层211可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
沉积层间介质层211之后，还可以进一步包含平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。所述平坦化步骤停止于所述伪栅极结构的伪栅极材料层203上。
在形成层间介质层后，去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。参看图2I，示出了去除所伪栅极结构中的伪栅极材料层203后，形成沟槽212的器件截面示意图。如图所示，在沟槽212底部具有向两侧延伸的栅极侧壁结构底部，其在沟槽212形成过程中可有效防止在伪栅极材料层去除过程中造成侧壁结构底部空洞。参看图2J,示出了在所述沟槽212中形成金属栅极后的器件截面示意图。示例性的，在所述沟槽中形成金属栅极的步骤包括：在所述沟槽212中依次沉积形成高K介电层213和金属栅极材料层214；执行化学机械研磨，去除所述栅极结构以外的高K介电层和金属栅极材料层。示例性地，在形成所述高k介电层之前，在所述沟槽底部形成有界面层。所述界面层可以为氧化硅，氮氧化硅等本领域技术人员所熟知的任意适宜的材料。形成所述界面层的工艺可以采用热氧化法，化学气象沉积工艺等本领域技术人员所熟知的工艺，在此不再赘述。
示例性地，在形成所述高k介电层之后形成金属栅极材料层之前还形成有功函数层，所述功函数层用来调节所述金属栅极材料层的功函数。示例性地，在所述沟槽中填充金属金属材料层之前，还包括在所述功函数层上形成阻挡层的步骤，所述阻挡层来阻止金属材料层和功函数层之间的相互扩散，所述阻挡层可以是钽、氮化钽或氮化钛等本领域技术人员所常用的各种阻挡层材料。示例性的，所述阻挡层和金属栅极材料层之间还可以形成浸润层，所述浸润层可以为包括钛或钛铝合金的各种适应材料，所述形成浸润层的作用是改善阻挡层和金属栅极材料层之间的界面特性。所述形成功函数层，阻挡层，浸润层的工艺和过程为本领域技术人员所熟知的工艺，在此不做赘述。
本发明还提供了一种半导体器件，所述器件包括：
半导体衬底；
形成在所述半导体衬底中的源极和漏极；以及
形成在所述半导体衬底上、所述源极和漏极之间的金属栅极，其中，在所述金属栅极两侧形成有底部向所金属栅极外侧延伸的侧壁结构。
参看图2J，半导体器件包括半导体衬底200，所述半导体衬底200的构成材料可以是未掺杂的单晶硅、掺有杂质的单晶硅、绝缘体上硅(SOI)等。继续参看图2J，所述半导体器件还包括形成在所述半导体衬底中的源极209和漏极210。以鳍式场效应晶体管(FinFET)为示例，所述半导体衬底上形成有FinFET器件的鳍片结构202，示例性的，所述鳍片结构202通过形成在半导体衬底200中的隔离结构201隔离，所述源极209和漏极210为形成在鳍片结构202中的源极和漏极。继续参看图2J，所述半导体器件还包括形成在源极209和漏极210之间的金属栅极，所述金属栅极两侧形成有底部向所述金属栅极外侧延伸的栅极侧壁结构208，所述栅极侧壁结构210底部向金属栅极外延伸，有效减少了栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。示例性的，所述栅极侧壁结构包括侧壁材料层。所述侧壁材料层为SiN层，所述SiN层的厚度为5～20nm，所述SiN层在形成过程中可以通过形成具有较高选择比的聚合物材料层进行刻蚀去除，避免SiN层栅极侧壁结构在形成过程中的残留。所述金属栅极包括依次层叠的高K介电层213和金属栅极材料层214，示例性的，所述高K介电层213和金属栅极材料层214之间还形成有功函数层，所述高K介电层213和半导体衬底之间还形成有界面层。示例性的，所述功函数层和金属栅极材料层214之间还形成有阻挡层。需要理解的是，本发明所列的金属栅极所包含的材料层仅仅是示例性的，本领域技术人员可以根据需要，采用任何所述金属栅极所包含的材料层。
根据本发明的半导体器件制造方法形成的半导体器件形成底部向金属栅极外侧延伸的栅极侧壁结构，有效减少了栅极侧壁底部空洞，有效避免了后续形成金属栅极后金属栅极底部与源漏极之间底部桥接，从而减少了漏电流。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括伪栅极材料层；
在所述伪栅极结构两侧形成侧壁结构，所述侧壁结构底部向所述伪栅极结构外侧延伸；
在所述半导体衬底上、所述伪栅极结构两侧形成源/漏极；
去除所述伪栅极结构中的伪栅极材料层，以形成沟槽，并在所述沟槽中形成金属栅极。
2.如权利要求1所述的方法，其特征在于，在所述伪栅极结构两侧形成侧壁结构的步骤包括：
在所述半导体衬底上形成侧壁材料层，所述侧壁材料层覆盖所述伪栅极结构；
部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括所述侧壁材料层的侧壁结构。
3.如权利要求2所述的方法，其特征在于，所述部分去除所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的侧壁结构的步骤包括：
在所述形成有侧壁材料层的半导体衬底上形成覆盖材料层，所述覆盖材料层覆盖所述侧壁材料层；
刻蚀所述覆盖材料层，以形成覆盖在所述伪栅极结构两侧的覆盖材料层侧壁结构；
刻蚀所述侧壁材料层，以形成覆盖在所述伪栅极结构两侧的、包括从内到外依次层叠的所述侧壁材料层和所述覆盖材料层的双层侧壁结构；
去除所述覆盖材料层。
4.如权利要求3所述的方法，其特征在于，所述侧壁材料层包括SiN层。
5.如权利要求4所述的方法，其特征在于，所述覆盖材料层的材料包括聚合物。
6.如权利要求5所述的方法，其特征在于，所述聚合物是通过等离子体刻蚀设备沉积形成的。
7.如权利要求5所述的方法，其特征在于，所述聚合物侧壁结构的宽度为3～10nm。
8.如权利要求7所述的方法，其特征在于，所述刻蚀所述聚合物或所述刻蚀所述侧壁材料层的步骤在同一工艺条件下进行，所述工艺条件是：在功率100～2000w下，压力5～100mt下，在气体流量为20～200sccm的CH4气氛中刻蚀6～100s。
9.一种半导体器件，其特征在于，所述器件包括：
半导体衬底；
形成在所述半导体衬底中的源极和漏极；以及
形成在所述半导体衬底上、所述源极和漏极之间的金属栅极，其中，在所述金属栅极两侧形成有底部向所述金属栅极外侧延伸的侧壁结构。
10.如权利要求9所述的半导体器件，其特征在于，所述器件包括侧壁材料层，所述侧壁材料层为SiN层。
CN201710434155.XA 2017-06-09 2017-06-09 一种半导体器件及其制造方法 Pending CN109037331A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710434155.XA CN109037331A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710434155.XA CN109037331A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN109037331A true CN109037331A (zh) 2018-12-18

Family

ID=64629880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710434155.XA Pending CN109037331A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109037331A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102623317A (zh) * 2011-01-20 2012-08-01 台湾积体电路制造股份有限公司 包括外延区域的半导体器件
US20160064516A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102623317A (zh) * 2011-01-20 2012-08-01 台湾积体电路制造股份有限公司 包括外延区域的半导体器件
US20160064516A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and method for forming the same

Similar Documents

Publication Publication Date Title
CN103515440B (zh) 半导体器件的伪栅电极
TWI696220B (zh) 半導體裝置的形成方法
US9589845B1 (en) Fin cut enabling single diffusion breaks
TWI495106B (zh) 鰭式場效電晶體及其製造方法
CN103579176B (zh) 半导体器件的接触结构
CN103137624B (zh) 高栅极密度器件和方法
CN101677088B (zh) 半导体装置的制造方法
US12062578B2 (en) Prevention of contact bottom void in semiconductor fabrication
TWI524465B (zh) 用於淺渠溝隔離（sti）區域之氮化矽硬停囊封層
CN108231588A (zh) 晶体管及其形成方法
TW201643966A (zh) 鰭式場效電晶體裝置及其形成方法
CN107230702A (zh) 半导体器件及其制造方法
CN105529357A (zh) 用于FinFET的方法和结构
CN103000572A (zh) 高k金属栅极器件的接触件
CN102456740B (zh) P型场效应晶体管及其制作方法
KR20150073834A (ko) 반도체 디바이스의 ｆｉｎ 구조물
CN106683999A (zh) 形成金属栅极以缓解天线缺陷的方法
US11437495B2 (en) Semiconductor device and method of manufacturing the same
CN109585293B (zh) 切割金属工艺中的基脚去除
US20140159123A1 (en) Etch resistant raised isolation for semiconductor devices
CN109427670A (zh) 周围包裹的外延结构和方法
JP2009522800A (ja) 半導体装置の製造方法およびこの方法によって得られた半導体装置
CN104779284A (zh) 一种FinFET器件及其制造方法
CN104779148B (zh) 一种制作半导体器件的方法
CN108574006A (zh) 具有t形栅极电极的场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication