JP4801440B2

JP4801440B2 - 半導体装置の作製方法

Info

Publication number: JP4801440B2
Application number: JP2005372332A
Authority: JP
Inventors: 幸一郎田中; 良明山本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-12-24
Filing date: 2005-12-26
Publication date: 2011-10-26
Anticipated expiration: 2025-12-26
Also published as: JP2006203189A

Description

本発明は、レーザ結晶化工程の後のフォトリソグラフィ工程において、レーザ結晶化工程によって粒径の大きな結晶が形成された領域に正確に露光処理をするための方法と、この処理の工程を行う露光装置に関するものである。さらに、この処理の工程を行って作製された半導体装置およびその作製方法に関するものである。

近年、基板上に薄膜トランジスタ（以下ＴＦＴと記す）を製造する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたＴＦＴは、従来の非単結晶半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが試みられている。

ところで、半導体装置に用いる基板は、コストの面から単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上の多結晶半導体膜を用いたＴＦＴを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザアニールが用いられる。

レーザアニールの特徴は輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。

なお、ここでいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。

レーザアニールに用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の２種類に大別される。近年では、半導体膜の結晶化においてエキシマレーザのようなパルス発振のレーザ発振器よりＡｒレーザやＹＶＯ_４レーザのような連続発振のレーザ発振器（ＣＷレーザともいう）を用いた方が、半導体膜内に形成される結晶の粒径が大きくなることが見出されている。レーザビームの照射の際には、照射面におけるレーザビームの形状が線状となるように光学系にて整形し、レーザビームの照射位置を照射面に対し相対的に移動させて照射する。この方法は、高い生産性を持つため工業的に優れている。

なお、ここでいう「線状」とは、厳密な意味で「線」を意味しているのではなく、アスペクト比が大きい矩形や楕円（例えば、アスペクト比が１０以上（好ましくは１００〜１００００））を意味する。

このようにして、半導体膜内の結晶粒径が大きくなると、この半導体膜を用いて形成されるＴＦＴチャネル領域に入る粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用することができる。そのため、連続発振のレーザ発振器は脚光を浴びている。

なお、本明細書では、半導体膜において粒径の大きな結晶が形成される領域を大粒径領域と呼び、粒径の小さな結晶が形成される領域を結晶性不良領域と呼ぶ。

半導体膜のレーザアニールには可視から紫外域の波長を持ったレーザビームが多く用いられる。これは、半導体膜へのエネルギーの吸収効率が良いためである。しかし、一般的に用いられている固体のＣＷ（連続発振）レーザが発振する基本波の波長は、赤から近赤外にわたる波長領域である。そこで、非線形光学素子を用いて可視域以下の波長の高調波に変換する方法が用いられている。一般的には、非線形光学素子を用いて、基本波を高調波に変換することによって可視光が形成され、この光を半導体膜のアニールに用いる。

例えば、１０Ｗ、５３２ｎｍのＣＷレーザから発振されたレーザビームを長軸方向３００μｍ、短軸方向１０μｍ程度の線状ビームに整形する。この線状ビームを短軸方向に走査させて半導体膜を結晶化した場合、一度の走査で得られる大粒径領域の幅は２００μｍ程度となる。このため、基板全面をレーザ結晶化するためには、線状ビームの走査する位置を、線状ビームの一度の走査によって得られた大粒径領域の幅ずつ、長辺方向にずらしてレーザアニールを行う必要がある。また、レーザを複数用いて基板上の異なる領域を同時に照射してアニ−ルを行えば、さらに効率を上げることができる。

なお、ＣＷレーザによる半導体膜の結晶化工程によって、大粒径領域とは別に、結晶性不良領域が形成される。その結晶性不良領域は、線状ビームの両端におけるレーザビームのエネルギーの低下した部分に形成される。従って、その結晶性不良領域は、大粒径領域を挟んで両脇に形成される。結晶性不良領域を含む部分に半導体素子を形成すると、大粒径領域に形成される半導体素子と比較して特性の劣るものが得られる。一般的なＴＦＴの作製方法は、基板上に成膜した半導体膜を照射面とし、この半導体膜にマーカーなどを形成した後、この半導体膜の半導体素子が形成される部分に結晶性不良領域が形成されないようにレーザを照射し、大粒径領域を形成するものである。従って、レーザを照射する位置を正確に決定する必要がある。これを実現するために、照射面に基準となるマーカーを設け、このマーカーをＣＣＤカメラ等で検出し、コンピュータを用いて画像処理を行うことによって照射位置の制御を行う手法が用いられている。また、このマーカーは、レーザ結晶化工程の後のフォトリソグラフィ工程において、露光位置を決定するために用いられている。

レーザアニールを産業用として用いる場合、レーザを複数用いて基板上の異なる領域を同時に照射してアニ−ルを行うとスループットが良くなる。

しかしながら、レーザを複数用い、基板上に形成された半導体膜を照射面としてレーザアニールを行う工程において、その複数のレーザによって得られるレーザ照射領域の間隔を厳密に同一にすることは難しい。

図３（Ａ）に３台の固体レーザ３０１、３０２、３０３を用いて基板３０４上の非晶質半導体膜３０５にレーザアニールを行う例を示す。固体レーザ３０１と３０２、および固体レーザ３０２と３０３の間隔であるＡとＢを全く同一にすることは困難であり、通常ではわずかに異なる。このまま固体レーザ３０１〜３０３からレーザビームを射出し、非晶質半導体膜３０５上で形成されるビームスポット３０６を相対的に走査させてアニールを行うと、２つの隣り合うレーザ照射領域３０９の間隔Ｃ及びＤも異なる。

次に、半導体膜を所望の形状に成形するためのフォトリソグラフィ工程を行う。フォトリソグラフィ工程では、基板上に形成されたマーカー３０７を基に露光を行う。つまり、露光用光源３０８は２つの隣り合うレーザ照射領域３０９の間隔Ｃ及びＤが同じであることを前提にして露光を行う。図３（Ｂ）において、点線はレーザ照射領域３０９に対応する領域であり、３１０は露光領域である。この工程で結晶化されていない領域に露光されたり、結晶化されているのに露光されない領域ができたりする。つまり、所望の領域からずれた部分に、結晶化領域が形成されるため、結晶性不良領域に半導体素子が形成されることも起こり得る。例えば結晶性不良領域にＴＦＴを形成した場合、大粒径領域に形成されたＴＦＴと比較すると、そのＴＦＴの特性は劣る。その結果、ＴＦＴ間で特性にバラツキがでるため好ましくない。

本発明は、結晶化領域と露光領域とのずれをなくし、結晶化領域、特に結晶化領域中の大粒径領域を確実に露光できるような露光装置と、この露光装置を利用した半導体装置の作製方法を提供することを課題とする。

本発明は、レーザ結晶化工程の次に行われる工程であるフォトリソグラフィ工程において、レーザ結晶化工程で得られたレーザ照射領域をマーカーとし、露光用光源の露光位置をこのレーザ照射領域中の大粒径領域に合わせ、露光を行うことを特徴とする。大粒径領域に合わせて露光用光源の位置を調節することで、大粒径領域がどこにあっても確実に露光することができる。

露光用光源による露光の開始位置を決定するにあたって、レーザ発振器によって結晶化される領域（以下、レーザ照射領域とする）に含まれる大粒径領域の位置を検出する必要がある。この検出には、レーザ照射領域に含まれる二つの領域、すなわち大粒径領域と結晶性不良領域との特性の違いを利用する。

ＣＷレーザのシングルモード（ＴＥＭ_００）における強度分布はガウス型であり、レーザビームの中央から端部に向かって強度が弱まる傾向を有している。このため、ビームスポットの端部はエネルギーが弱く、大粒径の結晶を得るには不充分である。従って、このＣＷレーザを用いて半導体膜を結晶化させると、ＣＷレーザの照射によって形成されたレーザ照射領域中には、大粒径領域と結晶性不良領域とが形成される。

図４は、図３に示したレーザ照射領域の拡大図であり、基板４００上の半導体膜４０１にレーザ照射を行った後の様子を示している。大粒径領域４０２はその表面が比較的平坦である一方、結晶性不良領域４０３の表面には半導体膜４０１の厚さと同程度の高さを有する凹凸が形成される。凹凸のある面では、凹凸によって図４に示すように光が散乱されるため、大粒径領域４０２および結晶性不良領域４０３に光を当てると、散乱光の強度が異なる。この特性を利用してレーザ照射領域の端部を検出する。また、このレーザ照射領域の端部をマーカーとして露光用光源の露光位置を決定すると、マーカーを別途形成する必要がなく、マーカー形成のための工程をなくすことができる。

例えば、基板表面の凸凹と光の損失を相関づけるために、次式が用いられている。

実際には、凹凸と平坦部を区別できる波長の光、すなわち凹凸部と平坦部とで光の損失に明らかな差があることが分かる波長の光を用いて凹凸部と平坦部の検出を行う。

本発明は以下の構成を有する。

本発明で開示する発明の一つは、光の散乱強度が異なる複数の領域を有する照射面に光を照射するための光源と、照射面からの反射光を受光するセンサと、受光した光より散乱強度を求める手段と、散乱強度よりこの複数の領域を検出する手段と、この複数の領域のうち、任意の一つの領域の位置に露光用光源を合わせて露光を行う露光用光源とを有する。

他の発明の構成は、光の散乱強度が異なる複数の領域を有する照射面に光を照射するための光源と、照射面からの反射光を受光するセンサと、受光した光より反射強度を求める手段と、反射強度よりこの複数の領域を検出する手段と、この複数の領域のうち、任意の一つの領域の位置に露光用光源を合わせて露光を行う露光用光源とを有する。

上記発明の構成において、光源から射出する光は、青色光または青色光より短い波長の光であることを特徴とする。なお、この光源はレーザまたはＬＥＤを用いることができる。

また、上記発明の構成において、光源と、センサと、露光用光源は一体となっていることを特徴とする。

上記発明の構成において、センサはＣＣＤ、フォトダイオード、フォトトランジスタ、フォトＩＣ、光電子増倍管またはＣＭＯＳセンサのいずれかの受光素子を有することを特徴とする。また、センサが有する受光素子は１つでもよいし、複数の受光素子を直線状または平面状に配置してもよい。

また、上記発明の構成において、一定周期で光を照射する手段と、この周期と同期した反射光を検出することができる手段とを有することを特徴とする。

また、上記発明の構成において、受光した反射光のデータを、二値化処理、濃淡エッジ検出処理、ソーベル処理、平均化処理、またはメジアン処理をする手段を有することを特徴とする。

他の発明の構成は、基板上の半導体膜にレーザを照射して光の散乱強度が異なる複数の領域を形成する。次に、この基板に光を照射したときに得られる反射光を受光し、受光した反射光より散乱強度を求める。次に、得られた散乱強度よりこの複数の領域を検出し、この複数の領域のうち任意の一つの領域に露光用光源を合わせて露光を行うことを特徴とする。

上記の構成において、青色光または青色光より短い波長の光を照射すると、得られる散乱強度に差が出るため、より正確に位置を特定することができる。

他の発明の構成は、基板上の半導体膜にレーザを照射して光の散乱強度が異なる複数の領域を形成する。次に、この基板に光を照射したときに得られる反射光を受光し、反射強度を測定する。次に、得られた反射強度よりこの複数の領域を検出し、この複数の領域のうち任意の一つの領域に露光用光源を合わせて露光を行うことを特徴とする。

上記の構成において、青色光または青色光より短い波長の光を照射すると、得られる反射強度に差が出るため、より正確に位置を特定することができる。

また、上記の構成において、青色光または青色光より短い波長を有するレーザまたはＬＥＤを用いてもよい。

また、上記構成において、青色光または青色光より短い波長の光を照射して光の散乱強度が異なる複数の領域を検出しながら露光用光源の位置を制御してもよい。光の散乱強度が異なる複数の領域の検出と、露光用光源の位置制御を同時に行うことによって、スループット良く露光を行うことができる。

上記の構成において、ＣＣＤ、フォトダイオード、フォトトランジスタ、フォトＩＣ、光電子増倍管、ＣＭＯＳセンサなどの受光素子を用いることができる。また、得られたデータに対して二値化処理、濃淡エッジ検出、ソーベル処理、平均化処理、またはメジアン処理などを行うことができる。

また、上記の構成において、一定周期毎に光が照射されるようにし、その周期と同期した散乱光のみを検出するようにすると、周囲の光の影響を受けず、良好に大粒径領域の検出を行うことができる。

本発明により次のような利点が得られる。第一に、大粒径領域をマーカーとしてフォトリソグラフィ工程を行うことができるので、マーカーを形成する必要がなくなる。つまり、従来は別途マーカーを形成するために必要だった工程をなくすことができる。

第二に、大粒径領域に合わせて露光用光源の露光を行うため、大粒径領域がどこにあっても確実に露光することができる。すなわち大粒径領域と露光領域とが一致するため、この領域にＴＦＴを作製することができる。そのため、それぞれのＴＦＴの特性は高く、特性のバラツキは少なくなる。

以下に本発明の実施の様態を説明する。なお、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、本実施の形態の記載内容に限定して解釈されるものではない。

本実施の形態では、検出方法としてＣＣＤを用いたカメラを用いる方法について説明する。短波長の単色光（図示せず）を半導体膜上に照射し、大粒径領域と結晶性不良領域からの散乱光をＣＣＤカメラで検出する。検出した散乱光を認識することによって、大粒径領域の位置を検出する。結晶性不良領域の表面には半導体膜の厚さと同程度の高さを有する凸部があるため照射された光は散乱し、その散乱光の強度は高い。一方、大粒径領域は結晶性不良領域と比較して平坦性が高いため散乱光の強度は低い。

図５は、表面の粗さと散乱損失の関係を示すグラフである。散乱損失（Ｌｏｓｓ）は、先に記載した式に、入射角θ、表面粗さσ、波長λを代入して求めた。照射面に対する入射角は０度である。また、結晶性不良領域の凸部は３０ｎｍ、大粒径領域の表面の凸部は５ｎｍ程度の高さを有しているため、結晶性不良領域の表面粗さは３０ｎｍ、大粒径領域の表面粗さは５ｎｍとした。

図５の横軸は波長（ｎｍ）、縦軸は散乱損失（％）である。散乱損失が高いほど散乱強度が高い。従って、図５から、結晶性不良領域は大粒径領域と比較して全体的に散乱強度が高いことがわかる。しかし、照射する波長によっては、コントラストを得ることが難しくなる。

例えば、赤色光（波長６５０〜７８０ｎｍ程度）を用いた場合には、両領域の散乱強度に大きな差がない。従って、この場合はＣＣＤカメラで結晶性不良領域と大粒径領域を検出することが難しくなる。その一方、青色光（波長４５０〜４９０ｎｍ程度）を用いると、赤色光に比べて倍以上のコントラストが得られるため、結晶性不良領域と大粒径領域の検出が可能であると考えられる。

そこで、本発明者は、半導体膜のレーザ結晶化を終えた基板に、基板に垂直な方向から白色光と青色光とを別々に照射した状態で写真を撮り、大粒径領域と結晶性不良領域との反射光強度に差が見られるか実験を行った。この結果を図２３および図２４に示す。凹凸の多い結晶性不良領域に対して垂直方向から光を当て、基板に垂直な方向に反射された光を撮影すると、基板表面で散乱されて反射光が少なくなるために暗く見え、凹凸の少ない大粒径領域では、反射光が多くなるために明るく見える。図２３は白色光を基板に対して垂直な方向から照射し、基板に垂直な方向に反射された光を撮影した写真である。図２３（Ａ）はレーザ照射領域が全面大粒径結晶になっている試料を撮影した写真であり、図２３（Ｂ）はレーザ照射領域の両端に結晶性不良領域がある試料を撮影した写真である。この場合では、レーザ照射領域の端部（結晶性不良領域）と中央部（大粒径領域）との間に、明らかなコントラスト差は見られなかったため、大粒径領域と結晶性不良領域の区別を付けることは難しいと予想される。その一方、図２４は青色光を基板に対して垂直に照射し、基板に垂直な方向に反射された光を撮影した写真である。図２４（Ａ）はレーザ照射領域が全面大粒径結晶になっている試料を撮影した写真であり、図２４（Ｂ）はレーザ照射領域の両端に結晶性不良領域がある試料を撮影した写真である。レーザ照射領域の端部（結晶性不良領域）と中央部（大粒径領域）との間に、明らかなコントラスト差が得られていることが分かる。

従って、この実験により、白色光より青色光の方が高いコントラストが得られるため、青色光を用いる方が大粒径領域と結晶性不良領域の検出が容易であることがわかる。白色光にはＲ（赤）、Ｇ（緑）、Ｂ（青）の三色が混合しているが、この三色のうち、青色では検出が可能だったことから、白色光では他の長波長が影響して検出を困難にしていると考えられる。従って、大粒径領域の検出には青色光以下の短波長を用いることが好ましいと言える。

ただし、短波長になるに伴って、微小な凹凸からの散乱強度が増加する。図５のグラフに示すように、波長が短すぎると、結晶性不良領域と大粒径領域とのコントラスト比が小さくなるため、両者の検出ができなくなる。従って、結晶性不良領域と大粒径領域とを判別可能な波長の光を用いればよい。そこで、本実施の形態では青色光を半導体膜に照射し、ＣＣＤカメラを用いて結晶性不良領域と大粒径領域とを検出する。

実際の工程の概要は図１（Ａ）、（Ｂ）に示すようになる。まず、非単結晶半導体膜１０２を形成した基板１０１を用意する。次に、非単結晶半導体膜１０２を照射面としたレーザ結晶化工程を行う。このレーザ結晶化工程ではＹＡＧレーザやＹＶＯ_４レーザなどの固体レーザを複数用いて行う。それは、効率よく結晶化を行うためである。それぞれのレーザビームのビームスポットは、照射面において線状のビームスポット１０６になるように、それぞれ光学系を用いて整形し、ビームを線状ビームスポット１０６の短辺方向に走査させてレーザアニールを行う。この工程により、複数のレーザによるレーザ照射によって形成された複数のレーザ照射領域１０３が形成される。

レーザ結晶化工程を終えた後、レジストを形成し、フォトリソグラフィ工程を行う。このフォトリソグラフィ工程の際に、露光用光源１０５の露光開始位置を決定するために、青色光をレジストの上から非単結晶半導体膜１０２に照射しながら、露光用光源１０５と一体となっているＣＣＤカメラ１０４をビームスポットの走査方向に垂直な方向の基板の端から、ビームスポットの走査方向に垂直な方向へと少しずつ移動させる。そして、非単結晶半導体膜１０２から反射された青色光をＣＣＤカメラ１０４で受光し、受光した光のデータをコンピュータなどの情報処理装置へ出力する。情報処理装置では、大粒径領域１０７と結晶性不良領域１０８での散乱光のコントラスト比が大きいことを利用して、大粒径領域１０７と結晶性不良領域１０８の位置を特定する。なお、レジストは大粒径領域１０７と結晶性不良領域１０８とを区別できる程度に青色光を透過することが可能であれば、特に材料などの制限はない。

また、図６に示す方法を用いて大粒径領域６０１と結晶性不良領域６０２の位置を検出することもできる。図６（Ａ）に示すように、Ｘ方向を散乱光測定の方向、Ｙ方向をレーザ照射方向とする。また、Ｘ方向とＹ方向とは垂直であるとする。光６０３は線状または矩形状に整形され、照射面である基板６０４に光６０３の断面方向がＹ方向と平行になるように入射し、同時刻における反射光を平面状のＣＣＤカメラ６０５で受光することによって、散乱光を測定する。ある瞬間、例えばＸ方向の座標ｘ_１におけるＹ方向の散乱光のデータは図６（Ｂ）のようになる。このＹ方向の散乱光のデータを情報処理装置で平均化することによって、座標ｘ_１における散乱強度を算出する。さらに、光６０３とＣＣＤカメラ６０５を基板６０４に対して相対的にＸ方向に移動させて、散乱光の測定を行う。このようにして得られたＸ方向のそれぞれの位置におけるＹ方向に平均化された散乱光のデータは図６（Ｃ）のようになる。

このデータより、図６（Ｃ）の（２）にあたる大粒径領域６０１と、（１）および（３）にあたる結晶性不良領域６０２とを判別することができる。この方法を用いると、光６０３をスポット状として半導体膜に入射したときの反射光をＣＣＤカメラで受光して散乱光を測定する場合より、大粒径領域６０１と結晶性不良領域６０２とを正確に判別することができる。

大粒径領域を検出した時点で露光用光源１０５及びＣＣＤカメラ１０４の移動と青色光の照射とを止め、露光用光源による露光を開始する。露光用光源１０５とＣＣＤカメラ１０４が一体となることによって、大粒径領域１０７が検出された位置から露光を開始できるので、大粒径領域１０７と結晶性不良領域１０８を確実に一致させることができる。

こうして１箇所のレーザ照射領域の露光が終了した後、隣のレーザ照射領域も同様にＣＣＤカメラ１０４と露光用光源１０５を用いて大粒径領域を検出し、露光を行う。この一連の動作を繰り返すことで、基板１０１全面の大粒径領域１０７を確実に露光することができる。

なお、本実施の形態では、散乱強度を求めて大粒径領域の位置を検出しているが、反射光の強度より大粒径領域の位置を検出しても良い。

本実施例では、別途設けたレーザを用いて大粒径領域と結晶性不良領域を検出する例を説明する。

まず、実施の形態１と同様に、基板２０１上に非単結晶半導体膜２０２を形成したものを用意する。次に、図２（Ａ）に示すように、非単結晶半導体膜２０２を照射面として、レーザを照射してレーザ照射領域２０３を形成する。

次に、レジストを形成し、フォトリソグラフィ工程を行う場所を決めるためにレーザ照射領域２０３中の大粒径領域２０４を検出する。本実施例では、レーザ２０５と光センサ２０６を用いる。なお、レジストは、大粒径領域２０４と結晶性不良領域２０７を区別できる程度にレーザ２０５を透過することができればよい。

レーザ２０５の波長は、実施の形態１で説明した通り、大粒径領域２０４と結晶性不良領域２０７を検出可能な波長であることが必要である。本実施例では、波長が３００〜４００ｎｍ程度のレーザ、例えばＸｅＣｌエキシマレーザ（３０８ｎｍ）、ＸｅＦエキシマレーザ（３５１ｎｍ）、窒素レーザ（３３７ｎｍ）等を用いることができる。また、他のレーザを用いる場合では、非線形光学素子を用いて、３００〜４００ｎｍ程度の波長の高調波に変換すれば用いることができる。また、レーザの替わりに、青色ダイオード（ガリウム窒素（４０５ｎｍ））などを用いても良い。

光センサ２０６は、非単結晶半導体膜２０２から反射される光を受光するために用いる。大粒径領域２０４と結晶性不良領域２０７とを区別するためには、受光した光量と出力の直線性が良いものを用いるとより好ましい。ここで用いる光センサ２０６として、フォトダイオード、フォトトランジスタ、フォトＩＣなどを挙げることができる。また、光センサ２０６はこれらに限らず、ＣＣＤ、ＣＭＯＳセンサ、光電子増倍管なども同様に用いることができる。

さらに、光センサ２０６の周囲の光（外乱光）を遮断することによって、より正確に大粒径領域２０４と結晶性不良領域２０７を検出することが可能になる。そこで、光センサ２０６を内蔵した光変調型光センサを用いることができる。

その使用方法は図７を用いて説明する。まず、レーザ発振器７０１から出たレーザが、規定周期毎に照射面７０２に照射されるようにする。具体的には、レーザ発振器７０１としてパルスレーザを用いる、一定周期毎に開閉するスリット７０３をレーザの光路上に設置する、などの方法を用いて、周期的に照射面７０２にレーザを照射する。図７（Ａ）では、一定周期毎に開閉するスリットを用いた例を示している。照射面７０２から反射された光は光センサ７０４で受光する。光センサ７０４は、例えば図７（Ｂ）に示す構造を持ち、フォトダイオード、フォトトランジスタ、フォトＩＣなどを用いた受光素子７０５と、照射面に照射される光の周期と同期した反射光のみを取り出すハイパスフィルタ７０６を設ける。ハイパスフィルタ７０６を通過することによって、図７（Ｃ）に示すように、外乱光７０８を含んだデータから反射光のデータのみを取り出すことができる。ここで得られた反射光のデータは、出力端子７０７から出力される。なお、図７（Ｃ）の（１）のグラフは、ハイパスフィルタ７０６を通過する前のデータの例であり、図７（２）のグラフは、ハイパスフィルタ７０６を通過した後のデータの例である。ハイパスフィルタ７０６を設けることによって、結晶性不良領域と大粒径領域の差がより明確になり、検出を容易にすることができる。

これらの手段を用い、実施の形態１に示した方法と同様に大粒径領域を検出する。本実施例では、図７（Ａ）に示すように正反射光を観測する。結晶性不良領域に光を照射すると、結晶性不良領域の表面には半導体膜の厚さと同程度の高さを有する凸部があるため、照射された光は散乱する。したがって、散乱光の強度は大きく、正反射光の強度は小さくなる。一方、大粒径領域は結晶性不良領域と比較して平坦性が高いため、大粒径領域に照射された光の多くは正反射する。そのため、散乱光の強度は小さく、正反射光の強度は大きくなる。従って、図５および図７（Ｃ）に示すように、大粒径領域と結晶性不良領域とでは散乱強度が異なる。そのため、高いコントラストが得られ、検出が可能になる。

大粒径領域を検出した後、図２に示すように、露光用の光源２０８による露光を行う。なお、実施の形態と同様に、レーザ２０５、光センサ２０６、および露光用光源２０８は一体となっている。また、図２および図７では、照射面に対して斜めからレーザを照射するようにしているが、照射の方向は斜めには限らない。照射面に対して垂直な方向からレーザを入射してもよい。

こうして、基板全面の大粒径領域を露光し、その後種々の工程を行うことによって、この領域にＴＦＴを作製することができる。

本発明を用いることによって、レーザ照射によって形成される大粒径領域に露光用光源の露光位置を合わせることができる。そのため、（１）マーカーが不要となり、マーカーの形成工程が不要となる、（２）大粒径領域に合わせて露光を行うことができるため、露光された半導体膜を用いて半導体装置を作製すると、その半導体装置の特性は高く、特性のばらつきが少なくなる。

本実施例は、実施の形態および他の実施例と自由に組み合わせることができる。なお、本実施例ではレーザを用いて大粒径領域と結晶性不良領域を検出する例を示しているが、レーザに限られるものではなく、実施の形態で用いたような青色光を用いることもできる。

また、本実施例では散乱強度を求めて大粒径領域の位置を検出しているが、反射光の強度より大粒径領域の位置を検出しても良い。

本実施例では、本発明を用いて作製したＰチャネル型ＴＦＴとＮチャネル型ＴＦＴを用いてＣＭＯＳ型トランジスタを作製する過程を、図を用いて説明する。

図８（Ａ）は、基板８００上に形成した非晶質半導体膜８０２に対して複数のレーザ照射装置を用いてレーザ照射を行った直後の状態を示している。以下では、この図における点Ａと点Ｂを結んだ点線の断面から見た作製過程を説明する。

図８（Ｂ）に示すように、絶縁表面を有する基板８００上に下地膜８０１を形成する。本実施例では、基板８００としてガラス基板を用いる。なお、ここで用いる基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板などを用いることができる。また、ＰＥＴ（ＰｏｌｙｅｔｈｙｌｅｎｅＴｅｒｅｐｈｔｈａｌａｔｅ：ポリエチレンテレフタラート）、ＰＥＳ（ＰｏｌｙｅｔｈｅｒｓｕｌＰｈｏｎｅＲｅｓｉｎ：ポリエーテルサルホン樹脂）、ＰＥＮ（ＰｏｌｙｅｔｈｙｌｅｎｅＮａｐｈｔｈａｌａｔｅ：ポリエチレンナフタレート）に代表されるプラスチックや、アクリルなどに代表される合成樹脂を原料とする基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本工程の処理に耐え得るのであれば用いることができる。

下地膜８０１は、基板８００に含まれるナトリウムなどのアルカリ金属やアルカリ土類金属が半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。このため、アルカリ金属やアルカリ土類金属の半導体中への拡散を抑えることのできる酸化珪素や窒化珪素、酸素を含む窒化珪素膜などの絶縁膜を用いて形成する。また、下地膜８０１は単層または積層構造のいずれでもよい。本実施例では、プラズマＣＶＤ法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長法）を用いて酸素を含む窒化珪素膜を１０〜４００ｎｍの膜厚になるように成膜した。

なお、基板８００として、ガラス基板またはプラスチック基板のようにアルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いている場合には、不純物の拡散を防ぐために下地膜を設けることは有効であるが、石英基板など不純物の拡散がさほど問題にならない基板を用いる場合には必ずしも下地膜８０１を設ける必要はない。

次いで、下地膜８０１上に非晶質半導体膜８０２を形成する。非晶質半導体膜８０２は、公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法など）により、２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。ここで用いる非晶質半導体膜は、珪素やシリコンゲルマニウムなどを用いることができるが、ここでは珪素を用いる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

続いて図８（Ｃ）に示すように、レーザアニール装置を用いて非晶質半導体膜８０２にレーザ８０３を照射して結晶化を行う。本実施例では、レーザ８０３として、連続発振のセラミックスＹＡＧレーザを用いる。セラミックＹＡＧのレーザ結晶に、Ｎｄ、Ｙｂなどの複数種のドーパントを添加し、多波長発振を得る。なお、このレーザの基本波の中心波長は１０３０〜１０６４ｎｍ、発振波長の半値全幅が３０ｎｍ程度である。この基本波をレーザ発振器内の非線形光学結晶によって、中心波長５１５〜５３２ｎｍ、発振波長の半値全幅が１５ｎｍ程度の第二高調波に変換し、シリンドリカルレンズ８０４で集光を行った後に照射を行う。

ここで挙げたレーザに限らず、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ_２Ｏ_３、ＫＧＷ、ＫＹＷ、Ｍｇ_２ＳｉＯ_４、ＹＬＦ、ＹＶＯ_４、またはＧｄＶＯ_４の結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒのドーパントをいずれか１つまたは複数添加したレーザ発振器等を用いることができる。発振波長域を広げるため、複数のドーパントを添加したレーザ結晶を用い、レーザ発振器とすることが好ましい。あるいは、Ｔｉ：Ｓａｐｐｈｉｒｅレーザのように、１種類のドーパントで多波長発振を可能にするレーザもある。また、レーザ８０３は、公知の非線形光学素子により高調波に変換される。なお、本実施例では、レーザ８０３は非線形光学素子により第２高調波に変換されているが、第２高調波以外の高調波であっても構わない。

以上の方法を用いることによって、走査方向に向かって連続的に成長した結晶粒が形成される大粒径領域８０５と、結晶性不良領域８０６が形成される。なお、図８（Ａ）においてレーザ照射方向はＹ方向である。つまり、図８（Ｃ）におけるレーザ照射方向は紙面に垂直な方向である。

その後、図８（Ｄ）において、レジスト８３１を形成した後、実施の形態や実施例１と同様に、レーザビームの照射によって形成された大粒径領域８０５と結晶性不良領域８０６に、青色光以下の波長を持つ光８０７をレジスト８３１の上から照射し、反射光８０８を測定することによって散乱光強度を求める。なお、光８０７はレーザ光であってもよい。なお、レジスト８３１は、大粒径領域８０５と結晶性不良領域８０６とを区別できる程度に青色光を透過させることができれば特に材料などの制限はない。この散乱光の測定結果より大粒径領域８０５の位置を検出する。露光用光源、光８０７の光源、および反射光８０８を観測するセンサが一体となっていると、測定をしながら露光用光源の位置を大粒径領域８０５に合わせることができる。

大粒径領域８０５の位置に露光用光源の位置を合わせると、大粒径領域の位置に合わせて露光を行うことができる。さらに、露光したレジスト８３１を所望の形状に成型して、この成型したレジスト８３１をマスクとしてエッチングを行うことによって、島状に半導体膜８０９を形成する（図９（Ａ））。さらに、この島状の半導体膜８０９を覆うようにゲート絶縁膜８１０を形成する（図９（Ｂ））。

ゲート絶縁膜８１０は、熱酸化法、プラズマＣＶＤ法、スパッタ法を用いることができる。ガスを切り替え例えば、熱酸化法によって得られる膜厚５ｎｍの酸化珪素膜と、ＣＶＤ法で得られる膜厚１０〜１５ｎｍの窒素を含む酸化珪素膜の積層膜を形成してもよい。また、ガスを切り替えることによって連続的に成膜を行うこともできる。

なお、ゲート絶縁膜８１０は上記の材料に限らず、（１）酸化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、またはこれらの積層膜、（２）高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）のタンタル酸化物、酸化ハフニウム（ＨｆＯ_２）、窒素添加ハフニウムシリコン酸化物（ＨｆＳｉＯＮ：Ｈａｆｎｉｕｍｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）、酸化ジリコニウム（ＺｒＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、または酸化ランタン（Ｌａ_２Ｏ_２）などの希土類酸化物を用いることができる。

次に、図９（Ｃ）に示すように、ゲート絶縁膜８１０上に導電膜を形成し、所望の形状に形成することでゲート電極８１１、８１２を形成する。その概要は以下の通りになる。まず、ゲート絶縁膜８１０上に形成する導電膜の材料は、導電性を有する膜であれば良い。その材料として、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）から選ばれた元素、またはこれらの元素を主成分とする合成材料または化合物材料を用いることができる。さらには、これらの材料の積層物を用いることもできる。本実施例では、Ｗ（タングステン）とＴａＮ（窒化タンタル）の積層膜を用いたが、Ａｌ（アルミニウム）とＭｏ（モリブデン）を用いてＭｏ、Ａｌ、Ｍｏの順に積層した導電膜や、Ｔｉ（チタン）とＡｌを用いてＴｉ、Ａｌ、Ｔｉの順に積層した導電膜を用いても良い。特に、ゲート絶縁膜８１０を先述の高誘電率物質（ｈｉｇｈ−ｋ材料）を用いて形成した場合では、上記の材料を用いてゲート電極８１１、８１２を形成すると、ゲート電極の空乏化を解消し、大量の電流を流すことができるようになるため、半導体素子の低電力化に貢献する。

そして、この導電膜をパターンするためのレジストマスクを形成する。まず、導電膜上にフォトレジストをスピンコーティング法などにより均一に塗りつけ、露光を行う。次に、フォトレジストに対して加熱処理（プリベーク）を行う。プリベークの温度は５０〜１２０℃とし、後に行われるポストベークより低い温度で行う。本実施例では、加熱温度は９０℃、加熱時間は９０秒とした。

次に、フォトレジストに現像液を滴下するか、あるいはスプレーノズルから現像液をスプレーすることによって、露光されたレジストを現像する。

その後、現像されたフォトレジストを１２５℃、１８０秒で加熱処理を行ういわゆるポストベークを行い、レジストマスク中に残っている水分などを除去し、同時に熱に対する安定性を高める。以上の工程によってレジストマスクが形成される。このレジストマスクを基に導電膜をエッチングして、ゲート電極８１１、８１２を形成する。

なお、このほかの方法として、所定の場所に材料を吐出することが可能な印刷法やインクジェット法に代表される液滴吐出法により、ゲート電極８１１、８１２を直接ゲート絶縁膜８１０上に形成してもよい。

導電性を持つ材料を溶媒に溶解または分散させることによって、導電性を持つ液状の物質を作り、これを吐出する。ここで用いることができる導電性材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、鉛（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）などの金属から少なくとも一種類、またはこれらの金属の合金を含むものである。溶媒は、酢酸ブチル、酢酸エチルなどのエステル類、イソプロピルアルコール、エチルアルコールなどのアルコール類、メチルエチルケトン、アセトンなどの有機溶剤などを用いることができる。

また、組成物の粘度は３００ｃｐ以下とする。これは、乾燥を防止し、吐出口から組成物を円滑に吐出するためである。なお、用いる溶媒や用途に合わせて組成物の粘度や表面張力は適宜調整すると良い。

そして、ゲート電極８１１またはゲート電極８１２を形成する際に用いたレジストをマスクとして用い、Ｐチャネル型ＴＦＴを形成する部分をレジスト８１３で覆い、Ｎ型不純物のヒ素（Ａｓ）やリン（Ｐ）を導入する。この操作によって、ソース領域８１４、ドレイン領域８１５が形成される（図１０（Ａ））。また、同様にしてＮチャネル型ＴＦＴを形成する部分をレジスト８１６で覆い、Ｐ型不純物であるホウ素（Ｂ）を導入することによって、ソース領域８１７、ドレイン領域８１８を形成する（図１０（Ｂ））。

その後に、ゲート電極８１１、８１２の側壁にサイドウォール８１９、８２０を形成する。例えば酸化珪素からなる絶縁膜を基板全面にＣＶＤ法にて形成する。この絶縁膜に対して異方性エッチングをすることにより、サイドウォールを形成すればよい（図１０（Ｃ））。

次に、図１０（Ｄ）に示すように、Ｐ型ＴＦＴになる部分をレジスト８２１で覆い、Ｎ型の導電性を示すイオンの導入を行い、ＬＤＤ領域８２４を形成する。なお、先程よりも高いドーズ量でＮ型の導電性を示すイオンを導入する。同様にして、図１１（Ａ）に示すように、Ｎ型ＴＦＴになる部分をレジスト８２２で覆い、Ｐ型の導電性を示すイオンの導入を行い、ＬＤＤ領域８２３を形成する。この工程においても、先程よりも高いドーズ量でＰ型の導電性を示すイオンを導入する。

以上のようにして、不純物の導入が終了したら、レーザアニール、ランプアニール、またはファーネスアニールによって処理を行い、導入した不純物の活性化と、不純物の導入による結晶格子の損傷を回復させる。

上記の工程によって、Ｐチャネル型ＴＦＴ８２５と、Ｎチャネル型ＴＦＴ８２６を同一基板上に形成することができる。

続いて、図１１（Ｂ）に示すように、それらの保護膜として、絶縁膜８２７を形成する。この絶縁膜８２７は、プラズマＣＶＤ法またはスパッタ法を用い、窒化珪素膜または酸素を含む窒化珪素膜を単層または積層構造で１００〜２００ｎｍの厚さに形成する。酸素を含む窒化珪素膜と窒素を含む酸化珪素膜を組み合わせる場合では、ガスを切り替えることによって連続成膜をすることが可能である。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの窒素を含む酸化珪素膜を形成した。絶縁膜８２７を設けることにより、酸素や空気中の水分をはじめ、各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。

次いで、さらに絶縁膜８２８を形成する。ここでは、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法またはスピンコート法によって一面に塗りつけられたポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル、シロキサン（珪素と酸素との結合（シロキサン結合）で骨格構造が構成され、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素のうち少なくとも一種が結合した構造を持つ物質）などの有機樹脂膜、無機層間絶縁膜（窒化珪素、酸化珪素などの珪素を含む絶縁膜）、ｌｏｗ−ｋ（低誘電率）材料などを用いることができる。絶縁膜８２８は、ガラス基板上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いため、平坦性に優れた膜が好ましい。

さらに、フォトリソグラフィ法を用いてゲート絶縁膜８１０、絶縁膜８２７および絶縁膜８２８をパターン加工して、ソース領域８１４、８１７、およびドレイン領域８１５、８１８に達するコンタクトホールを形成する。

次に、導電性材料を用いて導電膜を形成し、この導電膜をパターン加工することによって配線８２９を形成する。その後、保護膜として絶縁膜８３０を形成すると、図１１（Ｃ）に示すような半導体装置が完成する。

本発明の半導体装置の作製方法は、上述したＴＦＴの作製工程に限定されない。本実施例では、ＣＭＯＳ型のトランジスタを作製する過程を示しているが、Ｎ型のＴＦＴ、Ｐ型のＴＦＴ、またはこの双方を基板上に形成する際に用いることもできる。また、本実施例では順スタガ型のＴＦＴを作製しているが、これに限らず、逆スタガ型のＴＦＴを作製する際にも用いることができる。

また、レーザビームによる結晶化の前に、触媒元素を用いた結晶化工程を設けてもよい。その触媒元素としては、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などの元素を用いることができる。また、触媒元素を添加した後に加熱処理を行うことによって結晶化を促進してもよいし、加熱処理の工程を省略してもよい。さらに、加熱処理の後、その温度を保ちつつレーザ処理を行うようにしてもよい。これらの過程の後に、本発明を用いて大粒径領域の部分に良好に露光を行うことができる。

また、本発明を用いた半導体装置の作製方法は、集積回路や半導体表示装置の作製方法にも用いることができる。

本発明を用いることにより、結晶性が高い大粒径領域の部分に露光位置を合わせることが可能である。従って、本発明を用いて作製した全てのＴＦＴの特性は高く、個々のＴＦＴの特性は均一である。

また、本実施例は、実施の形態や他の実施例と自由に組み合わせることができる。

本実施例では、他の実施例で作製したＴＦＴを用いて形成した発光素子を用いた発光装置およびこの発光装置を作製する例について説明する。本実施例で説明する発光装置は、絶縁表面を有する基板に対向する基板（以下、対向基板という）側から光を取り出す構造であるが、この構造に限らず、絶縁表面を有する基板側から光を取り出す構造の発光装置や、絶縁表面を有する基板側および対向基板側の両面から光を取り出す構造の発光装置にも同様にして用いることができる。

図１２は、発光装置を示す上面図、図１３は図１２をＡ−Ａ’で切断した断面図である。１２００は基板、点線で示された１２０１はソース信号線駆動回路、１２０２は画素部、１２０３はゲート信号線駆動回路である。また、１２０４は透明な封止基板、１２０５は第１シール材であり、第１シール材１２０５で囲まれた内側は、透明な第２シール材１２０７で充填されている。なお、第１シール材１２０５には基板間隔を保持するためのギャップ材が含有されている。

なお、１２０８は、ソース信号線駆動回路１２０１及びゲート信号線駆動回路１２０３に入力される信号を伝送するための接続配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。

次に、断面構造について図１３を用いて説明する。基板１３１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１３０１と画素部１３０２が示されている。

なお、ソース信号線駆動回路１３０１はＮチャネル型ＴＦＴ１３２３とＰチャネル型ＴＦＴ１３２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。また、ポリシリコン膜を活性層とするＴＦＴの構造は特に限定されず、トップゲート型ＴＦＴであってもよいし、ボトムゲート型ＴＦＴであってもよい。

また、画素部１３０２はスイッチング用ＴＦＴ１３１１と、電流制御用ＴＦＴ１３１２とそのドレインに電気的に接続された第１の電極（陽極）１３１３を含む複数の画素により形成される。電流制御用ＴＦＴ１３１２としてはＮチャネル型ＴＦＴであってもよいし、Ｐチャネル型ＴＦＴであってもよいが、陽極と接続させる場合、Ｐチャネル型ＴＦＴとすることが好ましい。また、保持容量（図示しない）を適宜設けることが好ましい。なお、ここでは無数に配置された画素のうち、一つの画素の断面構造のみを示し、その一つの画素に２つのＴＦＴを用いた例を示したが、３つ、またはそれ以上のＴＦＴを適宜、用いてもよい。

ここでは第１の電極（陽極）１３１３がＴＦＴのドレインと直接接している構成となっているため、第１の電極（陽極）１３１３の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とすることが望ましい。第一の電極（陽極）としては、仕事関数が４．０ｅＶ以上のものを用いることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第１の電極（陽極）１３１３は、ＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、ＩＴＳＯ（酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化珪素（ＳｉＯ_２）を混合した物質）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、亜鉛（Ｚｎ）、または金属材料の窒化物（窒化チタンなど）の単層としてもよいし、３層以上の積層を用いてもよい。

また、第１の電極（陽極）１３１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１３１４が形成される。絶縁物１３１４は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物１３１４として、ポジ型の感光性アクリル樹脂膜を用いて図１３に示す形状の絶縁物を形成する。

その後の成膜を良好に行うため、絶縁物１３１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物１３１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１３１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１３１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

また、絶縁物１３１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。

次に電界発光層１３１５を形成する。電界発光層１３１５を形成する材料としては、低分子、高分子、低分子と高分子の間の性質を持つ中分子の材料がある。本実施例では、蒸着法によって電界発光層１３１５を形成するため、低分子材料を使用する。低分子材料も高分子材料も、溶媒に溶かすことでスピンコート法やインクジェット法により塗りつけることができる。また、有機材料だけではなく、無機材料との複合材料も使用することができる。

また、第１の電極（陽極）１３１３上には電界発光層１３１５を選択的に形成する。例えば真空度が０．７Ｐａ以下、好ましくは１．３×１０^−２〜１．３×１０^−４Ｐａまで真空排気された成膜室で蒸着を行う。蒸着の際、加熱により、予め有機化合物は気化されている。気化された有機化合物は蒸着され、電界発光層１３１５（第１の電極側から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）が形成される。なお、電界発光層１３１５の構成はこのような積層でなくとも良く、単層、混合層で形成されていても良い。さらに、電界発光層１３１５上には第２の電極（陰極）１３１６が形成される。

なお、第２の電極１３１６（陰極）としては、仕事関数の小さい（仕事関数３．８ｅＶ以下が目安）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちＬｉやＲｂ、Ｃｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ_２）の他、希土類金属（Ｙｂなど）を含む遷移金属を用いて形成することができる。但し、本実施例において第２の電極（陰極）は透光性を持たせるため、これらの金属、又はこれらの金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成する。

ここでは、発光が透過するように、第２の電極（陰極）１３１６として、膜厚を薄くした仕事関数の小さい金属薄膜と、透明導電膜（ＩＴＯ、ＩＺＯ、ＺｎＯ等）との積層を用いる。こうして、第１の電極（陽極）１３１３、電界発光層１３１５、及び第２の電極（陰極）１３１６からなる電界発光素子１３１８が形成される。

本実施例では、電界発光層１３１５を形成する。その内訳は、まず正孔注入層であるＣｕ−Ｐｃを厚さ２０ｎｍで形成し、次にホール輸送性の第１の発光層であるα−ＮＰＤを厚さ３０ｎｍで形成し、第２の発光層としてＣＢＰ（４，４’−Ｎ，Ｎ’−ｄｉｃａｒｂａｚｏｌ−ｂｉｐｈｅｎｙｌ）にＰｔ（ｐｐｙ）ａｃａｃを１５ｗｔ％で添加した物質を２０ｎｍの厚さで形成し、さらに電子輸送層であるＢＣＰ（２，９−ｄｉｍｅｔｈｙｌ−４，７−ｄｉｐｈｅｎｙｌ−１，１０−ｐｈｅｎａｎｔｈｒｏｌｉｎ）を３０ｎｍの厚さで積層する。なお、第２の電極（陰極）１３１６として仕事関数の小さい金属薄膜を用いているため、ここでは電子注入層（フッ化カルシウム）を用いる必要はない。

このようにして形成された電界発光素子１３１８は、白色発光を呈する。なお、ここでは、フルカラー化を実現するために着色層１３３１と遮光層（ＢＭ：ブラックマトリクス）１３３２からなるカラーフィルター（簡略化のため、ここではオーバーコート層は図示しない）を設けている。

また、電界発光素子１３１８を封止するために透明保護層１３１７を形成する。この透明保護層１３１７は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。第１の無機絶縁膜および第２の無機絶縁膜としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。これらの無絶縁膜は水分に対して高いブロッキング効果を有しているが、膜厚が厚くなると膜応力が増大して膜剥がれが生じやすい。

しかし、第１の無機絶縁膜と第２の無機絶縁膜との間に応力緩和膜を挟むことで、応力を緩和するとともに水分を吸収することができる。また、成膜時に何らかの原因で第１の無機絶縁膜に微小な穴（ピンホールなど）が形成されたとしても、応力緩和膜で埋められ、さらにその上に第２の無機絶縁膜を設けることによって、水分や酸素に対して極めて高いブロッキング効果を有する。

また、応力緩和膜としては、無機絶縁膜よりも応力が小さく、且つ、吸湿性を有する材料が好ましい。加えて、透光性を有する材料であることが望ましい。また、応力緩和膜としては、α―ＮＰＤ、ＢＣＰ、ＭＴＤＡＴＡ、Ａｌｑ_３などの有機化合物を含む材料膜を用いてもよく、これらの材料膜は、吸湿性を有し、膜厚が薄ければ、ほぼ透明である。また、ＭｇＯ、ＳｒＯ_２、ＳｒＯは吸湿性及び透光性を有し、蒸着法で薄膜を得ることができるため、応力緩和膜に用いることができる。

本実施例では、シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で成膜した膜、即ち、水分やアルカリ金属などの不純物に対してブロッキング効果の高い窒化珪素膜を第１の無機絶縁膜または第２の無機絶縁膜として用い、応力緩和膜として蒸着法によりＡｌｑ_３の薄膜を用いる。また、透明保護層に発光を通過させるため、透明保護層のトータル膜厚は、可能な限り薄くすることが好ましい。

また、電界発光素子１３１８を封止するために不活性気体雰囲気下で第１シール材１３０５、第２シール材１３０７により封止基板１３０４を貼り合わせる。なお、第１シール材１３０５、第２シール材１３０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材１３０５、第２シール材１３０７はできるだけ水分や酸素を透過しない材料であることが望ましい。

また、本実施例では封止基板１３０４を構成する材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、第１シール材１３０５、第２シール材１３０７を用いて封止基板１３０４を接着した後、さらに側面（露呈面）を覆うように第３のシール材で封止することも可能である。

以上のようにして電界発光素子１３１８を第１シール材１３０５、第２シール材１３０７に封入することにより、電界発光素子１３１８を外部から完全に遮断することができ、外部から水分や酸素といった電界発光層１３１５の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。

また、第１の電極（陽極）１３１３として透明導電膜を用いれば、基板側と対向基板側の両面から光を得ることができる発光装置を作製することもできる。

本実施例は、本発明の実施の形態または他の実施例と自由に組み合わせることができる。また、発光素子を用いた表示装置に限らず、本発明を用いて結晶化を行った半導体膜を用いて、液晶を用いた表示装置を作製することが可能である。

本発明を用いて作製した半導体素子を用いて、さまざまな半導体装置を作製することができる。本実施例では、本発明を用いて作製する半導体装置の１つの例として、ＣＰＵ（中央演算装置：ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を作製する過程と、ＴＦＴを用いた各種回路を構成する例を示す。

図１４（Ａ）は、基板１４００上に形成した非晶質半導体膜１４０２に対して複数のレーザ照射装置を用いてレーザ照射を行った後に、大粒径領域と結晶性不良領域とを判別するために青色光以下の長さの波長の光を照射し、受光素子１４０６を用いて受光している状態を示している。以下で、図１４（Ａ）の点線Ａ−Ｂの断面から見た作製過程を説明する。なお、受光素子１４０６は青色光の光源と一体となっている。

図１４（Ｂ）に示すように、絶縁表面を有する基板１４００上に下地絶縁膜１４０１を形成する。基板１４００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本作製工程における処理温度に耐え得るのであれば用いることが可能である。

下地絶縁膜１４０１は基板１４００中に含まれるＮａなどのアルカリ金属アルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。

下地絶縁膜１４０１上に非晶質半導体膜１４０２を形成する。非晶質半導体膜１４０２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。ここでは６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。

その後、図１４（Ｃ）に示すように、実施の形態や他の実施例で説明したのと同様にして、非晶質半導体膜１４０２に複数のレーザ１４０３を用いてレーザ照射を行う。この処理によって非晶質半導体膜１４０２は結晶化され、大粒径領域１４０４と結晶性不良領域１４０５が形成される。なお、レーザ照射は図１４（Ａ）におけるＹ方向に行っている。

次いで、図１４（Ｄ）に示すように、レジスト１４２２を非晶質半導体膜１４０２、大粒径領域１４０４、および結晶性不良領域１４０５上に形成する。次に、フォトリソグラフィ工程を行う場所を決めるために、青色光をレジスト１４２２の上から基板１４００に対して垂直に照射し、受光素子１４０６で反射光を測定する。得られた反射光より、表面の散乱光強度を求め、大粒径領域１４０４を検出する。なお、レジスト１４２２は、大粒径領域１４０４と結晶性不良領域１４０５を区別できる程度に青色光を透過させることができる。受光素子１４０６は、他の実施例で示したものを用いることができる。また、受光素子１４０６は青色光の光源と一体となっている。

次に、図１５（Ａ）に示すように、大粒径領域１４０４の位置を検出したら、大粒径領域１４０４の位置に露光用光源１４０７を合わせて露光を行った後に、所定の形状にレジスト１４０２を形成し、エッチングを行うことによって島状の半導体膜１４０８ａ〜１４０８ｃを得る。なお、露光用光源１４０７および受光素子１４０６が一体となっていると、測定をしながら露光用光源１４０７を大粒径領域１４０４に合わせることができる。

次いで、必要があれば、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために不純物元素（ボロンなど）を微量に添加する。

次いで、図１５（Ｂ）に示すように、島状の半導体膜１４０８ａ〜１４０８ｃを覆う絶縁膜、いわゆるゲート絶縁膜１４０９を形成する。なお、ゲート絶縁膜１４０９の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜１４０９は熱酸化法、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとしてシリコンを含む絶縁膜で形成する。

また、ゲート絶縁膜１４０９は上記の材料に限らず、（１）酸化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、またはこれらの積層膜、（２）高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）のタンタル酸化物、酸化ハフニウム（ＨｆＯ_２）、窒素添加ハフニウムシリコン酸化物（ＨｆＳｉＯＮ：ｈａｆｎｉｕｍｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）、酸化ジリコニウム（ＺｒＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、または酸化ランタン（Ｌａ_２Ｏ_２）などの希土類酸化物を用いることができる。ゲート絶縁膜１４０９を、酸素を含む窒化珪素膜と窒素を含む酸化珪素膜の積層とする場合には、ガスを切り替えて連続成膜を行っても良い。

その後、ゲート絶縁膜１４０９上にゲート電極となる第１の導電膜１４１０ａ、第２の導電膜１４１０ｂを形成する。ここではゲート電極を２層構造としたが、勿論、単層であっても３層以上の積層であってもよい。第１の導電膜１４１０ａ、第２の導電膜１４１０ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、またはこれらの元素を主成分とする合金材料もしくは化合物材料で形成すればよい。

次いで、図１５（Ｃ）に示すように、第１の導電膜１４１０ａ、第２の導電膜１４１０ｂを、エッチングするためのレジストマスク１４１１を形成する。なお、レジストマスク１４１１の端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。

次いで、図１５（Ｄ）に示すように、レジストマスク１４１１を用いて、第２の導電膜１４１０ｂを選択的にエッチングする。なお、第１の導電膜１４１０ａは、ゲート絶縁膜１４０９や島状の半導体膜１４０８ａ〜１４０８ｅがエッチングされないよう、いわゆるエッチングストッパーとして機能する。エッチングされた第２の導電膜１４１０ｂは、０．２μｍ以上１．０μｍ以下のゲート長を有する。

次いで、図１５（Ｅ）に示すように、レジストマスク１４１１を設けた状態で、第１の導電膜１４１０ａをエッチングする。このとき、ゲート絶縁膜１４０９と、第１の導電膜１４１０ａとの選択比の高い条件で第１の導電膜１４１０ａをエッチングする。この工程により、レジストマスク１４１１、第２の導電膜１４１０ｂも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が１．０μｍ以下と非常に小さいゲート電極１４１０が形成される。

次に、図１６（Ａ）に示すように、レジストマスク１４１１をＯ_２アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク１４１２を適宜形成する。ここでは、Ｐチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１２を形成する。

次いで、Ｎチャネル型ＴＦＴとなる領域に、ゲート電極１４１０をマスクとして自己整合的に不純物元素であるリン（Ｐ）を添加する。ここでは、フォスフィン（ＰＨ_３）を６０〜８０ｋｅＶでドーピングする。この工程によって、Ｎチャネル型のＴＦＴとなる領域に、不純物領域１４１３ａ、１４１３ｂが形成される。

次いで、レジストマスク１４１２を除去して、Ｎチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１４を形成する。次いで、図１６（Ｂ）に示すように、ゲート電極１４１０をマスクとして、自己整合的に不純物元素であるボロン（Ｂ）を添加する。この工程によって、Ｐチャネル型ＴＦＴとなる領域に不純物領域１４１５が形成される。

次いで、レジストマスク１４１４を除去した後、図１６（Ｃ）に示すように、ゲート電極１４１０の側面を覆う絶縁膜、いわゆるサイドウォール１４１６ａ〜１４１６ｃを形成する。サイドウォール１４１６ａ〜１４１６ｃは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜を形成した後、エッチングを行うことにより形成することができる。

次いで、Ｐチャネル型のＴＦＴ上にレジストマスク１４１７を形成し、フォスフィン（ＰＨ_３）を１５〜２５ｋｅＶでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。この工程によって、図１６（Ｄ）に示すように、サイドウォール１４１６ａ、１４１６ｃをマスクとして、自己整合的に高濃度不純物領域１４１８ａ、１４１８ｃが形成される。

次いで、レジストマスク１４１７をＯ_２アッシングやレジスト剥離液により除去する。

さらに、レーザアニール、ランプアニール、またはファーネスアニールによって処理を行い、導入した不純物の活性化と、不純物の導入による結晶格子の損傷を回復させる。また、基板を窒素雰囲気中で５５０℃に加熱することにより不純物領域の活性化を行ってもよい。

次に、図１７（Ａ）に示すように、ゲート絶縁膜１４０９およびゲート電極１４１０を覆う第１の層間絶縁膜１４１９を形成する。第１の層間絶縁膜１４１９は水素を有する無機絶縁膜、例えば窒化珪素膜を用いる。

その後、加熱処理を行い、水素化を施す。第１の層間絶縁膜１４１９に含まれる窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。

次いで、第１の層間絶縁膜１４１９を覆うように第２の層間絶縁膜１４２０を形成する。第２の層間絶縁膜１４２０は、無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン（珪素と酸素との結合（シロキサン結合）で骨格構造が構成され、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素のうち少なくとも一種が結合した構造を持つ物質）、及びそれらの積層構造を用いることができる。

次いで、ゲート絶縁膜１４０９、第１の層間絶縁膜１４１９、第２の層間絶縁膜１４２０に開口部、いわゆるコンタクトホールを形成する。そして、図１７（Ｂ）に示すように各不純物領域と接続する配線１４２１ａ〜１４２１ｃを形成する。また、必要であれば、同時にゲート電極と接続する配線も形成する。なお、これらの配線は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。加えて、これらの配線は、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。

以上のようにして、低濃度不純物領域を有するように形成するＬＤＤ構造からなり、ゲート長が１．０μｍ以下となるＮチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が１．０μｍ以下となるＰチャネル型の薄膜トランジスタが完成する。なおゲート長が１．０μｍ以下となるＴＦＴをサブミクロンＴＦＴとも表記できる。Ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。

なお本実施例において、Ｐチャネル型の薄膜トランジスタをＬＤＤ構造としてもよい。さらにＮチャネル型の薄膜トランジスタ、及びＰチャネル型の薄膜トランジスタにおいて、ＬＤＤ構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるＧＯＬＤ構造を有してもよい。

以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においてはＣＰＵを作製することができ、駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となる。

次に、本発明を用いて作製したＴＦＴを用いてガラス基板上に形成したＣＰＵのブロック図を示している。

図１８に示すＣＰＵは、基板１８００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ）１８０１、演算回路用制御回路（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）１８０２、命令解析部（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）１８０３、割り込み制御部（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）１８０４、タイミング制御部（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）１８０５、レジスタ（Ｒｅｇｉｓｔｅｒ）１８０６、レジスタ制御部（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）１８０７、バスインターフェース（ＢｕｓＩ／Ｆ）１８０８、書き換え可能なＲＯＭ１８０９、ＲＯＭインターフェース（ＲＯＭＩ／Ｆ）１８２０を主に有している。またＲＯＭ１８０９及びＲＯＭインターフェース（ＲＯＭＩ／Ｆ）１８２０は、別チップに設けても良い。

勿論、図１８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース１８０８を介してＣＰＵに入力された命令は、命令解析部１８０３に入力され、デコードされた後、演算回路用制御回路１８０２、割り込み制御部１８０４、レジスタ制御部１８０７、タイミング制御部１８０５に入力される。

演算回路用制御回路１８０２、割り込み制御部１８０４、レジスタ制御部１８０７、タイミング制御部１８０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路１８０２は、演算回路１８０１の動作を制御するための信号を生成する。また、割り込み制御部１８０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部１８０７は、レジスタ１８０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１８０６の読み出しや書き込みを行う。

また、タイミング制御部１８０５は、演算回路１８０１、演算回路用制御回路１８０２、命令解析部１８０３、割り込み制御部１８０４、レジスタ制御部１８０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部１８０５は、基準クロック信号ＣＬＫ１（１８２１）を元に、内部クロック信号ＣＬＫ２（１８２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。

本発明を用いてＣＰＵを構成するＴＦＴを形成する際に、大粒径領域に合わせて露光位置を決定し、フォトリソグラフィ工程を行うことができるため、ＴＦＴの性能は良好で、性能のばらつきが少ない。従って、このＴＦＴを集積したＣＰＵは、良好な品質で、性能のばらつきが少ないものとなる。また、フォトリソグラフィ工程に用いるためのマーカーを作製する必要がないため、より短時間でＣＰＵを作製することが可能になる。

なお、本実施例は、実施の形態や他の実施例と自由に組み合わせることができる。

本発明を用いて作製したＴＦＴを集積化したＣＰＵ、メモリ、ＩＣとして搭載したり、パネルとして用いたりすることにより、さまざまな電子機器を完成させることができる。

そのような電子機器として、デジタルビデオカメラ、デジタルカメラなどのカメラ、反射型プロジェクター、テレビ（ディスプレイ）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオ）、携帯端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍）、ゲーム機器、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｋ（ＤＶＤ）やハートディスクドライブ（ＨＤＤ）等の記録媒体に記録された情報を再生し、その画像を表示することができるディスプレイとＣＰＵを供えた機器）などを挙げることができる。

本発明を用いて作製した電子機器の一つである携帯電話を例に挙げ、図を用いて以下に説明する。

図１９は表示パネル１９０１とプリント基板１９０２を組み合わせたモジュールを示している。表示パネル１９０１は、発光素子が各画素に設けられた画素部１９０３と、第１の走査線駆動回路１９０４、第２の走査線駆動回路１９０５と、選択された画素にビデオ信号を供給する信号線駆動回路１９０６を備えている。また、表示パネルに用いる素子は、発光素子に限らず、液晶素子を用いてもよい。

プリント基板１９０２には、コントローラ１９０７、中央処理装置（ＣＰＵ）１９０８、メモリ１９０９、電源回路１９１０、音声処理回路１９１１及び送受信回路１９１２などが備えられている。プリント基板１９０２と表示パネル１９０１は、フレキシブル配線基板（ＦＰＣ）１９１３により接続されている。プリント配線基板１９１３には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズが入ったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ１９０７、音声処理回路１９１１、メモリ１９０９、ＣＰＵ１９０８、電源回路１９１０などは、ＣＯＧ（ＣｈｉｐｏｎＧｌａｓｓ）方式を用いて表示パネル１９０１に実装することもできる。ＣＯＧ方式により、プリント基板１９０２の規模を縮小することができる。

プリント基板１９０２に備えられたインターフェース（Ｉ／Ｆ）部１９１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート１９１５が、プリント基板１９０２に設けられている。

図２０は、図１９に示したモジュールのブロック図を示す。このモジュールは、メモリ１９０９としてＶＲＡＭ１９１６、ＤＲＡＭ１９１７、フラッシュメモリ１９１８などが含まれている。ＶＲＡＭ１９１６にはパネルに表示する画像のデータが、ＤＲＡＭ１９１７には画像データまたは音声データが、フラッシュメモリ１９１８には各種プログラムが記憶されている。

電源回路１９１０は、表示パネル１９０１、コントローラ１９０７、ＣＰＵ１９０８、音声処理回路１９１１、メモリ１９０９、送受信回路１９１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路１９１０に電流源が備えられている場合もある。

ＣＰＵ１９０８は、制御信号生成回路１９２０、デコーダ１９２１、レジスタ１９２２、演算回路１９２３、ＲＡＭ１９２４、ＣＰＵ１９０８用のインターフェース１９１９などを有している。インターフェース１９１９を介してＣＰＵ１９０８に入力された各種信号は、一旦レジスタ１９２２に保持された後、演算回路１９２３、デコーダ１９２１などに入力される。演算回路１９２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ１９２１に入力された信号はデコードされ、制御信号生成回路１９２０に入力される。制御信号生成回路１９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路１９２３において指定された場所、具体的にはメモリ１９０９、送受信回路１９１２、音声処理回路１９１１、コントローラ１９０７などに送る。

メモリ１９０９、送受信回路１９１２、音声処理回路１９１１、コントローラ１９０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段１９２５から入力された信号は、インターフェース部１９１４を介してプリント基板１９０２に実装されたＣＰＵ１９０８に送られる。制御信号生成回路１９２０は、ポインティングデバイスやキーボードなどの入力手段１９２５から送られてきた信号に従い、ＶＲＡＭ１９１６に格納してある画像データを所定のフォーマットに変換し、コントローラ１９０７に送付する。

コントローラ１９０７は、パネルの仕様に合わせてＣＰＵ１９０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル１９０１に供給する。またコントローラ１９０７は、電源回路１９１０から入力された電源電圧やＣＰＵ１９０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣＣｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル１９０１に供給する。

送受信回路１９１２では、アンテナ１９２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路１９１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ１９０８からの命令に従って、音声処理回路１９１１に送られる。

ＣＰＵ１９０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路１９１１において音声信号に復調され、スピーカー１９２７に送られる。またマイク１９２６から送られてきた音声信号は、音声処理回路１９１１において変調され、ＣＰＵ１９０８からの命令に従って、送受信回路１９１２に送られる。

コントローラ１９０７、ＣＰＵ１９２１、電源回路１９１０、音声処理回路１９１１、メモリ１９０９を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。

本発明を用いることによって、レーザ照射領域の大粒径領域のみに回路パターンを形成することが可能になるため、それぞれのＴＦＴ間で特性のばらつきを低減させることができる。また、露光用光源の露光位置を決めるアライメントを形成する必要がなくなるため、工程が簡略化され、作製コストを下げることができる。このＴＦＴを集積してＣＰＵ、メモリ、ＩＣとして搭載したり、パネルとして用いたりすると、品質が良好で、性能のばらつきがない電子機器を低コストで作製することができる。

また、本実施例は実施の形態および他の実施例と組み合わせて用いることが可能である。

本実施例では、本発明を用いて作製した素子の一例として、フォトＩＣおよびその作製例を説明する。説明に用いる図面は図２５〜２９である。

まず、図２５（Ａ）において、基板（第１の基板２５００）上に素子を形成する。ここでは基板２５００として、ガラス基板の一つであるＡＮ１００を用いる。

次いで、プラズマＣＶＤ法で下地絶縁膜２５０２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜を２０ｎｍ以上１５０ｎｍ以下、好ましくは３０ｎｍ以上８０ｎｍ以下の厚さで積層形成する。本実施例では、非晶質半導体膜２５０４として、水素を含む非晶質珪素膜を形成する。

下地絶縁膜２５０２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜２５０２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。

次いで、上記非晶質半導体膜２５０４を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法などにより結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）の一種として、例えば多結晶珪素膜２５０８を形成する。

本実施例では、触媒元素を用いた結晶化方法を用いて多結晶珪素膜２５０８を形成する。まず、重量換算で１０〜１００ｐｐｍのニッケルを含む溶液、例えば酢酸ニッケルの溶液をスピナーで非晶質半導体膜２５０４の一部または全面に塗りつける。また、上記のようにスピナーで塗りつける処理の代わりに、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。そのほかにも、蒸着法やプラズマ処理などを用いて添加することができる。なお、ここで用いることができる触媒元素はニッケルだけではなく、ゲルマニウム、鉄、パラジウム、スズ、鉛、コバルト、白金、銅、金なども用いることができる。非晶質半導体膜２５０４の一部または前面に塗りつけた触媒は、図２５（Ａ）の２５０６で示している。

なお、半導体膜を結晶化する際に、結晶の成長方向を基板２５００の表面に垂直な方向に制御するためには、触媒元素を含む溶液を半導体膜の全面に塗り付ければよい。また、結晶の成長方向を基板２５００の表面に平行な方向に制御するためには、触媒元素を含む溶液を半導体膜の一部に塗りつければよい。

次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行う。前者の熱処理によって、非晶質半導体膜２５０４と触媒元素が反応して、非晶質半導体膜２５０４と触媒元素が接触した面の表面および表面近傍に化合物を形成する。次の熱処理でこの化合物を核として結晶成長が起きる。結晶化温度の低温化および時短化は、触媒作用のある金属元素の作用によるものである。これらの加熱処理により、多結晶珪素膜を得ることができる。触媒元素を用いると結晶性が向上する。その結果、素子間の移動度、しきい値、およびオン電流のばらつきを抑えることができる。

次に、多結晶珪素膜２５０８表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザビームの照射を行う。

なお、非晶質半導体膜をレーザ結晶化方法で結晶化して結晶性半導体膜を得る場合、もしくは結晶構造を有する半導体膜を得た後に結晶粒内に残される欠陥を補修するためにレーザ照射を行う場合には、以下に述べるレーザ照射方法で行えばよい。

レーザ照射は、連続発振型のレーザビーム（ＣＷレーザビーム）を用いることができる。ここで用いることができるレーザビームは、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

レーザの媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。

さらに、セラミックの場合では、任意の形状の媒質を容易に形成することが可能である。セラミックを用いた媒質は、単結晶の媒質よりも大きく形成することができるため、単結晶の媒質を用いた場合よりも発振光路を長くすることができる。発振光路が長いと増幅が大きくなり、大出力で発振させることが可能である。ここで、平行六面体形状や直方体形状の媒質を用いると、発振光を媒質の内部で一直線状に進行させたり、媒質の内部で反射するようにジグザグに進行させたりすることができる。後者の方が前者より発振光路が長くなるため、より大出力で発振させることが可能になる。さらに、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。

この線状ビームを半導体膜に照射することによって、半導体膜をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫をすることがより好ましい。

なお、レーザ照射を大気中、または酸素雰囲気中で行う場合は、レーザビームの照射により表面に酸化膜が形成される。

次いで、上記レーザビームの照射により、多結晶珪素膜２５０８上に形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層２５１０を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成するが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層２５１０を形成する前にレーザビームの照射により形成された酸化膜を除去してもよい。

次に、バリア層２５１０上にスパッタ法にてゲッタリングサイトとなる希ガス元素を含む非晶質珪素膜２５１２を１０ｎｍ〜４００ｎｍ、本実施例では膜厚１００ｎｍで成膜する（図２５（Ｂ））。本実施例ではシリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。ここで形成する非晶質珪素膜２５１２は、多結晶珪素膜２５０８とエッチングの選択比を大きくするため、多結晶珪素膜２５０８よりも膜の密度が低い方がより望ましい。希ガス元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行い、触媒元素を除去（ゲッタリング）する。これにより多結晶珪素膜２５０８中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。加熱処理によって、多結晶珪素膜２５０８の触媒元素が、拡散により矢印に示すようにゲッタリング用の半導体膜、すなわち非晶質珪素膜２５１２に移動する。

次いで、バリア層２５１０をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜２５１２を選択的に除去した後、バリア層２５１０を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層２５１０をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層２５１０の形成、ゲッタリングサイト（希ガス元素を含む非晶質珪素膜２５１２）の形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

次に、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成し、さらに酸化膜上にレジストを形成し、フォトリソグラフィ工程を行う場所を決めるためにレーザ照射領域中の大粒径領域を検出する（図２５（Ｃ））。具体的には、所定の波長を持つ光源から出た光２５１４をレジスト上から半導体膜に照射し、半導体膜２５１６によって反射された光２５１８を検出器で検出する。ここで、結晶性不良領域の表面には、半導体膜の厚さと同程度の高さを有する凸部があるため、照射された光は散乱する。その結果、散乱光の強度は高く、反射光強度は弱くなる。一方、大粒径領域は、結晶性不良領域と比べて平坦性が高いため、散乱光強度は小さく、反射光強度は高くなる。この違いを利用して、２つの領域の違いを判断する。なお、レジストは大粒径領域と結晶性不良領域とを区別できる程度に光２５１４を透過することができる。

本実施例では、光源として青色発光ダイオードを用い、検出器２５１９としてＣＣＤカメラを用いる。青色発光ダイオードの波長は、大粒径領域２５２０と結晶性不良領域２５２２を検出可能な波長の３００〜４００ｎｍ程度であればよい。例えば、窒化ガリウム（ＧａＮ）やセレン化亜鉛（ＺｅＳｅ）、インジウム窒化ガリウム（ＩｎＧａＮ）などを用いた発光ダイオードを用いることができる。本実施例で用いることができる光源は青色発光ダイオードに限らず、青色発光ダイオードよりさらに短い波長で光を放出する光源を用いてもよい。例えば、紫外光を放出することが可能な発光ダイオードを用いることもできる。また、発光ダイオードだけではなく、他の実施例に示したようなレーザを用いることも可能である。

検出器２５１９として用いるＣＣＤカメラは、大粒径領域２５２０と結晶性不良領域２５２２とを受光するために用いる。この２つの領域を区別するためには、受光した光量と出力の直線性がよいものを使うことが好ましい。検出器２５１９は、ＣＣＤカメラだけではなく、他の実施例に挙げたものを用いることもできる。

これらの手段を用いて、実施の形態や他の実施例に示した方法と同様に、大粒径領域２５２０を検出する。従って、結晶性不良領域２５２２と大粒径領域２５２０を区別することが可能になる。

次いで、大粒径領域２５２０上に形成したレジストに露光を行うことによってレジストを材料とするマスクを形成する。さらに、所望の形状にエッチング処理して島状に分離された半導体膜（以下、本明細書では「島状半導体膜」という）２５２４及び２５２６を形成する（図２６（Ａ）参照）。島状半導体膜２５２４および２５２６を形成した後、レジストを材料とするマスクを除去する。

次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体膜２５２４及び２５２６の表面を洗浄した後、ゲート絶縁膜２５２８となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

次いで、ゲート絶縁膜２５２８上に金属膜を形成した後、第２のフォトマスクを用いて金属膜を所定の形状に形成する処理（パターニング）を行い、ゲート電極２５３０及び２５３２、配線２５３４及び２５３６、端子電極２５３８を形成する（図２６（Ｂ）参照）。この金属膜として、例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、ゲート電極２５３０及び２５３２、配線２５３４及び２５３６、端子電極２５３８として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物を用いることができる。例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を挙げることができる。

次いで、島状半導体膜２５２４及び２５２６への一導電型を付与する不純物の導入を行って、ＴＦＴ２５４１のソース領域またはドレイン領域２５４０、及びＴＦＴ２５４３のソース領域またはドレイン領域２５４２の形成を行う。本実施例ではｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体膜２５２４及び２５２６に導入する（図２６（Ｃ）参照）。

次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体膜２５２４、２５２６に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、あるいは炉を用いた熱処理、あるいはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜２５４４を、例えば１０ｎｍの膜厚で形成する。

次いで、第２の層間絶縁膜２５４４上に絶縁物材料から成る第３の層間絶縁膜２５４６を形成する（図２６（Ｄ）参照）。第３の層間絶縁膜２５４６はＣＶＤ法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第３の層間絶縁膜２５４６として、窒素を含む酸化珪素膜を９００ｎｍの膜厚で形成する。

次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜２５２４、２５２６を水素化する。この工程は第２の層間絶縁膜２５４４に含まれる水素により島状半導体膜２５２４、２５２６のダングリングボンドを終端させるために行うものである。ゲート絶縁膜２５２８の存在に関係なく島状半導体膜２５２４、２５２６を水素化することができる。

また第３の層間絶縁膜２５４６として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、珪素と酸素との結合（シロキサン結合）で骨格構造が構成され、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素のうち少なくとも一種が結合した構造を持つ物質である。

第３の層間絶縁膜２５４６としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜２５４４を形成後、島状半導体膜２５２４、２５２６を水素化するための熱処理を行い、次に第３の層間絶縁膜２５４６を形成することもできる。

次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜２５４４及び第３の層間絶縁膜２５４６またはゲート絶縁膜２５２８を選択的にエッチングしてコンタクトホールを形成する（図２７（Ａ））。そして、レジストからなるマスクを除去する。

なお、第３の層間絶縁膜２５４６は必要に応じて形成すればよく、第３の層間絶縁膜２５４６を形成しない場合は、第２の層間絶縁膜２５４４を形成後に第１の層間絶縁膜、第２の層間絶縁膜２５４４及びゲート絶縁膜２５２８を選択的にエッチングしてコンタクトホールを形成する。

次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線２５３５、接続電極２５４８、端子電極２５４９、ＴＦＴ２５４１のソース領域またはドレイン領域２５４０に接続する電極（以後、ソース電極またはドレイン電極と呼ぶ）２５５２、ＴＦＴ２５４３のソース領域またはドレイン領域２５４２に接続する電極（以後、ソース電極またはドレイン電極と呼ぶ）２５５４を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。

次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応しても合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線２５３４と接続する保護電極２５５０を形成する（図２７（Ａ）参照）。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極２５４８、端子電極２５３８、ＴＦＴ２５４１のソース電極またはドレイン電極２５５２、ＴＦＴ２５４３のソース電極またはドレイン電極２５５４も導電性の金属膜で覆われ、それぞれ保護電極２５５６、２５５８、２５６０、２５６２が形成される。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が保護電極２５５０、２５５６、２５５８、２５６０、および２５６２の側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。

ただし、配線２５３４、接続電極２５４８、端子電極２５３８、ＴＦＴ２５４１のソース電極またはドレイン電極２５５４、及びＴＦＴ２５４３のソース電極またはドレイン電極２５５４を、単層の導電膜で形成する場合、すなわち図２７（Ｂ）で示すように、これらの電極又は配線に代えて、配線２５６４、接続電極２５６６、端子電極２５６８、及びＴＦＴ２５４１のソース電極又はドレイン電極２５７０、及びＴＦＴ２５４３のソース電極又はドレイン電極２５７２を形成する場合は、保護電極を形成しなくてもよい。

図２７（Ｂ）のように、配線２５６４、接続電極２５６６、端子電極２５６８、及びＴＦＴ２５４１のソース電極又はドレイン電極２５７０、及びＴＦＴ２５４３のソース電極又はドレイン電極２５７２を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線２５６４、接続電極２５６６、端子電極２５６８、及びＴＦＴ２５４１のソース電極又はドレイン電極２５７０、及びＴＦＴ２５４３のソース電極又はドレイン電極２５７２を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。

次に、第３の層間絶縁膜２５４６上に、ｐ型半導体層２５７４ｐ、ｉ型半導体層２５７４ｉ及びｎ型半導体層２５７４ｎを含む光電変換層２５７４を形成する（図２７（Ｃ））。

ｐ型半導体層２５７４ｐは、１３属の不純物元素、例えばホウ素（Ｂ）を含んだアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。

また配線２５３４及び保護電極２５５０は光電変換層２５７４の最下層、本実施例ではｐ型半導体層２５７４ｐと電気的に接続されている。

また図示してはいないが、図２７（Ｂ）のように保護電極を形成せず、配線２５６４、接続電極２５６６、端子電極２５６８、及びＴＦＴ２５４１のソース電極又はドレイン電極２５７０、及びＴＦＴ２５４３のソース電極又はドレイン電極２５７２を単層の導電膜で形成した場合は、配線２５６４上に光電変換層２５７４の最下層が接することとなる。

ｐ型半導体層２５７４ｐを形成したら、さらにｉ型半導体層２５７４ｉ及びｎ型半導体層２５７４ｎを順に形成する。これによりｐ型半導体層２５７４ｐ、ｉ型半導体層２５７４ｉ及びｎ型半導体層２５７４ｎを有する光電変換層が形成される（図２７（Ｃ））。

ｉ型半導体層２５７４ｉとしては、例えばプラズマＣＶＤ法でアモルファスシリコン膜を形成すればよい。またｎ型半導体層２５７４ｎとしては、１５属の不純物元素、例えばリン（Ｐ）を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、１５属の不純物元素を導入してもよい。

またｐ型半導体層２５７４ｐ、ｉ型半導体層２５７４ｉ、ｎ型半導体層２５７４ｎとして、アモルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。

次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層２５７６を厚さ（１μｍ〜３０μｍ）で形成する。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法で形成した絶縁膜を封止層２５７６に用いることによって、密着性の向上を図っている（図２７（Ｃ））。

次いで、封止層２５７６をエッチングして開口部を設けた後、スパッタ法により端子電極２５７８及び２５８０を形成する（図２７（Ｄ））。端子電極２５７８及び２５８０は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ）膜（３００ｎｍ）と、金属膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極２５７８及び端子電極２５８０の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。

以上の工程で、半田接続が可能な端子電極２５７８及び端子電極２５８０が形成され、図２７（Ｄ）に示す構造が得られる。なお、素子形成層２５８２とは、下地絶縁膜２５０２から封止膜２５７６までを形成したものとする。

次いで、個々に切断して複数の光センサチップを切り出す。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光センサチップ（２ｍｍ×１．５ｍｍ）を製造することが可能である。

切り出した１つの光センサチップ（２ｍｍ×１．５ｍｍ）の断面図を図２８（Ａ）に示し、その下面図を図２８（Ｂ）、上面図を図２８（Ｃ）に示す。なお、図２８（Ａ）において、基板２５００と、素子形成層２５８２と、端子電極２５７８及び端子電極２５８０とを含む総膜厚は、０．８±０．０５ｍｍである。

また、光センサチップの総膜厚を薄くするために、基板２５００をＣＭＰ処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。

また、図２８（Ｂ）において、端子電極２５７８及び２５８０の一つの電極サイズは、０．６ｍｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図２８（Ｃ）において受光部２５８４の面積は、１．５７ｍｍ^２である。また、増幅回路部２５８６には、約１００個のＴＦＴが設けられている。

最後に、得られた光センサチップを基板２５８８の実装面に実装する。なお、端子電極２５７８と電極２５９０、並びに端子電極２５８０と電極２５９２との接続には、それぞれ半田２５９４及び２５９６を用い、予め基板２５００の電極２５９０及び２５９２上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリーはんだを用いて実装してもよい。以上の工程によって、図２９に示す光センサチップが完成する。光を受光するのは、矢印の部分からである。なお、図２９（Ａ）と図２９（Ｂ）の違いは、保護電極の有無である。

本実施例は、実施の形態および他の実施例と組み合わせることが可能である。

本発明を用いてＴＦＴを形成し、さらにＴＦＴを集積して薄膜集積回路装置または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。他の実施例で示した作製方法と組み合わせることより、薄膜集積回路装置や非接触型薄膜集積回路装置は、タグやメモリとして利用することができる。

第二に、大粒径領域に合わせて露光用光源の露光を行うため、大粒径領域がどこにあっても確実に露光することができる。すなわち大粒径領域と露光領域とが一致するため、この領域にＴＦＴを作製することができる。そのため、それぞれのＴＦＴの特性は高く、特性のバラツキは少なくなる。薄膜集積回路は今後需要が大きくなることが予想されるため、高い性能を持つ製品を歩留まり良く作製することが必要になる。したがって、本発明を用いることは非常に有用である。その一例を説明する。

本実施例では、無線ＩＣタグの集積回路に用いられる半導体素子として絶縁分離されたＴＦＴを用いた例を示す。しかし、無線ＩＣタグの集積回路に用いることができる半導体素子はＴＦＴだけではなく、その他の素子を用いることもできる。例えば、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを代表的に挙げることができる。これらの素子も同様に形成することができる。

以下の図を用いて、無線ＩＣタグの作製方法を説明する。実際には、一辺の長さが１メートルを超える基板に多数の半導体素子を同時に形成した後に、基板から素子群を剥離させて、個々の半導体素子に切り離し、それぞれの半導体素子ごとに封止を行うことによって無線ＩＣタグを作製する。なお、上記の方法だけではなく、一辺の長さが１メートルを超える基板の表面に多数の半導体素子を同時に形成し、この基板の裏側から基板を薄く削った後に、基板ごと個々の半導体素子に切り離してフィルムなどで封止する方法を用いることも可能である。

まず、図３０（Ａ）に示すように、基板３０００を用意する。基板３０００として、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。この他に、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）に代表されるプラスチック、アクリル等の可撓性を有する合成樹脂を用いてもよい。無線ＩＣタグの作製工程における処理温度に耐えることができる合成樹脂であれば、基板として用いることができる。

基板３０００が、以上に挙げるような材質であれば、その面積や形状に大きな制限はない。そのため、基板３０００として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は大きな優位点である。

また、上記の材料からなる基板の表面をＣＭＰ法などの研磨により薄膜化しておいても良い。例えば、ガラス基板、石英基板、または半導体基板を研磨し、これらの基板上に以下の手法を用いて半導体素子を形成しても良い。

基板３０００を準備した後、基板３０００上に絶縁膜３００２を形成する（図３０（Ａ））。絶縁膜３００２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜等の酸素又は窒素を有する絶縁膜の単層構造または積層構造で設けることができる。本実施例では、絶縁膜３００２として窒素を含む酸化珪素膜を１００ｎｍ成膜する。また、絶縁膜３００２に高密度プラズマ処理を行って、絶縁膜３００２を酸化させたり窒化させたりしてもよい。

高密度プラズマは、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。具体的には、電子密度が１０^１１〜１０^１３／ｃｍ^３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下の高密度プラズマを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低い。そのため、従来のプラズマ処理に比べると、プラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。マイクロ波を発生するアンテナから基板３０００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。

次に、剥離層３００４を形成する（図３０（Ａ））。本実施例では、プラズマＣＶＤ法でタングステンを３０ｎｍ成膜する。剥離層３００４は金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、または上記の元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、公知の手段（スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法）を用いて形成することができる。

例えば、剥離膜３００４を金属膜と金属酸化膜の積層で形成する場合には、金属膜と金属酸化膜をそれぞれスパッタ法やプラズマＣＶＤ法で設けることができる。これ以外の方法では、上述の金属膜を形成した後に、酸素雰囲気下でプラズマ処理または加熱処理を行うことによって、金属膜表面上にその金属の酸化物を設けることもできる。なお、プラズマ処理としては、高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物、酸素を含む金属窒化物、窒素を含む金属酸化物を用いてもよい。金属窒化物を形成する場合は、窒素雰囲気下で金属膜にプラズマ処理や加熱処理を行えばよい。また、酸素を含む金属窒化物または窒素を含む金属酸化物を形成する場合には、窒素と酸素を含む雰囲気下で、金属膜にプラズマ処理や加熱処理を行えばよい。成膜される膜の種類は、用いるガスの流量比によって異なる。

剥離層３００４を形成するとき、表面に酸化物、窒化物、または窒化酸化物が形成される。これらの化合物はエッチングガス、特に３フッ化塩素（ＣｌＦ_３）との反応速度が高く、簡便かつ短時間に剥離することができる。つまり、エッチングガスによって金属、金属酸化物、金属窒化物、又は金属の窒化酸化物のいずれかが除去されれば、剥離が可能である。

また、剥離層３００４の表面に酸化物、窒化物、又は窒化酸化物が形成されるときに、化学的な状態に変化が生じることがある。例えば、タングステン（Ｗ）を有する酸化膜が形成される場合、酸化タングステン（ＷＯ_ｘ（ｘ＝２〜３））は、価数に変化が生じる。その結果、物理的手段により剥離しやすい状態となる。化学的手段と物理的手段を併用すると、より簡便に、短時間で除去することができる。

なお、本実施例では剥離層３００４は絶縁膜３００２上の全面に設けているが、基板３０００上に剥離層３００４を直接設けてもよい。また、基板３０００上に直接設ける場合には、基板３０００上の全面に設けてもよいし、フォトリソグラフィを用いることによって基板３０００上の任意の位置に設けてもよい。

剥離層３００４を形成した後に、下地膜として機能する絶縁膜３００６を形成する。本実施例では、スパッタ法を用いて酸化珪素を２００ｎｍ成膜する。

次に、半導体膜３００８を形成する。半導体膜３００８としては、非晶質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜でもよい。また、半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉＧｅ）を用いるとよい。本実施例では、非晶質珪素膜を２５ｎｍ以上２００ｎｍ以下（好ましくは、３０ｎｍ以上８０ｎｍ以下）で形成する。なお、半導体膜３００８の形成後に、半導体膜３００８に含まれる水素を除去する工程を行っても良い。具体的には、５００℃で１時間加熱すればよい。

ここで、レーザ照射装置を用いて半導体膜３００８にレーザビーム３００９を照射して、半導体膜３００８の結晶化を行う。本実施例では、第２高調波のＮｄ：ＹＶＯ_４レーザを用いる。光学系を用いてこのレーザビームを集光して線状に成形し、走査速度を１０〜数１００ｃｍ／ｓｅｃとして照射する。

レーザは、連続発振型のレーザビーム（ＣＷレーザビーム）を用いることができる。ここで用いることができるレーザビームの種類は、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の濃度を高くすることができるため大幅な出力向上が期待できる。

なお、本実施例のレーザ結晶化方法に、結晶化を助長する金属元素（ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）など）を用いる結晶化方法を組み合わせると、より結晶化が良好に行われる。

次に、レーザ照射によって形成された結晶性半導体膜３０１０にＰ型の導電型を付与する不純物元素をドーピングする。ここでは、不純物元素としてホウ素（Ｂ）をドーピングする。（図３０（Ｃ））

次に、結晶性半導体膜３０１０上にレジストを形成し、本発明の露光装置を用いて、フォトリソグラフィ工程を行う場所を決めるために結晶性半導体膜３０１０の位置を特定する。その後、結晶性半導体膜３０１０の部分に露光を行い、レジストを材料とするマスクを形成する。さらにエッチング処理をして、第１の半導体膜３０１２、第２の半導体膜３０１４を形成する（図３０（Ｄ））。なお、レジストは結晶性半導体膜３０１０と結晶化されなかった半導体膜３００８を区別できる程度に青色光を透過することが可能なものを用いればよい。

次に、第１の半導体膜３０１２を覆うようにレジストマスク３０１６を形成した後、第２の半導体膜３０１４に対してｐ型の導電型を付与する不純物元素をドーピングする（図３１（Ａ））。本実施の例では、不純物元素としてボロン（Ｂ）をドーピングする。

次に、レジストマスク３０１６を除去し、第１の半導体膜３０１２、第２の半導体膜３０１４に対してプラズマ処理を行い酸化または窒化させることによって、第１の半導体膜３０１２および第２の半導体膜３０１４の表面に、第１の絶縁膜３０１８、３０２０（酸化膜または窒化膜）を形成する（図３１（Ｂ））。本実施例では、酸素を含む雰囲気中でプラズマ処理を行い、第１の半導体膜３０１２、第２の半導体膜３０１４を酸化し、第１の絶縁膜３０１８として酸化珪素（ＳｉＯｘ）を形成する。第１の絶縁膜３０１８、３０２０として窒化珪素を形成する場合には、窒素雰囲気下でプラズマ処理を行えばよい。

一般的に、ＣＶＤ法やスパッタ法により形成した酸化珪素膜または窒素を含む酸化珪素膜は、膜の内部に欠陥を含んでいるため膜質が十分でない。そのため、酸素雰囲気下中で、第１の半導体膜３０１２および第２の半導体膜３０１４にプラズマ処理を行い、表面を酸化することによって、第１の半導体膜３０１２および第２の半導体膜３０１４上に、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができる。

また、第１の半導体膜３０１２および第２の半導体膜３０１４の上方にＣＶＤ法やスパッタ法等を用いて設けられた絶縁膜を介して導電膜を設ける場合、第１の半導体膜３０１２および第２の半導体膜３０１４の端部において絶縁膜の段切れ等による被覆不良が生じ半導体膜と導電膜間でショート等が発生する恐れがある。しかし、あらかじめ第１の半導体膜３０１２および第２の半導体膜３０１４の表面に、プラズマ処理を用いて酸化または窒化をすることによって、第１の半導体膜３０１２および第２の半導体膜３０１４の端部で絶縁膜の被覆不良が発生することを抑制することができる。

次に、第１の絶縁膜３０１８及び絶縁膜３０２０を覆うように第２の絶縁膜３０２２を形成する。第２の絶縁膜３０２２の材料は、窒化珪素（ＳｉＮｘ）または酸素を含む窒化珪素膜である。ここでは、絶縁膜３０２２として窒化珪素膜を４〜２０ｎｍの厚さで形成する（図３１（Ｃ））。

次に、第２の絶縁膜３０２２に対して酸素雰囲気中でプラズマ処理を行い、第２の絶縁膜３０２２の表面を酸化させ第３の絶縁膜３０２４を形成する（図３１（Ｃ））。なお、プラズマ処理は上述した条件下で行うことができる。ここではプラズマ処理により、第２の絶縁膜３０２２の表面に第３の絶縁膜３０２４として酸化珪素膜または窒素を含む酸化珪素膜を、２〜１０ｎｍで形成される。

次に、第１の半導体膜３０１２、第２の半導体膜３０１４の上方にゲート電極として機能する導電膜３０２６、３０２８を形成する（図３１（Ｄ））。なお、ここでは導電膜３０２６、３０２８は、第１の導電膜３０２６ａ、３０２８ａと第２の導電膜３０２６ｂ、３０２８ｂとの積層構造で設けられている。ここでは、第１の導電膜３０２６ａ、３０２８ａとして窒化タンタルを用い、第２の導電膜３０２６ｂ、３０２８ｂとしてタングステンを用いて積層構造で設ける。なお、ゲート電極として用いることができる導電膜は、単層で形成しても良い。また、導電膜の材料も、上記の材料に限定されるものではなく、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された一種類の元素または複数種含む合金、若しくはこれらの元素を含む化合物を用いることができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。

次に、導電膜３０２６をマスクとして第１の半導体膜３０１２にｐ型を付与する不純物元素を導入し、導電膜３０２８をマスクとして第２の半導体膜３０１４にｎ型を付与する不純物元素を導入する。この工程によって、ソース領域およびドレイン領域を形成する。その後、導電膜３０２６、３０２８を覆う絶縁膜３０３０を形成する（図３２（Ａ））。

第１の半導体膜３０１２のソースまたはドレイン領域と電気的に接続するように絶縁膜３０３０上に導電膜３０３２を形成することによって、第１の半導体膜３０１２をチャネル形成領域として利用するｐ型の薄膜トランジスタ３０３４、第２の半導体膜３０１４をチャネル形成領域として利用するｎ型の薄膜トランジスタ３０３６を設ける（図３２（Ａ））。なお、本実施例ではトップゲート型（順スタガ型）ＴＦＴを作製する例を示したが、ボトムゲート型（逆スタガ型）ＴＦＴなどＴＦＴを作製する際にも、本発明を用いることができる。

ここで、第１の半導体膜３０１２、第２の半導体膜３０１４およびこれらの半導体膜と同時に形成される導電膜３０３２（すなわち配線）は、基板３０００の上面から見た場合に、角部が丸くなるように形成するのが好ましい。配線などの角を丸めて形成された状態について図３５に模式的に示す。

図３５（Ａ）は従来の形成方法を示した図であり、第１の配線３０５４、第２の配線３０５６、第３の配線３０５８、コンタクトホール３０６０が形成されている。これらの配線の角を形成するためには、配線の材料となる膜を形成し、この膜をエッチング処理して所望の形状に形成する手法が行われる。しかし、μｍ単位またはそれ以下の精度を持つ微細かつ複雑な配線を形成することは容易ではない。このような微細な配線を形成する際には、配線と配線の間隔も非常に細くなるため、配線の角部にゴミが発生すると不良の原因となりやすい。

図３５（Ｂ）は第１の配線３０５４、第２の配線３０５６、第３の配線３０５８や半導体膜３０６２の角を丸めて形成し、コンタクトホール３０６０を形成した状態を示した図である。図３５（Ｂ）に示すように角部を丸くすると、配線形成時に発生するゴミが配線の角部に残ることを抑制することができる。したがって、半導体装置のゴミによる不良を低減し、歩留まりを向上させることができる。

次に、導電膜３０３２を覆うように絶縁膜３０３８を形成し、この絶縁膜３０３８上にアンテナとして機能する導電膜３０４０を形成し、さらに導電膜３０４０を覆うように絶縁膜３０４２を形成する（図３２（Ｂ））。なお、ここで薄膜トランジスタ３０３４、３０３６の上方に設けられた導電膜３０３０等（点線で囲まれた領域）をまとめて素子群３０４４と記す。

絶縁膜３０３０、３０３８、３０４２は、それぞれ単層でも複数層でも良く、それぞれ同じ材料を用いて形成しても、別々の材料を用いて形成してもよい。その材料として、（１）酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜等の酸素または窒素を有する絶縁膜、（２）ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、（３）エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、およびシロキサン系材料、などを挙げることができる。

また、上記の（３）で挙げた材料は、スピンコーティング法、液滴吐出法または印刷法等を用いることによって形成することができるため、平坦化を効率的に行い、処理時間の短縮を図ることができる。さらに、絶縁膜３０３０、３０３８、３０４２にプラズマ処理を行い、酸化または窒化をさせることも可能である。

導電膜３０４０としては、銅（Ｃｕ）、アルミニウム（Ａｌ）や銀（Ａｇ）や金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、炭素（Ｃ）等の金属、上記の金属を含んだ金属化合物を１つまたは複数有する導電材料を用いることができる。

次に、素子群３０４４を避けた領域に、レーザ照射などの方法によって開口部３０４６を形成して剥離層３００４を露出させ、この開口部３０４６からエッチャントを導入することによって剥離層３００４を除去する。（図３３（Ａ））また、剥離層３００４は、全て除去してもよいし、完全に除去せずに一部残してもよい。剥離層３００４を残すことによって、エッチング剤によって剥離層３００４を除去した後であっても、基板３０００上に薄膜トランジスタ３０３４、３０３６を保持することができ、後の工程において取扱が簡便となる。エッチング剤としては、三フッ化塩素ガス等のフッ化ハロゲンまたはハロゲンを含む気体や液体を使用することができる。例えば、ＣＦ_４、ＳＦ_６、ＮＦ_３、Ｆ_２等を用いることもできる。

次に、絶縁膜３０４２に接着性を有する第１のシート材３０４８を接着させて、基板３０００から素子群３０４４を剥離させる（図３３（Ｂ））。

第１のシート材３０４８を接着する目的は、この後の工程で剥離される素子群３０４４の機械的強度を保持するためである。このため、第１のシート材３０４８の厚みは５０μｍ以上あると好ましい。第１のシート材３０４８は、可撓性のフィルムを利用することができ、少なくとも一方の面に粘着剤を有する面が設けてある。第１のシート材３０４８の一例として、ポリエステルを基材とし、接着面に粘着剤が設けてあるものを利用することができる。粘着剤としては、アクリル樹脂等を含んだ樹脂材料、または合成ゴム材料を含む材料を用いることができる。

次に、剥離させた素子群３０４４を、可撓性を有するフィルムで封止する。ここでは、第２のシート材３０５０に素子群３０４４を貼り付け、さらに、第３のシート材３０５２を用いて素子群３０４４を封止する（図３４（Ａ）、（Ｂ））。

第２のシート材３０５０、第３のシート材３０５２は、可撓性のフィルムを利用することができ、例えば、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルム等を利用することができる。また、フィルムは、熱圧着により、被処理体に加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、または最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１のシート材３０４８と第２のシート材３０５０とで素子形成層を封止する場合には、第１のシート材３０４８も同様の材料を用いればよい。

以上の工程により、記憶素子を有し、非接触でデータのやりとりが可能である半導体装置を得ることができる。また、本実施の例で示した半導体装置は、可撓性を有している。素子群３０４４を可撓性のある基板に貼り合わせると、厚さが薄く、軽く、落下しても壊れにくい半導体装置が完成する。安価な可撓性基板を用いると、安価に半導体装置を提供することができる。さらに、曲面や異形の形状を持つ物体に貼り合わせることも可能になる。さらに、基板３０００を再利用することによって、低コストで半導体装置を作製することができる。

なお、本実施例では化学的手法によって剥離層を除去するものであるが、このほかにも基板と薄膜集積素子を剥離する方法がある。例えば、剥離層にポリシリコンを用いて、第１の基板の裏側、すなわち薄膜集積素子が形成されていない側からレーザを照射することにより、ポリシリコンに含まれる水素を放出させ、空隙を生じさせて第１の基板を分離させる方法を用いることもできる。この他には、エッチング処理などを行わずに、物理的手段を用いて選択的に剥がす方法を用いることもできる。

なお、素子群３０４４が完成した段階で絶縁膜３０４２側を固定し、基板３０００をＣＭＰ法などで研磨して薄くする方法を用いることもできる。この方法を用いると、剥がした後に接着する基板を用意する必要がなくなり、剥離および貼り付けの手間を省くことができる。その結果、剥離工程において、形成した半導体素子を反らせることが無くなる。したがって、この工程で半導体素子が受けるダメージを防ぐことができる。

なお、本実施例は、他の実施例と適宜組み合わせることができる。

本発明を用いて実際に大粒径領域と結晶性不良領域との境界を検出した結果について説明する。

本実施例で用いた試料は、他の実施例と同様に、ガラス基板上に下地膜と半導体膜を成膜し、レーザ照射を行った。この試料のガラス基板側から白色光を当て、半導体膜を透過した光の像を透過型顕微鏡で確認し、ＣＣＤカメラで撮影した。

図３６（Ａ）はこのときの画像であり、画像処理は行っていない。この画像をグレースケールにした画像が図３６（Ｂ）である。グレースケールとは、画像の色情報を除き、白から黒までの明暗だけで表現する処理である。画像処理を行っていない図３６（Ａ）と、グレートーンに変換しただけの図３６（Ｂ）の場合、大粒径領域と結晶性不良領域との境界を認知しにくいことが分かる。

図３６（Ｃ）は、図３６（Ａ）を縦方向にソーベル処理を行った画像である。また、図３６（Ｄ）は、図３６（Ａ）を平均化し、メジアン処理を行い、垂直方向にソーベル処理を行い、２値化した図である。

なお、ソーベルとは、コントラストの少ないエッジを強調する処理である。また、平均化処理とは、ある１つの中心画素を含めた周囲の画素（一般的には９画素）の濃度値を平均化する処理である。平均化処理を行うとノイズ成分の影響を減少させることができるため、エッジなどの位置計測を安定化させることができる。メジアン処理とは、中心画素を含めた周囲９画素の濃度値を検出し、検出した濃度値の中間の値を中心画素の濃度値とする処理である。この処理は、画像をぼかさずにノイズ成分を除去することができる特徴を持つ。二値化処理は、各画素の明るさをそれぞれ求め、明るさがある一定の値（しきい値）より大きい場合は白、小さい場合は黒を出力する処理である。

図３６（Ｃ）のようにソーベル処理を行うことによって、結晶性不良領域と大粒径領域の境界を強調することができる。この状態でも十分であるが、境界部を強調したり、レーザビームが照射された領域に形成される結晶粒の粒界に由来するノイズを除去したりするためにさらに画像処理を行うと、エッジの検出精度をより高めることができる。図３６（Ｄ）に示すように、平均化処理やメジアン処理も行うことによって、大粒径領域と結晶性不良領域との境界だけを強調し、結晶粒界などの不必要な情報を除くことができる。

以上に示すように、得られた反射光を画像処理することにより、容易に結晶性不良領域と大粒径領域とを区別することが可能になる。

本実施例では、大粒径領域と結晶性不良領域とを検出する際に用いる光源や照明方法について説明する。

安定した画像処理を実現するには、検査内容に最適なコントラストの高い画像を得ることが必要である。そのためには、被照射体に当てる光の光源を適切に選ぶことが重要である。本発明の実施の形態では青色光、実施例１ではレーザを用いているが、本発明に用いることができる他の光源の一例として、ＬＥＤ（発光ダイオード：ＬｉｇｈｔＥｍｉｔｔｉｏｎｇＤｉｏｄｅ）を挙げることができる。ＬＥＤを用いる利点を以下に示す。

第１に、ＬＥＤの寿命は約３万時間と言われており、蛍光灯やハロゲンランプなどの他のデバイスの寿命より非常に長い。また、ＬＥＤの寿命は発光時間に依存するため、点灯時間を制御することでさらに寿命を延ばすことができる。そのため、光源の交換などで発生する費用や手間を大幅に抑えることが可能になる。第２に、蛍光灯やハロゲンランプのように、点灯と消灯を繰り返すことによる劣化がＬＥＤでは起きないことを挙げることができる。第３に、ＬＥＤは蛍光灯やハロゲンランプと比較してデバイスそのものが非常に小さいため、実装方式を変えることにより、さまざまな照射方式や照射面積を実現することができる。第４に、ＬＥＤはデバイス自体が発光素子であるため、発光機構や点灯回路が不要であり、耐衝撃性に優れ、機械的な故障不良がきわめて少ない。第５に、ＬＥＤは電気を直接光に変えるデバイスであるため、他のデバイスよりエネルギー効率が良い。

また、レーザビームを照射した後の半導体膜は、図４に示すように半導体膜の結晶状態によって表面の状態が異なる。照明を行うと、凹凸のない部分、すなわち大粒径領域の部分では正反射成分が強くなり、凹凸のある部分、すなわち結晶性不良領域では拡散反射成分が強くなる。この表面の状態の差を利用して、より簡単で、正確に大粒径領域と結晶性不良領域とを区別することができる。

図３７では、ＬＥＤを用いた照明方法の例を示す。図３７（Ａ）、（Ｂ）は、レーザビームの照射を行った半導体膜に、同じ角度から同じ明るさの光を当てている。図３７（Ａ）では、ＬＥＤを面状に配置した面照明３７０１から半導体膜３７０２に光を当てる。このとき、面照明３７０１から出た光を受光素子３７０３が直接受光しないようにする。また、半導体膜３７０２によって反射された光のうち、半導体膜３７０２による正反射光３７０４だけを受光し、拡散反射光３７０５を受光しないように受光素子３７０３を配置する。その後に正反射光３７０４の測定を行う。この方法を用いると、凹凸が少ない大粒径領域によって反射される光が多く受光されるため、大粒径領域の部分が明るく、結晶性不良領域の部分が暗い画像を得ることができる。

図３７（Ｂ）では、図３７（Ａ）と同様に、ＬＥＤを面状に配置した面照明３７１１から半導体膜３７１２に光を当てる。半導体膜３７１２によって反射された光のうち、半導体膜３７１２による拡散反射光３７１５だけを受光し、正反射光３７１４を受光しないように受光素子３７１３を配置して、拡散反射光３７１５の測定を行う。この方法を用いることにより、凹凸が多い結晶性不良領域によって反射される光が多く受光されるため、結晶性不良領域の部分が明るく、大粒径領域の部分が暗い画像を得ることができる。この照明方法は凹凸のある部分の反射光を受光するため、表面の光沢の影響を受けにくい。

これらの方法を用いて得られた画像に対して、実施例８に挙げた画像処理を行うことによって、大粒径領域と結晶性不良領域の境界をより正確に検出することができる。

ここで、より具体的な例を以下に示す。

図３８（Ａ）は正反射光を受光する例である。ＬＥＤを面状に配置した面照明３８０１から射出した光は、フライアイレンズなどの拡散板３８０２を通過することにより、均一な光となる。この光がハーフミラー３８０３によって反射され、半導体膜３８０４に垂直に入射する。表面が平坦な大粒径領域の部分で反射された光は、カメラ３８０５に対して同軸に入光する。その一方、表面に凹凸がある結晶性不良領域で反射された光は、拡散するためにカメラ３８０５に光が届かない。そのため、結晶性不良領域を暗く抽出することができ、コントラストの高い画像を得ることができる。この画像に対してさらに画像処理を行うことによって、大粒径領域と結晶性不良領域とをより明確に検出することができる。

また、拡散反射光を受光する例を説明する。図３８（Ｂ）で示した照明３８１０は、ＬＥＤ３８１１が高密度に配置され、３６０°の方向からの照明を行うことができる。このような照明を用いると影がない均一な光を半導体膜に照射することができる。

この照明を用いて大粒径領域と結晶性不良領域とを検出する。なお、図３８（Ｃ）において、図３８（Ｂ）と同じ符号は同じものを表す。照明３８１０のＬＥＤ３８１１から出た光は、半導体膜３８１２に均一に照射される。この光は半導体膜３８１２によって反射される。その反射光のうち、結晶性不良領域によって拡散された光を受光素子３８１３で検出する。受光素子３８１３を、ビームスポットの走査方向に垂直な方向の半導体膜３８１２の端から、ビームスポットの走査方向に垂直な方向３８１４へと少しずつ相対的に移動させる。そして、半導体膜３８１２から反射された光を受光素子３８１３で受光し、受光した光のデータをコンピュータなどの情報処理装置３８１５へ出力する。情報処理装置３８１５では、受光した光のデータをマッピングする。

次に、大粒径領域と結晶性不良領域を区別することができるように情報処理装置３８１５で画像処理を行う。光源をＬＥＤにするだけでも大粒径領域と結晶性不良領域を区別することは可能であるが、実施例８に挙げた画像処理も行うことによって、大粒径領域と結晶性不良領域とをより確実に区別することが可能になる。

なお、本実施例は、実施の形態や他の実施例に記載した事項と組み合わせることが可能である。

本発明を用いて作製したＴＦＴを用いて様々な電子機器を完成させることができる。その具体例を説明する。

本発明を用いることによって、レーザ照射領域の大粒径領域のみに回路パターンを形成することが可能になるため、それぞれのＴＦＴ間で特性のばらつきを低減させることができる。また、露光用光源の露光位置を決めるアライメントを形成する必要がなくなるため、工程が簡略化され、作製コストを下げることができる。従って、本発明を用いて作製したＴＦＴを用いると、品質が良好で、性能のばらつきがない電子機器を低コストで作製することができる。

図２１（Ａ）は表示装置であり、筐体２１０１、支持台２１０２、表示部２１０３、スピーカー部２１０４、ビデオ入力端子２１０５などを含む。この表示装置は、他の実施例で示した作製方法により形成したＴＦＴを駆動ＩＣや表示部２１０３などに用いることにより作製される。なお、表示装置には液晶表示装置、発光表示装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図２１（Ｂ）はコンピュータであり、筐体２１１１、表示部２１１２、キーボード２１１３、外部接続ポート２１１４、ポインティングマウス２１１５などを含む。本発明を用いて形成されたＴＦＴは、表示部２１１２の画素部だけではなく、表示用の駆動ＩＣ、本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。

また、図２１（Ｃ）は携帯電話であり、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。本発明を用いて形成されたＴＦＴは表示部２１２２の画素部やセンサ部２１２４だけではなく、表示用の駆動ＩＣ、メモリ、音声処理回路などに用いることができる。センサ部２１２４は光センサ素子を有しており、センサ部２１２４で得られる照度に合わせて表示部２１２２の輝度コントロールを行ったり、センサ部２１２４で得られる照度に合わせて操作キー２１２３の照明制御を抑えたりすることによって、携帯電話の消費電力を抑えることができる。

上記の携帯電話を初めとして、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器に、本発明を用いて形成した半導体材料を用いることもできる。例えば、ＣＰＵ、メモリ、センサなどの機能回路を形成したり、これらの電子機器の画素部や、表示用の駆動ＩＣにも適用したりすることが可能である。

また、図２１（Ｄ）、（Ｅ）はデジタルカメラである。なお、図２１（Ｅ）は、図２１（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体２１３１、表示部２１３２、レンズ２１３３、操作キー２１３４、シャッター２１３５などを有する。本発明を用いて形成されたＴＦＴは、表示部２１３２の画素部、表示部２１３２を駆動する駆動ＩＣ、メモリなどに用いることができる。

図２１（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体２１４１、表示部２１４２、筐体２１４３、外部接続ポート２１４４、リモコン受信部２１４５、受像部２１４６、バッテリー２１４７、音声入力部２１４８、操作キー２１４９、接眼部２１５０などを有する。本発明を用いて形成されたＴＦＴは、表示部２２４２の画素部、表示部２２４２を制御する駆動ＩＣ、メモリ、デジタル入力処理装置などに用いることができる。

また、本発明を用いて作製したＴＦＴを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。他の実施例で示した作製方法を用いることにより、薄膜集積回路および非接触型薄膜集積回路は、タグとしての利用やメモリとしての利用が可能である。

図２２（Ａ）は、パスポート２２０１に無線ＩＣタグ２２０２を貼り付けている状態を示している。また、パスポート２２０１に無線ＩＣタグ２２０２を埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを貼り付けることや埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、本発明を用いて形成したＴＦＴを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。

このほかに、無線ＩＣタグをメモリとして用いることも可能である。図２２（Ｂ）は、無線ＩＣタグ２２１１を野菜の包装に貼り付けるラベルに埋め込んだ例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ２２１１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ２２１１からの情報は、無線式のリーダ２２１２のアンテナ部２２１３で受信して読み取り、リーダ２２１２の表示部２２１４に表示することによって、卸売り業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。

また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。

さらに、顧客のプライバシー保護を考慮すると、以下に記す方法にすることも可能である。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。これらは、他の実施例にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。

なお、（４）の無線ＩＣタグに入力されているデータを破壊する方法をいくつか挙げることができる。例えば、（ａ）無線ＩＣタグが有する電子データの少なくとも一部に「０（オフ）」若しくは「１（オン）」、または「０」と「１」の両方を書き込んでデータのみを破壊する方法や、（ｂ）無線ＩＣタグに電流を過剰に流し、無線ＩＣタグが有する半導体素子の配線の一部を物理的に破壊する方法などを用いることができる。

以上に挙げた無線ＩＣタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、露光用光源の露光位置を決めるマーカーを形成する必要がなくなるため、工程が簡略化され、作製コストを下げることができる。また、レーザ照射領域中の大粒径領域に確実に露光を行うことができるため、どの無線ＩＣタグも品質が高く、性能のばらつきがないように製作することができる。

以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置をあらゆる分野の電子機器に用いることができる。

本発明の実施の形態を示す図である。本発明の実施の形態を示す図である。従来技術を示す図である。大粒径領域と結晶性不良領域における光の散乱と反射を説明する図である。表面の凹凸と散乱強度との関係を示す図である。本発明の実施の一様態を示す図である。本発明の実施の一様態を示す図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用して作製した表示装置の概要を説明する図である。本発明を利用して作製した表示装置の概要を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用した半導体装置の作製方法を説明する図である。本発明を利用して作製した半導体措置の概要を説明する図である。本発明を利用して作製した半導体装置の概要を説明する図である。本発明を利用して作製した半導体装置の概要を説明する図である。本発明を利用して作製した半導体装置の概要を説明する図である。本発明を利用して作製した半導体装置の概要を説明する図である。レーザを照射して結晶化させた半導体膜を有する基板に白色光を照射し、この基板を撮影した図面代用写真である。レーザを照射して結晶化させた半導体膜を有する基板に青色光を照射し、この基板を撮影した図面代用写真である。本発明を利用して作製した半導体装置の作製方法を説明する図である。本発明を利用して作製した半導体装置の作製方法を説明する図である。本発明を利用して作製した半導体装置の作製方法を説明する図である。本発明を利用して作製した半導体装置の作製方法を説明する図である。本発明を利用して作製した半導体装置を説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。本発明を利用して作製した薄膜集積回路装置の作製方法について説明する図である。受光した半導体膜の画像に画像処理を行うことを説明する図面代用写真である。半導体膜を照明する方法の例を説明する図面である。半導体膜を照明する方法の例を説明する図面である。

符号の説明

１０１基板
１０２非単結晶半導体膜
１０３レーザ照射領域
１０４ＣＣＤカメラ
１０５露光用光源
１０６ビームスポット
１０７大粒径領域
１０８結晶性不良領域
２０１基板
２０２非単結晶半導体膜
２０３レーザ照射領域
２０４大粒径領域
２０５レーザ
２０６光センサ
２０７結晶性不良領域
２０８露光用光源
３０１固体レーザ
３０２固体レーザ
３０３固体レーザ
３０４基板
３０５非晶質半導体膜
３０６ビームスポット
３０７マーカー
３０８露光用光源
３０９レーザ照射領域
３１０露光領域
４００基板
４０１半導体膜
４０２大粒径領域
４０３結晶性不良領域
６０１大粒径領域
６０２結晶性不良領域
６０３光
６０４基板
６０５ＣＣＤカメラ
７０１レーザ発振器
７０２照射面
７０３スリット
７０４光センサ
７０５受光素子
７０６ハイパスフィルタ
７０７出力端子
８００基板
８０１下地膜
８０２非晶質半導体膜
８０３レーザ
８０４シリンドリカルレンズ
８０５大粒径領域
８０６結晶性不良領域
８０７レーザ光
８０８反射光
８０９半導体膜
８１０ゲート絶縁膜
８１１ゲート電極
８１２ゲート電極
８１３レジスト
８１４ソース領域
８１５ドレイン領域
８１７ソース領域
８１８ドレイン領域
８１９サイドウォール
８２０サイドウォール
８２１レジスト
８２２レジスト
８２３ＬＤＤ領域
８２４ＬＤＤ領域
８２５Ｐチャネル型ＴＦＴ
８２６Ｎチャネル型ＴＦＴ
８２７絶縁膜
８２８絶縁膜
８２９配線
８３０絶縁膜
８３１レジスト
１２００基板
１２０１ソース信号線駆動回路
１２０２画素部
１２０３ゲート信号線駆動回路
１２０４封止基板
１２０５第１シール材
１２０７第２シール材
１２０８接続配線
１２０９ＦＰＣ
１３０１ソース信号線駆動回路
１３０２画素部
１３０４封止基板
１３０５第１シール材
１３０６接続配線
１３０７第２シール材
１３０８接続配線
１３０９ＦＰＣ
１３１０基板
１３１１スイッチング用ＴＦＴ
１３１２電流制御用ＴＦＴ
１３１３第１の電極（陽極）
１３１４絶縁物
１３１５電界発光層
１３１６第２の電極（陰極）
１３１７透明保護層
１３１８電界発光素子
１３２３Ｎチャネル型ＴＦＴ
１３２４Ｐチャネル型ＴＦＴ
１３３１着色層
１３３２遮光層
１４００基板
１４０１下地絶縁膜
１４０２非晶質半導体膜
１４０３レーザ
１４０４大粒径領域
１４０５結晶性不良領域
１４０６受光素子
１４０７露光用光源
１４０８ａ島状の半導体膜
１４０８ｂ島状の半導体膜
１４０８ｃ島状の半導体膜
１４０９ゲート絶縁膜
１４１０ａ第１の導電膜
１４１０ｂ第２の導電膜
１４１１レジストマスク
１４１２レジストマスク
１４１３ａ不純物領域
１４１３ｂ不純物領域
１４１４レジストマスク
１４１５不純物領域
１４１６ａサイドウォール
１４１６ｂサイドウォール
１４１６ｃサイドウォール
１４１７レジストマスク
１４１８ａ高濃度不純物領域
１４１８ｂ高濃度不純物領域
１４１９第１の層間絶縁膜
１４２０第２の層間絶縁膜
１４２１ａ配線
１４２１ｂ配線
１４２１ｃ配線
１８００基板
１８０１演算回路
１８０２演算回路用制御回路
１８０３命令解析部
１８０４割り込み制御部
１８０５タイミング制御部
１８０６レジスタ
１８０７レジスタ制御部
１８０８バスインターフェース
１８０９ＲＯＭ
１８２０ＲＯＭインターフェース
１８２１ＣＬＫ１
１８２２ＣＬＫ２
１９０１表示パネル
１９０２プリント基板
１９０３画素部
１９０４第１の走査線駆動回路
１９０５第２の走査線駆動回路
１９０６信号線駆動回路
１９０７コントローラ
１９０８ＣＰＵ
１９０９メモリ
１９１０電源回路
１９１１音声処理回路
１９１２送受信回路
１９１３ＦＰＣ
１９１４Ｉ／Ｆ
１９１５アンテナ用ポート
１９０１表示パネル
１９０３画素部
１９０４第１の走査線駆動回路
１９０５第２の走査線駆動回路
１９０６信号線駆動回路
１９０７コントローラ
１９０８ＣＰＵ
１９０９メモリ
１９１０電源回路
１９１１音声処理回路
１９１２送受信回路
１９１４インターフェース部
１９１６ＶＲＡＭ
１９１７ＤＲＡＭ
１９１８フラッシュメモリ
１９１９インターフェース
１９２０制御信号生成回路
１９２１デコーダ
１９２２レジスタ
１９２３演算回路
１９２４ＲＡＭ
１９２５入力手段
１９２６マイク
１９２７スピーカー
１９２８アンテナ
２１０１筐体
２１０２支持台
２１０３表示部
２１０４スピーカー部
２１０５ビデオ入力端子
２１１１筐体
２１１２表示部
２１１３キーボード
２１１４外部接続ポート
２１１５ポインティングマウス
２１２１筐体
２１２２表示部
２１２３操作キー
２１２４センサ部
２１３１筐体
２１３２表示部
２１３３レンズ
２１３４操作キー
２１３５シャッター
２１４１本体
２１４２表示部
２１４３筐体
２１４４外部接続ポート
２１４５リモコン受信部
２１４６受像部
２１４７バッテリー
２１４８音声入力部
２１４９操作キー
２１５０接眼部
２２０１パスポート
２２０２無線ＩＣタグ
２２１１無線ＩＣタグ
２２１２リーダ
２２１３アンテナ部
２２１４表示部
２５００基板
２５０２下地絶縁膜
２５０４非晶質半導体膜
２５０６触媒
２５０８多結晶珪素膜
２５１０バリア層
２５１２非晶質珪素膜
２５１４光源から出た光
２５１６半導体膜
２５１８反射された光
２５１９検出器
２５２０大粒径領域
２５２２結晶性不良領域
２５２４、２５２６島状半導体膜
２５２８ゲート絶縁膜
２５３０、２５３２ゲート電極
２５３４、２５３６配線
２５３８端子電極
２５４０、２５４２ソース領域またはドレイン領域
２５４１、２５４３ＴＦＴ
２５４４第２の層間絶縁膜
２５４６第３の層間絶縁膜
２５４８接続電極
２５５０保護電極
２５５２ＴＦＴ２５４１のＳ／Ｄ領域に接続する電極
２５５４ＴＦＴ２５４３のＳ／Ｄ領域に接続する電極
２５５６、２５５８、２５６０、２５６２保護電極
２５６４配線
２５６６接続電極
２５６８端子電極
２５７０ＴＦＴ２５４１のソース電極またはドレイン電極
２５７２ＴＦＴ２５４３のソース電極またはドレイン電極
２５７４半導体層
２５７４ｐｐ型半導体層
２５７４ｉｉ型半導体層
２５７４ｎｎ型半導体層
２５７６封止層
２５７８端子電極
２５８０端子電極
２５８２素子形成層
２５８４受光部
２５８６増幅回路部
２５８８基板
２５９０電極
２５９２電極
２５９４半田
２５９６半田
３０００基板

３７０１面照明
３７０２半導体膜
３７０３受光素子
３７０４正反射光
３７０５拡散反射光
３７１１面照明
３７１２半導体膜
３７１３受光素子
３７１４正反射光
３７１５拡散反射光
３８０１面照明
３８０２拡散板
３８０３ハーフミラー
３８０４半導体膜
３８０５カメラ
３８１０照明
３８１１ＬＥＤ
３８１２半導体膜
３８１３受光素子
３８１４ビームスポットの走査方向に垂直な方向
３８１５情報処理装置
８０００第１の基板
８００２絶縁膜
８００４剥離層
８００６絶縁膜（下地膜）
８００８半導体膜
８００９レーザ
８０１０結晶性半導体膜
８０１２第１の半導体膜
８０１４第２の半導体膜
８０１６レジストマスク
８０１８、８０２０第１の絶縁膜
８０２２第２の絶縁膜
８０２４第３の絶縁膜
８０２６導電膜
８０２６ａ第１の導電膜
８０２６ｂ第２の導電膜
８０２８導電膜
８０２８ａ第１の導電膜
８０２８ｂ第２の導電膜
８０３０絶縁膜
８０３２導電膜
８０３４ｐ型の薄膜トランジスタ
８０３６ｎ型の薄膜トランジスタ
８０３８絶縁膜
８０４０導電膜
８０４２絶縁膜
８０４４素子群
８０４６開口部
８０４８第１のシート材
８０５０第２のシート材
８０５２第３のシート材
８０５４第１の配線
８０５６第２の配線
８０５８第３の配線
８０６０コンタクトホール
８０６２半導体膜

Claims

複数の連続発振レーザを第１の半導体膜上の異なる領域に同時に照射することによって、複数の大粒径領域と複数の結晶性不良領域とを有する第２の半導体膜を形成し、
前記第２の半導体膜上にレジストを形成し、
前記レジスト上から光を照射したときに生ずる前記第２の半導体膜の散乱光の強度から、前記複数の大粒径領域のうちの一つの位置を検出し、
前記検出した前記複数の大粒径領域のうちの一つをマーカーとして用いて露光用光源の位置を調節し、
前記露光用光源を用いて前記レジストの露光を行うことを特徴とする半導体装置の作製方法。
複数の連続発振レーザを第１の半導体膜上の異なる領域に同時に照射することによって、複数の大粒径領域と複数の結晶性不良領域とを有する第２の半導体膜を形成し、
前記第２の半導体膜上にレジストを形成し、
前記レジスト上から光を照射したときに生ずる前記第２の半導体膜の散乱光を、ＣＣＤカメラを移動させながら受光して前記散乱光の強度を測定することによって、前記複数の大粒径領域のうちの一つの位置を検出し、
前記複数の大粒径領域のうちの一つの位置が検出された時点で前記ＣＣＤカメラの移動を止めるとともに、露光用光源を前記ＣＣＤカメラの位置に移動させ、
前記露光用光源を用いて前記レジストの露光を行うことを特徴とする半導体装置の作製方法。
複数の連続発振レーザを第１の半導体膜上の異なる領域に同時に照射することによって、複数の大粒径領域と複数の結晶性不良領域とを有する第２の半導体膜を形成する第１の工程を行い、
前記第２の半導体膜上にレジストを形成する第２の工程を行い、
前記レジスト上から光を照射したときに生ずる前記第２の半導体膜の反射光を、ＣＣＤカメラを移動させながら受光して散乱光の強度を測定することによって、前記複数の大粒径領域のうちの一つの位置を検出する第３の工程を行い、
前記複数の大粒径領域のうちの一つの位置が検出された時点で前記ＣＣＤカメラの移動を止めるとともに、露光用光源を前記ＣＣＤカメラの位置に移動させる第４の工程を行い、
前記露光用光源を用いて前記レジストの露光を行う第５の工程を行い、
前記第３乃至第５の工程を繰り返すことによって、前記複数の大粒径領域上の前記レジストを順次露光することを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記光は、青色光であることを特徴とする半導体装置の作製方法。