JP4847854B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置、及び、該半導体装置の製造方法に関する。

従来の半導体装置において、例えば、半導体装置の絶縁体層内に形成される位置合わせのためのアライメントマークの認識は、一般的に、アライメントマークの上面と絶縁体層の上面との段差を検出して行なう。アライメントマークの上面と絶縁体層の上面との間で段差がない或いは少ない場合には、アライメントマークが位置あわせ機能を果たさなくなるため、絶縁体層の上面に対し一定の段差を確実に備える必要がある。

所定の絶縁体層内にアライメントマークを形成する場合に、アライメントマークの絶縁体層に対する段差を確実に形成する技術として、例えば、埋め込み材料の膜厚を、アライメントマークが形成される絶縁体層の厚さより薄く、且つ、アライメントマークの最小開口距離の半分未満に設定する半導体装置の製造方法がある（例えば、特許文献１参照）。

ここで、図８は、特許文献１に記載の半導体装置の製造方法の形成手順を示す半導体装置の部分断面図である。この半導体装置の製造方法では、先ず、図８（ａ）に示すように、素子１１０が形成された半導体基板１１１の上全面に堆積された絶縁膜１１２をエッチングして、絶縁膜１１２内に埋め込み配線（コンタクトプラグ）用の溝１１３と位置合わせのためのアライメントマーク用の溝１１４を、所定の平面視パターンで掘り込み形成する（パターン形成工程）。続いて、図８（ｂ）に示すように、溝１１３及び溝１１４を含む絶縁膜１１２の上全面に、埋め込み配線の配線材料１１５を堆積する（成膜工程）。尚、配線材料１１５は、図８（ｂ）に示すように、膜厚Ｔ１５が、絶縁膜１１２の厚さＴ１２より薄く、且つ、アライメントマークの最小開口距離Ｗａの半分未満に設定されており、これによって、後述する段差部１１８の絶縁膜１１２との段差１１７が０．１μｍ以上となる。引き続き、図８（ｃ）に示すように、溝１１３及び溝１１４の内部を除く絶縁膜１１２上に堆積された配線材料１１５を、絶縁膜１１２の上面が露出するまで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）により平坦化し（研磨工程）、アライメントマーク及び埋め込み配線１１６を形成する。尚、ここでのアライメントマークは、図９に示すように、６つの長方形を各長方形の長辺同士が対向するように等間隔に配置して構成されている。これによって、アライメントマーク１２０に、絶縁膜１１２の上面に対し段差１１７を有する段差部１１８を確実に形成することができ、位置合わせの際における段差の検出をより確実に行なうことが可能になる。

尚、絶縁膜１１２の形成に先立って、半導体基板１１１上、絶縁膜１１２の下にエッチングストッパ膜を形成すれば、溝１１３及び溝１１４を形成するためのエッチングの際に、絶縁膜１１２をオーバエッチングするのを効果的に防止することができる。

特開２００３−３１４８４号公報

しかしながら、特許文献１に記載の半導体装置の製造方法では、通常の矩形のアライメントマーク１２０を形成すると、図９に示すように、研磨工程において、特に、段差部１１８の角部において、ＣＭＰの際に用いた研磨材１１９を完全に洗浄除去することが困難であり、段差部１１８内に研磨材１１９が残る場合がある。この場合には、後の製造工程において研磨材１１９が半導体装置１００を汚染して、半導体装置１００の特性の悪化、配線ショートや断線の発生、アライメントマーク１２０の段差部１１８に残存する研磨材１１９による位置検出精度の低下、若しくは、半導体装置１００の製造管理に用いる製造管理マーク内に残存する研磨材１１９による製造管理マークの誤検出等を引き起こすという問題があった。

ここで、図１０は、アライメントマーク１２０の検出をレーザによって行う場合における、研磨材１１９が残存している状態のアライメントマーク１２０と該アライメントマーク１２０の検出信号１２１を示している。図１０から分かるように、研磨材１１９が残存している状態のアライメントマーク１２０の検出信号は、研磨材１１９により検出信号が変形し、正常な位置検出が行なえなくなる可能性があるという問題があった。尚、アライメントマーク１２０の検出を、アライメントマーク１２０の画像を取得して画像解析により行なう場合についても同様に、画像解析が正常に行なえずに正常な位置検出が行なえなくなる可能性があるという問題があった。

また、絶縁体層内に形成される埋め込み配線は、例えば、絶縁体層に形成された溝内に配線材料を堆積して形成するが、配線材料は必ずしも絶縁体層の上面まで堆積されている必要がない。このため、埋め込み配線についても、材料費や配線材料の堆積処理時間等の観点から、配線材料を絶縁体層の上面まで堆積させない場合、即ち、アライメントマークの場合と同様に、埋め込み配線と絶縁体層に段差が形成されている場合がある。このように、段差部が形成される埋め込み配線についても、研磨工程において、研磨材を完全に洗浄除去することができずに段差部の内部に研磨材が残存する場合がある。このような場合においても、後の製造工程で段差部に残存する研磨材が装置内を汚染し、半導体装置の特性の悪化、配線ショートや断線の発生等を引き起こすという問題があった。

本発明は上記の問題に鑑みてなされたものであり、その目的は、アライメントマークや埋め込み配線等に形成される段差部に研磨材が残存して半導体装置の特性を悪化させるのを良好に防止することができる半導体装置を提供する点にある。また、アライメントマークや埋め込み配線の形成時に形成される段差部に研磨材が残存して半導体装置の特性を悪化させるのを良好に防止することができる半導体装置の製造方法を提供する。

上記目的を達成するための本発明に係る半導体装置は、第１材料で形成された第１材料層内に所定の第１平面視パターンで掘り込まれた溝内に、前記第１材料とは異なる第２材料の第２材料層が埋め込み形成された構造を有し、前記第２材料層上の一部または全部の前記第１平面視パターンの中央付近に、前記第１材料層の表面の高さから半導体基板側に向けて所定の段差を有する段差部が形成される半導体装置であって、前記段差部の第２平面視パターンにおける内角の角度が１８０度未満である第１角部夫々が曲線状となるように、前記第１角部夫々に対応する前記第１平面視パターンの第２角部夫々が、曲線状に形成されていることを第１の特徴とする。

上記特徴の本発明に係る半導体装置は、前記第２角部が、夫々、前記第１平面視パターンのパターン幅を長軸または短軸とする楕円弧状に形成されていることを第２の特徴とする。

上記第１の特徴の本発明に係る半導体装置は、前記第２角部が、夫々、前記第１平面視パターンのパターン幅を直径とする円弧状に形成されていることを第３の特徴とする。

上記第１の特徴の本発明に係る半導体装置は、前記第２角部が、夫々、露光装置の光源の波長λ以上の半径を有する円弧状に形成されていることを第４の特徴とする。

上記目的を達成するための本発明に係る半導体装置の製造方法は、第１材料で形成された第１材料層上に、所定の第１平面視パターンで溝を掘り込み形成するためのレジストを形成し、前記レジストをマスクとしてエッチングを行い、前記レジストを除去して前記第１材料層内に前記第１平面視パターンで掘り込まれた溝を形成するパターン形成工程と、前記第１平面視パターンで掘り込まれた溝内を含む前記第１材料層の全面に、前記第１材料とは異なる第２材料を堆積する成膜工程と、少なくとも前記第１平面視パターンで掘り込まれた溝内を除く前記第１材料層上に堆積された前記第２材料を除去して、前記第２材料の第２材料層を形成する研磨工程と、を順に実行する半導体装置の製造方法であって、前記パターン形成工程は、前記研磨工程の実行後に前記第２材料層上の一部または全部の前記第１平面視パターンの中央付近に前記第１材料層の表面の高さから半導体基板側に向けて所定の段差を有する段差部が形成される場合に、前記段差部の第２平面視パターンにおける内角の角度が１８０度未満である第１角部夫々が曲線状となるように、前記第１角部夫々に対応する前記第１平面視パターンの第２角部夫々を、曲線状に形成することを第１の特徴とする。

上記特徴の本発明に係る半導体装置の製造方法は、前記第２角部が、夫々、前記第１平面視パターンのパターン幅を長軸または短軸とする楕円弧状に形成されていることを第２の特徴とする。

上記第１の特徴の本発明に係る半導体装置の製造方法は、前記第２角部が、夫々、前記第１平面視パターンのパターン幅を直径とする円弧状に形成されていることを第３の特徴とする。

上記第１の特徴の本発明に係る半導体装置の製造方法は、前記第２角部が、夫々、露光装置の光源の波長λ以上の半径を有する円弧状に形成されていることを第４の特徴とする。

上記特徴の本発明装置または本発明装置の製造方法によれば、アライメントマークや埋め込み配線等に形成される段差部の第２平面視パターンにおける内角の角度が１８０度未満である第１角部夫々が曲線状となるように、第１角部夫々に対応する第１平面視パターンの第２角部夫々を、曲線状に構成するので、段差部が矩形状に形成されている場合に比べ、段差部内に研磨材が残存するのをより効果的に低減・防止することが可能になる。つまり、通常、特に、内角の角度が１８０度未満の段差部の角部では、研磨材の洗浄・除去が困難であることから、この角部の形状を、比較的研磨材の洗浄・除去が良好に行なえる曲線状に形成することで、上記特徴の本発明装置または本発明装置の製造方法は、研磨材が残存するのをより効果的に低減・防止することが可能になる。これによって、研磨工程の後の製造工程において、研磨材が半導体装置を汚染することによる半導体装置の特性悪化、配線ショート及び断線、アライメントマークの検出精度の低下、及び、製造管理マークの誤検出等の不具合を効果的に防止することが可能になる。

以下、本発明に係る半導体装置及びその製造方法（以下、適宜「本発明装置」、「本発明方法」と称する）の実施形態を図面に基づいて説明する。

〈第１実施形態〉
本発明装置及び本発明方法の第１実施形態について、図１〜図４を基に説明する。

先ず、本実施形態の本発明装置の構成について図１を基に説明する。ここで、図１は、本発明装置１０の概略構成を示しており、図１（ａ）は、本発明装置１０に形成されるアライメントマーク２０の平面視パターンの一例を示す（図１（ｃ）の絶縁体層１２の上面における）平面図であり、図１（ｂ）は、図１（ａ）に示すアライメントマーク２０の部分拡大図であり、図１（ｃ）は、図１（ａ）に示すアライメントマーク２０部分の本発明装置１０の部分断面図である。

本発明装置１０は、図１に示すように、第１材料の一例としての絶縁体で形成された絶縁体層１２内に所定の第１平面視パターン２１で掘り込まれた溝内に、第１材料とは異なる第２材料１５の第２材料層１５’が埋め込み形成された構造を有し、第２材料層１５’上の一部または全部の第１平面視パターン２１の中央付近に、絶縁体層１２の表面の高さから半導体基板１１側に向けて所定の段差Ｔを有する段差部１６が形成されている。更に、本発明装置１０は、図２に示すように、段差部１６の第２平面視パターン２２における内角の角度が１８０度未満である角部２２ａ（第１角部に相当）夫々が曲線状となるように、角部２２ａ夫々に対応する第１平面視パターン２１の角部２１ａ（第２角部に相当）夫々が、曲線状に形成されている。

より詳細には、本実施形態の絶縁体層１２は、半導体基板１１側から順に、厚さ５０ｎｍのＰ−ＳｉＮ膜、厚さ１４５０ｎｍのＢＰＳＧ膜、及び、厚さ６０ｎｍのＰ−ＳｉＯＮ膜を堆積した３層構造で構成されている。

また、本実施形態で形成するアライメントマーク２０は、第１平面視パターン２１が、図１（ａ）に示すように、幅６０００ｎｍ×長さ５００００ｎｍで角部が曲線状に形成された長方形の６つを、各長方形の長辺同士が対向するように等間隔に配置して構成されている。より詳しくは、アライメントマーク２０を構成する、角部が曲線状に形成された長方形の夫々は、図１（ｂ）に示すように、第１平面視パターン２１の端部（角部２１ａ）が、長方形の短辺の長さである溝幅Ｗ（第１平面視パターンのパターン幅Ｗ）の１／２を半径Ｒとする半円状に形成されている。これによって、第２平面視パターン２２の端部（角部２２ａ）が半円状に形成されることとなる。

更に、本実施形態において、段差部１６が形成されない通常の埋め込み配線の一例としてのコンタクトプラグは、第１平面視パターン２１が、半径１００ｎｍの円形に形成されている。

次に、本発明方法について図２を基に説明する。ここで、図２は、本発明方法の各処理工程における半導体装置１０の部分断面図である。

先ず、図２（ａ）に示すように、フォトリソグラフィ技術により、埋め込みパターンを形成するためのマスクパターンを用い、半導体基板１１上の絶縁体で形成された絶縁体層１２上に、第１平面視パターンで埋め込み配線及びアライメントマーク２０の溝１４を掘り込み形成するためのレジスト１３を形成する。更に、図２（ｂ）に示すように、レジスト１３をマスクとして絶縁体層１２をエッチングして、絶縁体層１２内に第１平面視パターン２１で掘り込まれた厚さＴ２の溝１４を形成し、レジスト１３を除去する（パターン形成工程）。尚、図２（ｂ）において、溝１４ａは、図１に示すアライメントマーク２０等の比較的配線幅が広く段差部１６が形成される第１平面視パターン２１の溝を示しており、溝１４ｂは、コンタクトプラグ等、段差部１６が形成されない通常の埋め込み配線が形成される溝を示している。

ここで、図１及び図２に示すように、アライメントマーク２０や比較的配線幅が広い埋め込み配線等に対応する溝１４の第１平面視パターン、即ち、後述する研磨工程の実行後に段差部１６が形成される配線層１５’の第２平面視パターンに対応する溝１４の第１平面視パターン２１については、段差部１６の第２平面視パターン２２における内角の角度が１８０度未満である角部２２ａ夫々が曲線状となるように、角部２２ａ夫々に対応する第１平面視パターン２１の角部２１ａ夫々を、曲線状に形成する。ここでは、アライメントマーク２０や比較的配線幅が広い埋め込み配線の端部を、パターン幅Ｗの１／２を半径Ｒとする半円状に形成する。

続いて、図２（ｃ）に示すように、埋め込み配線の金属材料である配線材料１５を、例えば、スパッタリング、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、メッキ、または、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等を用い、第１平面視パターンで掘り込まれた溝１４を含む絶縁体層１２の全面に、厚さＴ４で堆積する（成膜工程）。尚、アライメントマーク２０等の絶縁体層１２に対する段差を確実に形成する必要があるパターンの溝１４については、絶縁体層１２に対する段差を確実に形成するため、配線材料１５の堆積厚Ｔ４は、Ｗｃ／２より薄く設定されていることが条件となる。ここで、Ｗｃは、本実施形態では、アライメントマーク２０等の絶縁体層１２に対する段差を確実に形成する必要があるパターンの最小開口距離である。更に、堆積厚Ｔ４は、アライメントマーク２０において段差を確実に形成するために、溝１４の厚さＴ２より薄く設定されている必要がある。つまり、堆積厚Ｔ４は、厚さＴ２とＷｃ／２の何れか小さい方Ｍｉｎ（Ｔ２、Ｗｃ／２）より薄く設定されている必要がある。また、段差部１６が形成されない通常の埋め込み配線が形成される溝１４ｂについては、デバイス上の要求から内部を完全に配線材料１５で埋め込む必要があるため、配線材料１５の堆積厚Ｔ４は、Ｗｂ／２以上に設定されていることが条件となる。ここで、Ｗｂは、配線材料１５で完全に埋め込む必要がある微細なパターンの内、最小開口距離が最大となるパターンの最小開口距離である。従って、本発明装置１０において、配線材料１５の堆積厚Ｔ４は、２×Ｗｂ≦Ｔ４＜Ｍｉｎ（Ｔ２、Ｗｃ／２）の条件を満たす必要がある。本実施形態では、具体的には、堆積厚２５０ｎｍで配線材料１５としてのタングステン膜を堆積する。

引き続き、図２（ｄ）に示すように、ＣＭＰ（化学機械研磨）により、絶縁体層１２の上面が露出するまで配線材料１５を研磨・平坦化することにより、少なくとも第１平面視パターン２１で掘り込まれた溝１４内を除く絶縁体層１２上に堆積された配線材料１５を除去して、配線材料１５の配線層１５'を形成する（研磨工程）。配線材料１５の研磨・平坦化により配線層１５’を形成した後、ここでは、更に、アンモニア加水／塩酸／水洗による洗浄を行う。

ここで、図３は、従来技術に係る半導体装置（アライメントマークが矩形である場合）及び本発明装置１０（アライメントマークの端部を半円状に形成した場合）において、研磨工程における洗浄後の研磨材の残存個数を、欠陥検出数として欠陥検出装置によりカウントした結果を夫々示している。図３から分かるように、アライメントパターンが矩形である従来技術に係る半導体装置では、研磨工程後の研磨材の残存数が１４０００カウント以上であるのに対し、アライメントマーク２０の端部を半円状に形成した本発明装置１０では、研磨工程後の研磨材の残存数がほとんどカウントされない。従って、本発明装置１０では、従来技術に係る半導体装置に比べ、研磨工程後に段差部内に残存する研磨材のカウント数を飛躍的に低減することができるといえる。

ここで、図４は、本実施形態の本発明装置１０のアライメントマーク２０をレーザによって検出した場合における、アライメントマークの第２平面視パターン２２とその検出信号を示している。図４から分かるように、本発明装置１０のアライメントマーク２０内には研磨材がほぼカウントされないことから、検出信号が変形することなく、良好に位置検出が行なえるといえる。

従って、本発明装置１０は、アライメントマーク２０や比較的配線幅の広い埋め込み配線等、段差部１６が形成される埋め込みパターンの第１平面視パターン２１の端部（角部）を、円弧状に形成しているため、段差部１６の第２平面視パターン２２の端部が円弧状に形成される。段差部１６の第２平面視パターン２２の端部が円弧状に形成されていることから、研磨工程における研磨材の洗浄除去効率が高くなり、段差部１６内の研磨材を良好に除去することが可能になる。これによって、本発明装置１０は、研磨材が半導体装置１０を汚染することによる半導体装置１０の特性悪化、配線ショート及び断線、アライメントマーク２０の検出精度の低下、及び、製造管理マークの誤検出等の不具合を効果的に低減することが可能になる。

〈第２実施形態〉
本発明装置及び本発明方法の第２実施形態について、図５を基に説明する。本実施形態では、上記第１実施形態とは、第１平面視パターンの角部の形状が異なる場合について説明する。

ここで、図５は、アライメントマーク２０や比較的配線幅が広く段差部が形成される埋め込み配線の第１平面視パターンの一例を示している。本実施形態の本発明装置は、図５に示すように、アライメントマーク２０や比較的配線幅が広く段差部が形成される埋め込み配線について、段差部１６の第２平面視パターンにおける内角の角度が１８０度未満である角部に対応する第１平面視パターンの角部２１ａを、夫々、第１平面視パターンのパターン幅Ｗを短軸直径とする楕円弧状に、即ち、第１平面視パターンのパターン幅Ｗの１／２を短軸半径ＲＳとする楕円弧状に形成されている。尚、図５では、パターン幅Ｗを短軸とする楕円弧状に形成する場合について示したが、パターン幅Ｗを長軸とする楕円弧状に形成しても良い。

〈第３実施形態〉
本発明装置及び本発明方法の第３実施形態について、図６を基に説明する。本実施形態では、上記第２実施形態とは、第１平面視パターンの角部の形状が異なる場合について説明する。

ここで、図６は、アライメントマーク２０や比較的配線幅が広く段差部が形成される埋め込み配線の第１平面視パターンの一例を示している。本実施形態の本発明装置は、図６に示すように、図１に示すアライメントマーク２０や比較的配線幅が広く段差部が形成される埋め込み配線について、段差部１６の第２平面視パターンにおける内角の角度が１８０度未満である角部に対応する第１平面視パターンの角部２１ａを、夫々、半径Ｒの値が第１平面視パターンのパターン幅Ｗの半分未満に設定された円弧状に形成している。

更に、本実施形態では、角部の半径Ｒの値は、露光装置の波長λ以上の値に設定している。これは、パターン形成工程（フォトリソグラフィ）で用いる露光装置の解像力の限界から、埋め込みパターンの角部が自然に曲線状に形成される範囲を除外しているものである。具体的には、パターン形成工程においてＫｒＦ光源を用いる露光装置を使用する場合、半径Ｒは、２５０ｎｍ以上、Ｗ／２以下に設定される。

〈第４実施形態〉
本発明装置及び本発明方法の第４実施形態について、図７を基に説明する。本実施形態では、上記第１〜第３実施形態とは、第１平面視パターンの角部の形状が異なる場合について説明する。

ここで、図７は、アライメントマークや比較的配線幅が広く研磨工程後に段差部が形成される埋め込み配線等の埋め込みパターンにおいて、該埋め込みパターンの屈折部分の第１平面視パターンの一例を示している。本実施形態の本発明装置は、図７に示すように、ほぼＬ字型に形成されている埋め込みパターンについて、段差部１６の第２平面視パターンにおける内角の角度が１８０度未満である角部に対応する第１平面視パターンの角部２１ａを、露光装置の光源の波長λ以上の半径Ｒを有する円弧状に形成している。尚、本実施形態において、角部の半径Ｒを露光装置の波長λ以上の値に設定しているのは、上記第３実施形態と同様に、パターン形成工程で用いる露光装置の解像力の限界に応じたものである。

尚、図７に示す埋め込みパターンの場合、通常では、図７に示すように、第１平面視パターンのパターン幅Ｗに｛１／（１−２^−０．５）｝を積算した値が幾何学的臨界値となるが、角部２１ａの半径Ｒを大きく設定するほど角部２１ａの近傍におけるパターン幅が狭くなることから、半径Ｒの設定によっては、例えば、研磨工程後に形成される角部２１ａ近傍の段差部１６が細くなり途切れる等することが考えられる。この場合には、段差部１６が途切れた部分に、新たに、段差部１６の第２平面視パターンにおいて内角の角度が１８０度未満である角部が形成されてしまう可能性がある。このため、角部２１ａの半径Ｒの値をパターン幅Ｗが確保できる値に設定する、または、角部２１ａに対向する角部の形状をパターン幅Ｗが確保できるように変更する等の対応を行なうことが望ましい。

具体的には、パターン形成工程においてＫｒＦ光源を用いる露光装置を使用する場合において、第１平面視パターンのパターン幅Ｗが１０００ｎｍの場合、角部２１ａは、半径Ｒが、２５０ｎｍ以上、３４００ｎｍ以下に設定された円弧状に形成される。

〈別実施形態〉
上記各実施形態では、第１材料として絶縁体を、第１材料層として３層構造の絶縁体層を想定して説明したが、これに限るものではない。また、第２材料として、金属材料を、第２材料層として配線層を想定して説明したが、これに限るものではない。

本発明に係る半導体装置の第１実施形態における一構成例を示す概略構成図 本発明に係る半導体装置の製造方法の各形成工程における半導体装置の断面を模式的に示す部分断面図 本発明に係る半導体装置及び従来技術に係る半導体装置におけるアライメントマーク内に残存する研磨材の測定量の一例を示すグラフ 本発明に係る半導体装置で形成されるアライメントマークの平面視パターンと、アライメントマークの検出信号を示す概略説明図 本発明に係る半導体装置の第２実施形態で形成される段差部が形成される埋め込みパターンの形状の一例を示す概略平面図 本発明に係る半導体装置の第３実施形態で形成される段差部が形成される埋め込みパターンの形状の一例を示す概略平面図 本発明に係る半導体装置の第４実施形態で形成される段差部が形成される埋め込みパターンの形状の一例を示す概略平面図 従来技術に係る半導体装置の製造方法の各形成工程における半導体装置の断面を模式的に示す部分断面図 従来技術に係る半導体装置で形成される矩形のアライメントマークの平面視パターンを示す概略平面図 従来技術に係る半導体装置で形成される矩形のアライメントマークの平面視パターンと、アライメントマークの検出信号を示す概略説明図

符号の説明

１０ 本発明に係る半導体装置
１１ 半導体基板
１２ 絶縁体層（第１材料層）
１３ レジスト
１４ 溝
１５ 配線材料（第２材料）
１５’ 配線層（第２材料層）
１６ 段差部
２０ アライメントマーク
２１ 第１平面視パターン
２１ａ 第２角部
２２ 第２平面視パターン
２２ａ 第１角部
１００ 従来技術に係る半導体装置
１１１ 半導体基板
１１２ 絶縁膜
１１３ 溝
１１４ 溝
１１５ 配線材料
１１６ 埋め込み配線
１１７ 段差
１１８ 段差部
１１９ 研磨材
１２０ アライメントマーク

Claims (8)

1. 第１材料で形成された第１材料層内に所定の第１平面視パターンで掘り込まれた溝内に、前記第１材料とは異なる第２材料の第２材料層が埋め込み形成された構造を有し、前記第２材料層上の一部または全部の前記第１平面視パターンの中央付近に、前記第１材料層の表面の高さから半導体基板側に向けて所定の段差を有する段差部が形成される半導体装置であって、
   前記段差部の第２平面視パターンにおける内角の角度が１８０度未満である第１角部夫々が曲線状となるように、前記第１角部夫々に対応する前記第１平面視パターンの第２角部夫々が、曲線状に形成されていることを特徴とする半導体装置。
2. 前記第２角部は、夫々、前記第１平面視パターンのパターン幅を長軸または短軸とする楕円弧状に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第２角部は、夫々、前記第１平面視パターンのパターン幅を直径とする円弧状に形成されていることを特徴とする請求項１に記載の半導体装置。
4. 前記第２角部は、夫々、露光装置の光源の波長λ以上の半径を有する円弧状に形成されていることを特徴とする請求項１に記載の半導体装置。
5. 第１材料で形成された第１材料層上に、所定の第１平面視パターンで溝を掘り込み形成するためのレジストを形成し、前記レジストをマスクとしてエッチングを行い、前記レジストを除去して前記第１材料層内に前記第１平面視パターンで掘り込まれた溝を形成するパターン形成工程と、
   前記第１平面視パターンで掘り込まれた溝内を含む前記第１材料層の全面に、前記第１材料とは異なる第２材料を堆積する成膜工程と、
   少なくとも前記第１平面視パターンで掘り込まれた溝内を除く前記第１材料層上に堆積された前記第２材料を除去して、前記第２材料の第２材料層を形成する研磨工程と、を順に実行する半導体装置の製造方法であって、
   前記パターン形成工程は、前記研磨工程の実行後に前記第２材料層上の一部または全部の前記第１平面視パターンの中央付近に前記第１材料層の表面の高さから半導体基板側に向けて所定の段差を有する段差部が形成される場合に、前記段差部の第２平面視パターンにおける内角の角度が１８０度未満である第１角部夫々が曲線状となるように、前記第１角部夫々に対応する前記第１平面視パターンの第２角部夫々を、曲線状に形成することを特徴とする半導体装置の製造方法。
6. 前記第２角部は、夫々、前記第１平面視パターンのパターン幅を長軸または短軸とする楕円弧状に形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第２角部は、夫々、前記第１平面視パターンのパターン幅を直径とする円弧状に形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
8. 前記第２角部は、夫々、露光装置の光源の波長λ以上の半径を有する円弧状に形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。

Images