JP2007110069A - コンタクトホール形成方法 - Google Patents
コンタクトホール形成方法 Download PDFInfo
- Publication number
- JP2007110069A JP2007110069A JP2006062553A JP2006062553A JP2007110069A JP 2007110069 A JP2007110069 A JP 2007110069A JP 2006062553 A JP2006062553 A JP 2006062553A JP 2006062553 A JP2006062553 A JP 2006062553A JP 2007110069 A JP2007110069 A JP 2007110069A
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- trench
- layer
- substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 125
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000012459 cleaning agent Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003754 machining Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】重大な寸法の制御機能を増大することができるコンタクトホールの形成方法を提供する。
【解決手段】先ず、基板100を設ける。マスク層102が基板100上に形成され、トレンチ105がマスク層102に形成される。トレンチ105の深さは、マスク層102の厚さ以下であり、トレンチ105は、y方向に延在する。その後、トレンチ112がマスク層102に形成される。トレンチ112の深さは、マスク層102の厚さ以下であり、トレンチ112は、x方向に延在する。トレンチ105とトレンチ112とが交差する位置にマスク層102の開口116が存在する。開口116は基板100を露出する。その後、開口116によって露出した基板100の部分は、基板100にコンタクトホールを形成するために除去される。
【選択図】図1
【解決手段】先ず、基板100を設ける。マスク層102が基板100上に形成され、トレンチ105がマスク層102に形成される。トレンチ105の深さは、マスク層102の厚さ以下であり、トレンチ105は、y方向に延在する。その後、トレンチ112がマスク層102に形成される。トレンチ112の深さは、マスク層102の厚さ以下であり、トレンチ112は、x方向に延在する。トレンチ105とトレンチ112とが交差する位置にマスク層102の開口116が存在する。開口116は基板100を露出する。その後、開口116によって露出した基板100の部分は、基板100にコンタクトホールを形成するために除去される。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、マスクを用いたコンタクトホールの形成方法に関する。
集積回路製造技術の急速な発展に伴い、装置の小型化は、製造業における明らかな傾向であるとともに重要な目的である。しかしながら、装置のサイズが小さくなるに従って、種々の装置に連結する相互接続線の寸法及び幅も減少する。したがって、これら装置の製造工程がますます困難なものとなっている。
例えば、サイズの減少に起因して、材料の光学的な特性は、評価が更に困難になり、ホトリソグラフ工程は、ある種の機械加工の制約及び光学的な特性の物理的な制約が課される。その結果、ホトリソグラフ技術を用いたコンタクトホールの形成工程がますます困難になり、コンタクトホールの重大な寸法及び位置決め精度の制御がますます困難になっている。その結果、製造コストが上昇し続けるとともに歩留まりが減少し続ける。
コンタクトホールの重大な寸法を制御する機能を増大するために、コンタクトホールの形成方法を、現在の装置及び形成条件の下で向上する必要がある。また、製造コストを低減するためにプロセスウィンドウを増大する必要がある。
したがって、本発明の少なくとも一つの目的は、重大な寸法の制御機能を増大することができるコンタクトホールの形成方法を提供することである。
本発明の少なくとも他の目的は、プロセスウィンドウを増大するとともにコストを減少することができるコンタクトホールの形成方法を提供することである。
ここで実施され及び広く説明される本発明のこれら及び他の利点を達成するために、本発明は、コンタクトホールの形成方法を提供する。先ず、基板を設ける。マスク層を基板上に形成し、少なくとも一つの第1のトレンチをマスク層に形成する。第1のトレンチの深さは、マスク層の厚さ以下であり、第1のトレンチは、第1の方向に延在する。その後、少なくとも一つのトレンチをマスク層に形成する。第2のトレンチの深さは、マスク層の厚さ以下であり、第2のトレンチは、第2の方向に延在する。第2の方向は、第1の方向に交差する。第1のトレンチと第2のトレンチとが交差する位置にマスク層の開口が存在する。開口は基板を露出する。その後、開口によって露出した基板の部分を、基板にコンタクトホールを形成するために除去する。
本発明の一例において、少なくとも一つの第1のトレンチを形成するステップは、第1のパターン化されたホトレジスト層のマスク層上への形成を含む。その後、第1のパターン化されたホトレジスト層をマスクとして用いることによって、マスク層の一部を除去して、少なくとも一つの第1のトレンチをマスク層に形成する。その後、第1のパターン化されたホトレジスト層を除去する。
本発明の一例において、第1のパターン化されたホトレジスト層を、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて形成する。
本発明の一例において、少なくとも一つの第2のトレンチをマスク層に形成するステップは、第2のパターン化されたホトレジスト層のマスク層上への形成を含む。その後、第2のパターン化されたホトレジスト層をマスクとして用いることによって、マスク層の一部を除去して、少なくとも一つの第2のトレンチをマスク層に形成する。
本発明の一例において、第2のトレンチをマスク層に形成した後であるとともに開口によって露出した基板の部分を除去する前に、第2のパターン化されたホトレジスト層を除去するステップも含む。
本発明の一例において、第1のトレンチは基板の一部を露出する。
本発明の一例において、第2のパターン化されたホトレジスト層を、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて形成する。
本発明の一例において、マスク層を、例えば、窒化ケイ素で構成する。
ホトリソグラフィにおいて、コンタクトホールの形成工程は、ライン又はトレンチの形成よりも困難である。したがって、本発明は、マスク層の安定性及び高いエッチング選択性を利用する。ホトリソグラフ工程において、コンタクトホールを形成するマスクを構成するのにトレンチパターンを使用し、その結果、コンタクトホールは、更に大きなプロセスウィンドウを有することができる。このようにして、コンタクトホールを形成するプロセスは、ライン又はトレンチを形成するのと同一機能を有する。さらに、ホトマスクの形成の際に、ラインパターンは、ドット状パターンに比べて形成が著しく容易であるとともに精度が著しく高く、その結果、製造コストを著しく減少することができる。さらに、ホトマスクの設計の際に、ラインパターンの光学的な特性の扱いが著しく容易になり、その結果、設計時間が短縮され、各ホトマスクに関連する情報量が著しく減少する。さらに、本発明は、製造工程の際の困難の程度も低減し、安定性の高い構造を形成する処理工程を簡単にする。
本発明は、他のコンタクトホールの形成方法も提供する。先ず、基板を設ける。マスク層を基板上に形成し、第1のホトレジスト層をマスク層上に形成する。その後、第1のホトマスクを用いて、第1のホトレジスト層の第1の露出プロセス及び第1の現像プロセスを順に実行して、マスク層を露出する少なくとも一つのトレンチを第1のホトレジスト層に形成する。第1のホトマスクは、少なくとも一つの第1のライン状開口を有する。ホトマスクの第1のライン状開口及び第1のホトレジスト層の第1のトレンチは、第1の方向に延在する。その後、第1のホトレジスト層をマスクとして用いることによって、第1のエッチング処理を実行して、少なくとも一つの第2のトレンチをマスク層に形成する。第2のトレンチは、マスク層の厚さ以下の深さを有する。その後、第1のホトレジスト層を除去し、第2のホトレジスト層を基板上に形成する。その後、第2のホトマスクを用いることによって、第2のホトレジスト層の第2の露出プロセス及び第2の現像プロセスを順に実行して、マスク層を露出する少なくとも一つの第3のトレンチを第2のホトレジスト層に形成する。第2のホトマスクは、少なくとも一つの第2のライン状開口を有する。第2のホトマスクの第2のライン開口及び第2のホトレジスト層の第3のトレンチは、第1の方向に交差する第2の方向に延在する。その後、第2のホトレジスト層をマスクとして用いることによって、第2のエッチング処理を実行し、第4のトレンチをマスク層に形成する。第4のトレンチは、マスク層の厚さ以下の深さを有する。さらに、第2のトレンチと第4のトレンチとが交差する位置は、基板を露出する。最後に、露出した基板の部分を除去する。
本発明の一例において、第4のトレンチを形成した後であるとともに露出した基板の部分を除去する前に、第2のホトレジスト層を除去するステップを更に具える。
本発明の一例において、第1のホトレジスト層は、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて構成される。
本発明の一例において、第2のパターン化されたホトレジスト層は、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて構成される。
本発明の一例において、マスク層は、例えば、窒化ケイ素を用いて構成される。
本発明によれば、トレンチパターンを有するマスク層及びパターン化されたホトレジストそうを有する二つの個別のマスクを用いて、基板にコンタクトホールを形成し、その結果、ホトリソグラフ工程において形成が困難となるコンタクトホールは、更に広いプロセスウィンドウを有することができる。さらに、ライン状パターンの光学的な特性は、ドット状パターンに比べて扱いが著しく容易となり、その結果、ホトマスク上へのライン状パターンの設計及び形成が更に簡単になる。その結果、製造コストを著しく低減することができる。
一般的な説明と詳細な説明のいずれもが例示であり、特許請求の範囲に記載したような発明を更に説明することを意図したものである。
本発明の好適な実施の形態を、添付図面を参照しながら詳細に説明する。同一又は同様な部分に関連する図面及び記載において、同一符号を用いる。
図1A〜1Eは、本発明の第1の実施の形態によってコンタクトホールを基板に形成するステップを示す斜視図である。用語「コンタクトホール」は、ホール又は同様な構造を有する他のタイプのものを通じた全ての種類のコンタクトホールに対する一般的な用語である。
先ず、図1Aに示すように、基板100を設ける。基板100は、例えば、半導体装置又はそこに露出した金属インターコネクト(図示せず)を有する。最上層を、例えば、層間誘電体(ILD、図示せず)層とする。コンタクト層は層間強誘電体(ILD)層に形成され、その結果、半導体装置又は金属インターコネクトは、外部と電気的に接続することができる。その後、マスク層102が基板100の上に形成される。マスク層102は、層間誘電体(ILD)層と著しく異なるエッチング選択性を有する材料を用いて構成される。ILD層を酸化ケイ素で構成する場合、マスク層102を、好適には、化学的蒸着プロセスによって形成した窒化ケイ素層とする。その後、パターン化されたホトレジスト層104を、マスク層102上に形成する。パターン化されたホトレジスト層104を、例えば、ポジ型ホトレジスト又はネガ型ホトレジストを用いて構成する。パターン化されたホトレジスト層104の形成方法は、マスク層102の上への第1のホトレジスト層(図示せず)の形成を含む。その後、露出工程を、y方法にライン状開口を有するホトマスク(図示せず)を用いて実行し、現像工程を実行して、第1のホトレジスト層でy方法に延在する少なくとも一つのトレンチ105を形成する。トレンチ105は、マスク層102の一部を露出する。その後、マスク層102の一部を除去し、パターン化されたホトレジスト層104をマスクとして用いることによって、マスク層102に(図1Bで見ることができる)複数のトレンチ106を形成する。トレンチ106は、互いに平行に配置される。マスク102の一部を除去することによって、例えば、ドライエッチング処理108を実行する。
図1Bに示すように、トレンチ106は、マスク層102の厚さtより小さい深さd1を有し、y方向に延在する。その後、パターン化されたホトレジスト層104を除去する。パターン化されたホトレジストを除去する方法は、アッシング工程の実行と、例えばRCA用材を洗浄剤として用いる洗浄工程の実行とを含む。
図1Cに示すように、他のパターン化されたホトレジスト層110を、マスク層102上に形成する。パターン化されたホトレジスト層110は、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて構成される。パターン化されたホトレジスト層110を形成することによって、マスク層102上に第2のホトレジスト層(図示せず)が形成される。その後、露出工程を、x方向にライン状開口を有するホトマスク(図示せず)を用いることによって実行し、現像工程を実行して、x方向に延在するとともに第2のホトレジスト層のマスク層102を露出する少なくとも一つのトレンチ107を形成する。x方向及びy方向は互いに交差する。その後、マスク層102の一部を除去し、パターン化されたホトレジスト層110をマスクとして用いることによって、マスク層102に(図1Dに示す)複数のトレンチ112を形成する。トレンチ112は、互いに平行に配置される。マスク層102の一部を除去する方法は、例えば、ドライエッチング工程114の実行を含む。
図1Dに示すように、トレンチ112は、マスク層102の厚さt以下の深さd2を有し、x方向に延在する。さらに、トレンチ112及びトレンチ106が交差する位置に開口116を有する。開口116は、基板100の一部を露出する。開口116の下の基板100は、次の工程でコンタクトホールを形成する位置である。パターン化されたホトレジスト層110及びマスク層102をマスク層として用いることによって、基板100の一部を除去して、基板100にコンタクトホールを形成する。基板100の一部を除去するとともに基板100にコンタクトホールを形成するようマスク層102のみをマスクとして用いるために、パターン化されたホトレジスト層110を除去することもできる。明らかに、パターン化されたホトレジスト層110の除去の必要性は、実際のプロセスの要求に依存する。パターン化されたホトレジスト層110を除去する方法は、アッシング工程の実行と、例えばRCA用材を洗浄剤として用いる洗浄工程の実行とを含む。開口116によって露出された基板100の部分を除去する方法は、例えば、ドライエッチング工程118の実行を有する。
マスク層102の任意の部分の厚さを、ドライエッチング118に耐えるよう十分大きくする必要がある。図2は、図1Dの上面図である。図2に示すように、基板100を領域A,B,C及びDに分割することができる。領域Aに対してドライエッチング108と114のいずれも行われていないため、領域Aのマスク層102は元の厚さを有する。トレンチ106と112を形成するために、領域B及びDのマスク層102は、マスク層102の元の厚さより小さい厚さを有するが、ドライエッチング工程118に耐えるには十分な厚さを有する。領域Cの開口116が、開口116を通じて基板100の一部を露出するので、領域Cのマスク層102は完全に除去される。
図2及び1Eに示すように、上記ステップの後、複数のコンタクトホール120が基板100に既に形成されている。領域B及びDのマスク層102が、ドライエッチング118に耐えるのに十分な厚さを有する必要があるので、トレンチ106及び112のエッチング深さは、マスク層102の厚さt以下になる。これによって、ドライエッチング118は、領域B及びDのマスク層102にダメージを与えず、基板100を露出する。したがって、コンタクトホール120の実際の寸法及び設計寸法が整合するよう保証され、トレンチが基板100の上に形成されることによって次に形成するコンタクトプラグに電気的な問題が生じるのを防止する。
一般に、同一ホール径及びソース波長を有する露出光学系に対して、マイクロレンズ及びトレンチのパターン寸法を、更に精度よく形成することができるが、ホールパターンは、制御が著しく困難な光学特性を有する。本発明によれば、マスク層の非常に安定した特性及び高いエッチング選択特性を利用し、コンタクトホールを形成するためのマスクを構成するためにトレンチパターンをリソグラフ工程で用いる。したがって、コンタクトホールの中心深さ及び露出耐性が増大する。その結果、コンタクトホールを形成するための処理機能は、ライン又はトレンチの処理と同等である。さらに、ホトマスクの製造の際に、ライン状パターンの形成は、ドット状パターンの形成よりも容易かつ正確であり、したがって、製造が更に廉価なものとなる。さらに、ホトマスクの設計の際に、ライン状パターンの光学的な特性は、ドット状パターンの光学的な特性よりも扱うのが簡単になる。したがって、ライン状パターンの設計の際に著しい時間が省略され、各ホトマスクに関連する情報量が著しく減少する。さらに、本発明は、処理工程の際の困難の程度を著しく低減するとともに処理工程を簡単にするだけでなく、更に安定した構造を提供する。
図3A〜3Dは、本発明の他の実施の形態によってコンタクトホールを基板に形成するステップを示す斜視図である。用語「コンタクトホール」は、ホール又は同様な構造を有する他のタイプのものを通じた全ての種類のコンタクトホールに対する一般的な用語である。
先ず、図3Aに示すように、基板200を設ける。基板200は、例えば、半導体装置又はそこに露出した金属インターコネクト(図示せず)を有する。最上層を、例えば、層間誘電体(ILD、図示せず)層とする。コンタクトは層間誘電体(ILD)層に形成され、その結果、半導体装置又は金属インターコネクトは、外部と電気的に接続することができる。その後、マスク層202を基板200上に形成する。マスク層202は、層間誘電体(ILD)層と著しく異なるエッチング選択性を有する材料を用いて構成される。ILD層を酸化ケイ素で構成する場合、マスク層202を、好適には化学的蒸着工程によって形成される窒化ケイ素層とする。その後、パターン化されたホトレジスト層204を、マスク層202上に形成する。パターン化されたホトレジストオス204を、第1の実施の形態と同一の方法によって形成し、例えば、ポジ型ホトレジスト又はネガ型ホトレジストを用いて形成することができる。その後、マスク層202の一部を、パターン化されたホトマスク204をマスクとして用いることによって、マスク層202の(図3Bに見える)複数のトレンチ206から除去することができる。トレンチ206は、例えば、互いに平行に配置される。マスク層202の一部を除去する方法は、例えば、ドライエッチング工程208の実行を含む。
図3Bに示すように、トレンチ206は、a方向に延在し、基板200の一部を露出する。その後、パターン化されたホトレジスト層204が除去される。パターン化されたホトレジスト層204を除去する方法は、例えば、アッシング工程の実行と、例えばRCA用材を洗浄剤として用いる洗浄工程の実行とを含む。
図3Cに示すように、他のパターン化されたホトレジスト層210を、基板200及びマスク層202に形成する。パターン化されたホトレジスト層210を、例えば、ポジ型ホトレジスト材料又はネガ型ホトレジスト材料を用いて構成することができる。パターン化されたホトレジスト層210は、複数のトレンチ212を有する。トレンチ212は、互いに平行に配置され、b方向に延在し、b方向はa方向に交差する。さらに、トレンチ212がトレンチ206に交差する交差位置214は、基板200を露出する。
図3Dに示すように、エッチング工程216を実行し、マスク層202及びパターン化されたホトレジスト層210をマスクとして用いることによって交差位置214の露出した基板200の部分を除去する。したがって、上記工程は、基板200に複数のコンタクトホール218を形成する。
要約すると、本発明は、基板にコンタクトホールを形成するために、トレンチパターンを有するマスク層及びパターン化されたホトレジスト層を有する二つの個別のマスクを利用し、その結果、ホイトリソグラフィ工程で形成が困難なコンタクトホールパターンが、更に広いプロセスウィンドウを有することができる。さらに、ホトマスクの形成及び設計に際し、ライン状パターンの光学的な特性は、ドット状パターンに比べて扱いが著しく容易であり、その結果、ホトマスクのライン状パターンの設計及び形成が著しく簡単になる。その結果、製造コストを著しく低減することができる。
本発明の範囲を逸脱することなく本発明の構成に対する種々の変更及び変形が可能であることは、当業者によって理解することができる。既に説明したように、本発明の変更及び変形が、添付した請求の範囲及びその等価物の範囲内にある場合には、本発明は、本発明の変更及び変形をカバーする。
Claims (13)
- 基板を設けるステップと、
マスク層を前記基板上に形成するステップと、
そのマスク層の厚さ以下であるとともに第1の方向に延在する、少なくとも一つの第1のトレンチを前記マスク層に形成するステップと、
前記マスク層の厚さ以下であるとともに前記第1の方向に交差する第2の方向に延在する、少なくとも一つの第2のトレンチを前記マスク層に形成し、前記第1のトレンチと前記第2のトレンチとの間の交差位置にある基板の部分を露出する開口が存在するステップとを具えることを特徴とするコンタクトホール形成方法。 - 前記少なくとも一つの第1のトレンチを前記マスク層に形成するステップが、
第1のパターン化されたホトレジスト層を前記マスク層に形成するステップと、
前記少なくとも一つの第1のトレンチを前記マスク層に形成するために、前記第1のパターン化されたホトレジスト層をマスクとして用いて前記マスク層の一部を除去するステップと、
前記第1のパターン化されたホトレジスト層を除去するステップとを具えることを特徴とする請求項1記載のコンタクトホール形成方法。 - 前記第1のパターン化されたホトレジスト層を構成する材料が、ポジ型ホトレジスト又はネガ型ホトレジストを含むことを特徴とする請求項2記載のコンタクトホール形成方法。
- 前記少なくとも一つの第2のトレンチを前記マスク層に形成するステップが、
第2のパターン化されたホトレジスト層を前記マスク層に形成するステップと、
前記少なくとも一つの第2のトレンチを前記マスク層に形成するために、前記第2のパターン化されたホトレジスト層をマスクとして用いることによって、前記マスク層の一部を除去するステップとを具えることを特徴とする請求項1記載のコンタクトホール形成方法。 - 前記第2のトレンチを前記マスク層に形成した後であるとともに前記開口によって露出された基板の部分を除去する前に、前記第2のパターン化されたホトレジスト層を除去するステップを更に具えることを特徴とする請求項4記載のコンタクトホール形成方法。
- 前記第2のパターン化されたホトレジスト層を構成する材料が、ポジ型ホトレジスト又はネガ型ホトレジストを含むことを特徴とする請求項4記載のコンタクトホール形成方法。
- 前記第1のトレンチが前記基板を露出することを特徴とする請求項1記載のコンタクトホール形成方法。
- 前記マスク層を構成する材料が窒化ケイ素を含むことを特徴とする請求項1記載のコンタクトホール形成方法。
- 基板を設けるステップと、
マスク層を前記基板上に形成するステップと、
第1のホトレジスト層を前記マスク層上に形成するステップと、
第1方向に延在する少なくとも一つの第1のライン状開口を有する第1のホトマスクを用いることによって、前記第1のホトレジスト層に対する第1の露出工程を実行するステップと、
前記第1のホトレジスト層のマスク層を露出するとともに前記第1の方向に延在する少なくとも一つの第1のトレンチを形成するために、第1の現像工程を実行するステップと、
前記マスク層の厚さ以下の深さを有する少なくとも一つの第2のトレンチを前記マスク層に形成するために、前記第1のホトレジスト層をマスクとして用いることによって第1のエッチング処理を実行するステップと、
前記第1のホトレジスト層を除去するステップと、
第2のホトレジスト層を前記基板上に形成するステップと、
前記第1の方向と交差する第2の方向に延在する少なくとも一つの第2のライン状開口を有する第2のホトマスクを用いることによって、前記第2のホトレジスト層に対する第2の露出工程を実行するステップと、
前記マスク層を露出する少なくとも一つの第3のトレンチを前記第2のホトレジスト層に形成するために、第2の露出工程を実行するステップと、
前記マスク層の厚さ以下の深さを有する少なくとも一つの第4のトレンチを前記マスク層に形成するために、前記第2のホトレジスト層をマスクとして用いることによって第2のエッチング処理を実行し、前記第2のトレンチと前記第4のトレンチとの間の交差領域が前記基板の一部を露出するステップと、
露出した基板の部分を除去するステップとを具えることを特徴とするコンタクトホール形成方法。 - 前記第4のトレンチを形成した後であるとともに前記露出した基板の部分を除去する前に、第2のホトレジスト層を除去するステップを更に具えることを特徴とする請求項9記載のコンタクトホール形成方法。
- 前記第1のホトレジスト層を構成する材料が、ポジ型ホトレジスト又はネガ型ホトレジストを含むことを特徴とする請求項9記載のコンタクトホール形成方法。
- 前記第2のホトレジスト層を構成する材料が、ポジ型ホトレジスト又はネガ型ホトレジストを含むことを特徴とする請求項9記載のコンタクトホール形成方法。
- 前記マスク層を構成する材料が窒化ケイ素を含むことを特徴とする請求項9記載のコンタクトホール形成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094135336A TWI274377B (en) | 2005-10-11 | 2005-10-11 | Method of manufacturing contact hole |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110069A true JP2007110069A (ja) | 2007-04-26 |
Family
ID=37911485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062553A Pending JP2007110069A (ja) | 2005-10-11 | 2006-03-08 | コンタクトホール形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070082472A1 (ja) |
JP (1) | JP2007110069A (ja) |
TW (1) | TWI274377B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116730B1 (ko) | 2010-10-11 | 2012-03-13 | 주식회사 하이닉스반도체 | 필라패턴 형성방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4909912B2 (ja) * | 2008-01-10 | 2012-04-04 | 株式会社東芝 | パターン形成方法 |
DE102008049727A1 (de) * | 2008-09-30 | 2010-07-01 | Advanced Micro Devices, Inc., Sunnyvale | Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind |
KR101802220B1 (ko) * | 2010-12-20 | 2017-11-29 | 삼성전자주식회사 | 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법 |
US9583381B2 (en) * | 2013-06-14 | 2017-02-28 | Micron Technology, Inc. | Methods for forming semiconductor devices and semiconductor device structures |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
KR100542750B1 (ko) * | 2003-10-31 | 2006-01-11 | 삼성전자주식회사 | 반도체 장치의 제조 방법. |
-
2005
- 2005-10-11 TW TW094135336A patent/TWI274377B/zh not_active IP Right Cessation
- 2005-12-21 US US11/306,249 patent/US20070082472A1/en not_active Abandoned
-
2006
- 2006-03-08 JP JP2006062553A patent/JP2007110069A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116730B1 (ko) | 2010-10-11 | 2012-03-13 | 주식회사 하이닉스반도체 | 필라패턴 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
US20070082472A1 (en) | 2007-04-12 |
TW200715368A (en) | 2007-04-16 |
TWI274377B (en) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
KR20180049101A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
US8966410B2 (en) | Semiconductor structure and method for fabricating semiconductor layout | |
TWI552270B (zh) | 半導體裝置及其製造方法 | |
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
US9069249B2 (en) | Self aligned patterning with multiple resist layers | |
JP2005150333A (ja) | 半導体装置の製造方法 | |
KR20180100699A (ko) | 메모리 핀 패턴을 형성하기 위한 방법 및 시스템 | |
JP2009158907A (ja) | 半導体素子の微細パターン形成方法 | |
US20210175081A1 (en) | Methods for Integrated Circuit Design and Fabrication | |
KR20110057600A (ko) | 반도체 소자 및 이의 제조 방법 | |
JP4663694B2 (ja) | 半導体素子の製造方法 | |
JP2008066713A (ja) | フラッシュメモリ素子の製造方法 | |
JP2007110069A (ja) | コンタクトホール形成方法 | |
JP2009060074A (ja) | 半導体素子のコンタクト形成方法 | |
KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
JP2005159264A (ja) | パターン形成方法及び半導体装置の製造方法 | |
CN102522371B (zh) | 接触孔的制作方法 | |
US6787431B2 (en) | Method and semiconductor wafer configuration for producing an alignment mark for semiconductor wafers | |
US20210151321A1 (en) | Forming contact holes using litho-etch-litho-etch approach | |
JP2008118093A (ja) | 半導体素子の製造方法 | |
US10290543B1 (en) | Method for manufacturing semiconductor device | |
KR20100073103A (ko) | 반도체소자의 컨택홀 형성방법 | |
KR20100005602A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
JP2008235422A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |