JP2005159264A - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005159264A
JP2005159264A JP2004076331A JP2004076331A JP2005159264A JP 2005159264 A JP2005159264 A JP 2005159264A JP 2004076331 A JP2004076331 A JP 2004076331A JP 2004076331 A JP2004076331 A JP 2004076331A JP 2005159264 A JP2005159264 A JP 2005159264A
Authority
JP
Japan
Prior art keywords
mask
film
resist
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004076331A
Other languages
English (en)
Inventor
Takuya Hagiwara
琢也 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004076331A priority Critical patent/JP2005159264A/ja
Publication of JP2005159264A publication Critical patent/JP2005159264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 微細パターンの形成においても、正確なパターンを形成する。
【解決手段】 パターン形成方法において、被加工膜上に、第１のマスクと第２のマスクとからなる２層のマスクを形成し、この２層のマスクをマスクとして被加工膜をエッチングしてパターンを形成する。ここで、２層のマスクのうち、少なくとも、第２のマスクは、被加工膜に実際に形成する開口よりも大きな開口を有する。更に、第１のマスク及び第２のマスクは、両者を組み合わせることにより、被加工膜の開口を形成する位置においてのみ開口するようにする。
【選択図】 図２

Description

この発明は、パターン形成方法及び半導体装置の製造方法に関するものである。更に、具体的には、被加工膜に、リソグラフィ技術により微細パターンを形成する場合に用いられるパターン形成方法及びこれを用いた半導体装置の製造方法に関するものである。
近年、半導体装置等の高度集積化、微細化に伴い、その製造工程において形成される各パターンの微細化が進んでいる。一般に、被加工膜にパターンを形成する場合、被加工膜上に、パターンの形成されたレジストマスク、あるいは、このようなレジストマスクをマスクとして形成したハードマスクを形成し、これらをマスクとして被加工膜をエッチングすることによりパターンを形成する。
ここで、レジストに、パターンを形成する場合、光リソグラフィによるレジストの露光と、現像処理とを用いる。従って、レジストパターンのより一層の微細化のため、光リソグラフィにおいて用いる露光装置の解像度の向上が望まれている。
ここで、光リソグラフィにおいて、解像できる限界のパターン寸法である限界解像度Ｒは、次式（１）で表される。
Ｒ＝ｋ１・λ／（ＮＡ） ・・・・（１）
なお、ここで、ｋ１は、結像条件と、レジスト条件とに依存する定数であり、λ（nm）は、露光光の波長、ＮＡは、投影レンズの開口数を表す。
従って、解像力を向上させるためには（例えば、特許文献１参照）、露光光源の波長λを短くするか、あるいは、レンズの開口数を大きくすればよい。
しかし、現在、露光技術において要求されるパターンサイズは、縮小化が進み、現段階において、実現可能な、露光光の波長λと、レンズの開口数ＮＡとによって決定される限界解像度Ｒより、更に、微細なパターンの形成が要求されている。これに対して、位相シフトマスクを用いる技術等、露光装置の限界解像度Ｒよりも、更に微細なパターンを形成するための技術が考えられている（例えば、特許文献１参照）。
特開平９−１２９６０４号公報
しかし、位相シフトマスク用いる方法等は、形成するパターン形状が制約されたり、また、位相シフトマスクの製造コストが高い等の、様々な問題がある。従って、微細パターンの形成において、これらの技術のみによる対応は困難であり、より確実に、より微細なパターンを形成できる技術の開発が必要である。
また、例えば、多層配線構造を有する半導体装置において、その最下層付近、即ち、コンタクトホールに近い部分においては、ゲートピッチと同じ、１：１でのライン・アンド・スペースパターン（以下、Ｌ／Ｓパターンと称する）の形成が必要とされる。例えば、６５nm技術ノードにおいて、ゲートピッチは、１３０nm程度であるから、この半導体装置の下層部付近では、この間隔のＬ／Ｓパターンの形成が必要となる。
このように、パターンが微細化し、密集している部分においては、十分な光強度のコントラストを確保することが困難となる。光強度コントラストが十分でない場合、非開口のパターン、あるいは、ショートしたパターンが形成されることが考えられるため問題である。
従って、この発明は、このような問題を解決し、微細パターンを形成する場合にも、確実にパターンを形成することができるように改良したパターンの形成方法を提供するものである。
この発明のパターンを形成方法は、被加工膜上に、第１のマスクと第２のマスクとからなる２層のマスクを形成するマスク形成工程と、前記２層のマスクをマスクとして前記被加工膜をエッチングするエッチング工程とを備える。ここで、少なくとも、前記第２のマスクは、前記被加工膜に形成する開口よりも大きな開口を含み、かつ、前記第１のマスク及び第２のマスクは、組み合わせることにより、前記被加工膜の開口を形成する位置においてのみ開口するものである。
また、この発明における半導体装置の製造方法は、基板に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、ダミー絶縁膜を形成するダミー絶縁膜形成工程と、前記ダミー絶縁膜上に、第１のマスクと第２のマスクとからなる２層のマスクを形成するマスク形成工程と、前記２層のマスクをマスクとして前記ダミー絶縁膜をエッチングするエッチング工程とを含む。ここで、少なくとも、前記第２のマスクは、前記ダミー絶縁膜に形成する開口よりも大きな開口を含み、かつ、前記第１のマスク及び第２のマスクは、組み合わせることにより、前記ダミー絶縁膜の開口を形成する位置においてのみ開口するものである。さらに、この半導体装置の製造方法は、前記エッチング工程において前記ダミー絶縁膜に形成された開口に、ゲート材料を埋め込む埋め込み工程と、前記ダミー絶縁膜を除去するダミー絶縁膜除去工程とを備える。
あるいは、この発明の半導体装置の製造方法は、基板に、ダミーゲート絶縁膜を形成するダミーゲート絶縁膜形成工程と、前記ダミーゲート絶縁膜上に、ダミー絶縁膜を形成するダミー絶縁膜形成工程と、前記ダミー絶縁膜上に、第１のマスクと第２のマスクとからなる２層のマスクを形成するマスク形成工程と、前記２層のマスクをマスクとして前記ダミー絶縁膜をエッチングするエッチング工程とを備える。ここで、少なくとも、前記第２のマスクは、前記ダミー絶縁膜に形成する開口よりも大きな開口を含み、かつ、前記第１のマスク及び第２のマスクは、組み合わせることにより、前記ダミー絶縁膜の開口を形成する位置においてのみ開口するものである。さらに、この半導体装置の製造方法は、前記エッチング工程により前記ダミー絶縁膜に形成された開口に、ダミーゲート材料を埋め込んでダミーゲートを形成するダミーゲート形成工程と、前記ダミー絶縁膜を除去するダミー絶縁膜除去工程と、前記ダミーゲートを埋め込んで、絶縁膜を形成する絶縁膜形成工程と、前記ダミーゲートを除去するダミーゲート除去工程と、前記ダミーゲート絶縁膜を除去するダミーゲート絶縁膜除去工程と、前記基板及び前記絶縁膜の表面に露出する部分に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を介して、開口内に、ゲート電極の材料を埋め込んで、ゲート電極を形成するゲート電極形成工程とを備える。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記第１のマスク及び前記第２のマスクは、それぞれ、エッチング条件によりエッチング選択比が異なる膜からなるハードマスクとするものであってもよい。そして、前記マスク形成工程は、前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、前記第１のマスク及び前記被加工膜上に、前記第２のマスクを構成する第２のハードマスク膜を形成する第２のハードマスク膜形成工程と、前記第２のハードマスク膜をパターニングして、前記第２のマスクを形成する第２のマスク形成工程とを含むものとする。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記第１のマスク及び前記第２のマスクは、それぞれ、エッチング条件によりエッチング選択比が異なる膜からなるハードマスクとするものであってもよい。そして、前記マスク形成工程は、前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、前記第２のマスクを構成する第２のハードマスク膜を形成する第２のハードマスク膜形成工程と、前記第２のハードマスク膜をパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程とを含むものとする。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記第１のハードマスク膜及び第２のハードマスク膜のうち、いずれか一方は、シリコン窒化膜であり、他方は、シリコン酸化膜とするものであってもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、前記第１のマスク及び前記被加工膜上に、前記第２のマスクを構成するレジストを塗布するレジスト塗布工程と、前記レジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程とを含むものとしてもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、前記第１のハードマスク膜上に前記第２のマスクを構成する第１のレジストを塗布するレジスト塗布工程と、前記第１のレジストをパターニングして、第１のレジストパターンからなる前記第２のマスクを形成する第２のマスク形成工程と、前記第２のマスク上に、反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜上に、第２のレジストを塗布して第２のレジストパターンを形成する第２のレジストパターン形成工程と、前記第１レジストパターン及び第２のレジストパターンをマスクとして、前記反射防止膜及び前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程とを含むものとし、前記第１のレジストは、前記第２のレジストに比して、前記第２のレジストパターンを形成する際の露光光に対する光感度が小さいものとしたものであってもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、前記第１のハードマスク膜上に前記第２のマスクを構成するレジストを塗布するレジスト塗布工程と、前記レジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、前記第２のマスク上に、反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜上に、前記第１のハードマスク膜をパターニングするためのレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記反射防止膜及び前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程とを含むものとし、前記反射防止膜は、前記レジストパターン形成工程における露光光を十分に吸収できる膜厚に形成するものとしてもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、前記第１のマスク上に、反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、前記第２のレジストをパターニングして、第２のマスクを形成する第２のマスク形成工程とを含むものとし、前記第１のレジストは、第２のレジストに比して、前記第２のレジストをパターニングする際の露光光に対する光感度が小さいものとしてもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、前記第１のマスク上に、反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、前記第２のレジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程とを含むものとし、前記反射防止膜は、前記第２のレジストをパターニングする際の露光光を十分に吸収できる膜厚に形成したものであってもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記マスク形成工程は、前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、前記第１のレジストの上に反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜の上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、前記第２のレジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、前記第２のマスクをマスクとして、前記反射防止膜をエッチングするエッチング工程と、前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、を含むものとし、前記第２のレジストは、第１のレジストに比して、前記第１のレジストをパターニングする際の露光光に対する光感度が小さいものとしてもよい。
あるいは、この発明におけるパターン形成方法あるいは半導体装置の製造方法において、前記第２のマスクは、前記被加工基板に形成するパターンに対応するパターンを、所定の方向に拡張したパターンを有するフォトマスクを用いて形成し、前記第１のマスクは、前記フォトマスクを、前記所定の方向側とは逆側に、前記拡張分だけ移動させた状態で用いることにより形成するものであってもよい。
この発明によれば、被加工膜のエッチングの際に、第１、第２のマスクを組み合わせることにより、被加工膜の開口を形成する位置のみを露出させた２層のマスクを用いる。また、ここで、第２のマスクは、被加工膜に形成する開口よりも大きく、所定方向に拡張した開口を有する。また、少なくとも第１のマスク形成において用いるフォトマスクは、被加工膜に形成する開口に対応する開口よりも大きく、かつ、所定方向とは逆の方向に拡張した開口を有する。即ち、各マスク形成の際に用いるフォトマスクの開口は、実際に被加工膜に形成するパターンの開口よりも大きく拡張したものである。従って、各マスクの形成においては、光コントラストを十分に確保して、正確なマスクを形成することができる。また、このようなマスクを組み合わせて用いることにより、被加工膜上に、正確なパターンの形成をすることができる。
また、このパターン形成方法を用いることにより、限界解像度より微細な開口を形成することができ、微細なゲート電極を有する半導体装置を製造することができる。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略化する。
実施の形態１．
図１は、この発明の実施の形態１におけるフォトマスクを説明するための上面図であり、図２は、実施の形態１におけるフォトマスクを、２枚、所定の距離だけ移動させて重ね合せた状態を説明するための模式図である。
この実施の形態においては、フォトマスクはクロム遮光膜を用いたマスクである。
図１に示すように、フォトマスクにおいては、クロム膜による遮光部２に、開口部４が形成されている。また、第１のフォトマスクの各開口部４は、露光光を透過する部分であり、約１００nm角の四角形状に、一定の間隔で形成されている。この実施の形態１においては、後述するが、このフォトマスクを用いて、約６５nm径の穴パターンの形成を行う。しかし、フォトマスクの開口部４は、この穴パターンに対応するパターンよりも、図１における左上約４５度方向に、一律に約３５nm、即ち、上、左方向にそれぞれ約３５nm大きく拡張して形成されている。
実際に穴パターンを形成する場合には、所定の位置においてこのフォトマスクを用いて第１のマスクを形成した後、図１に矢印で示すように、右下４５度方向に、移動させた状態で再びこのフォトマスクを用いて第２のマスクを形成する。即ち、フォトマスクにおいて、各開口部４は、上方向、左方向にそれぞれ、約３５nm拡張して形成されているため、２度目に用いる際には、右方向、下方向にそれぞれ約３５nmずつ移動させて用いる。このとき、図２に示すように、移動前と移動後とで、フォトマスクを重ねた場合にできる開口部６は、約６５nm角となり、実際に被加工膜に形成する穴パターンに対応するパターンとなる。
図３は、この発明の実施の形態１において形成する微細パターンを説明するための断面模式図である。但し、簡略化のため、図３においては、図２のＡ-Ａ´に対応するパターンが転写された部分のみを表す。
図３に示すように、基板１０上には、低誘電率層間絶縁膜１２が形成されている。低誘電率層間絶縁膜１２は、実施の形態１において加工の対象となる被加工膜であり、その膜厚は、約１３０nmである。低誘電率層間絶縁膜１２には、穴パターン１４が形成されている。穴パターン１４は、約６５nm角で、低誘電率層間絶縁膜１２を貫通する。なお、図３においては、１箇所の穴パターン１４のみを表しているが、実際には、フォトマスクを所定距離移動させて重ね合せた場合の開口部６に対応するパターンが形成されている。
図４は、この発明の実施の形態１における穴パターン１４の形成方法について説明するためのフロー図である。また、図５〜図１３は、穴パターン１４の各形成過程における状態を説明するための断面模式図である。
以下、図４〜図１４を用いて、この発明の実施の形態１における穴パターン１４の形成方法について具体的に説明する。
まず、図５に示すように、基板１０上に、プラズマＣＶＤ（Chemical Vapor Deposition）により、低誘電率層間絶縁膜１２を蒸着する（ステップＳ１０２）。次に、低誘電率層間絶縁膜１２上に、シリコン窒化膜２０を蒸着する（ステップＳ１０４）。ここで、シリコン窒化膜２０は、プラズマＣＶＤ法により、膜厚約８０nmに形成する。シリコン窒化膜２０は、後にパターニングされ、第１のハードマスクとなる材料膜である。シリコン窒化膜２０の上に、更に、シリコン酸化膜２２を蒸着する（ステップＳ１０６）。シリコン酸化膜２２は、プラズマＣＶＤ法により、膜厚約８０nmに形成する。
その後、シリコン酸化膜２２上に、有機反射防止膜２４を形成し（ステップＳ１０８）、更に、その上に、ポジ型の感光剤であるポジレジスト２６を塗布する（ステップＳ１１０）。ここでは、例えば、Ｆ２リソグラフィ用フッ素主鎖ポジレジストなどをスピンコートにより塗布すればよい。
次に、図６に示すように、ポジレジスト２６の露光を行う（ステップＳ１１２）。ここでは、波長１５７．６nmの、Ｆ２エキシマレーザを露光光源として、センターシグマ（σ）が０．５の通常照明光源を用いる。また、レンズ開口数ＮＡは、０．９５とする。また、フォトマスクとしては、上述したフォトマスクを用いる。その後、現像処理を行い（ステップＳ１１４）、必要に応じて熱処理を施す。これにより、ポジレジスト２６に、フォトマスクの開口部４に対応する約１００nm角の開口を有するパターンが転写される。
次に、図７に示すように、パターニングされたポジレジスト２６をマスクとして、ドライエッチングを行う（ステップＳ１１６）。エッチングガスとしては、例えば、八フッ化シクロブタン（Ｃ４Ｆ８）と、酸素と、アルゴンとの混合ガスを用いる。これにより、有機反射防止膜２４と、シリコン酸化膜２２とがエッチングされて、シリコン酸化膜２２に約１００nm角の開口が形成され、第２のハードマスク２８が形成される。
尚、ここで用いるエッチングガスは、シリコン酸化膜２２と、シリコン窒化膜２０とのエッチングを大きく取ることができるものである。従って、シリコン酸化膜２２はエッチングされて、第２のハードマスク２８が形成されるが、シリコン窒化膜２０は、ほぼエッチングされない状態で残る。
次に、図８に示すように、ポジレジスト２６と、有機反射防止膜２４とを剥離する（ステップＳ１１８）。その後、図９に示すように、第２のハードマスク２８とシリコン窒化膜２０の露出する部分上に、有機反射防止膜３０を形成し（ステップＳ１２０）、更に、その上に、ポジレジスト３２を塗布する（ステップＳ１２２）。ここで、ポジレジスト３２は、上述のポジレジスト２６と同様に、Ｆ２リソグラフィ用フッ素主鎖ポジレジスト等を用いて、スピンコートにより塗布すればよい。
次に、ポジレジスト３２の露光を行う（ステップＳ１２４）。ここで、露光条件は、上述のステップＳ１２における露光条件と同様にし、同一のフォトマスクを用いる。但し、ここで、フォトマスクは、図１における下方向、右方向にそれぞれ、約３５nmシフトさせて用いる。その後、現像処理を行い（ステップＳ１２６）、必要に応じて、熱処理を施す。これにより、図１０に示すように、ポジレジスト３２に、約１００nm角の開口が形成される。この開口は、第１のハードマスクの開口より、フォトマスクをシフトした分、すなわち、図１０においては右方向に約３５nm、シフトした位置に形成される。
次に、図１１に示すように、このポジレジスト３２をマスクとして、有機反射防止膜３０と、シリコン窒化膜２０とのドライエッチングを行う（ステップＳ１２８）。ここでは、エッチングガスとして、例えば、三フッ化窒素と酸素との混合ガスを用いる。このエッチングガスは、第２のハードマスク２８であるシリコン酸化膜と、シリコン窒化膜２０とのエッチング選択比が十分に大きいガスであり、このエッチングガスにより、シリコン窒化膜２０はエッチングされるが、第２のハードマスク２８は、ほぼ加工されず、第２のハードマスクの形状はそのまま残すことができる。従って、このエッチングにおいては、ポジレジスト３２にも、第２のハードマスク２８にも覆われていない部分のシリコン窒化膜２０のみがエッチングされ、これにより、約６５nm角の開口を有する第１のハードマスク３４が形成される。
次に、図１２に示すように、ポジレジスト３２と、有機反射防止膜３０とを剥離する（ステップＳ１３０）。その後、図１３に示すように、第１、第２のハードマスク３４、２８をマスクとして、低誘電率層間絶縁膜１２をドライエッチングにより加工する（ステップＳ１３２）。その後、第１、第２のハードマスク３４、２８を除去する（ステップＳ１３４）。これにより、図３に示すように、低誘電率層間絶縁膜１２上に所望の穴パターン１４が形成される。
以上説明したように、実施の形態１においては、上方向,左方向にそれぞれ約３５nmパターンを拡張したフォトマスクを用いて、第２のハードマスク２８を形成したのち、このフォトマスクを、下方向、右方向にそれぞれ約３５nmシフトさせた状態で、第１のハードマスク３４を形成する。従って、第１、第２のハードマスク３４、２８の２層のハードマスクにより、低誘電率層間絶縁膜１２は、実際に穴パターン１４を形成する位置においてのみ、約６５nm角露出する。そして、この２層のハードマスクを用いたエッチングにより、低誘電率層間絶縁膜１２上に、所望の穴パターン１４を形成することができる。
ここで、各ハードマスク形成に用いるフォトマスクパターンの開口部４は、実際に被加工膜に形成するパターンより大きく形成されている。具体的には、実施の形態１においては、低誘電率層間絶縁膜１２に形成する穴パターン１４が約６５nm角であるのに対して、フォトマスクパターンの開口部４は、約１００nm角である。従って、各ハードマスク形成のためのポジレジスト２６、３２の露光においては、光強度のコントラストを十分に確保することができ、これにより、レジストに正確なパターンを転写することができる。従って、各ハードマスクに、それぞれ正確なパターンを形成することができる。また、低誘電率層間絶縁膜１２に形成する穴パターン１４は、このようにパターンが正確に形成された２層のハードマスクをマスクとして形成されるため、露光装置の解像度以上に微細なパターンを、より正確に形成することができる。
なお、実施の形態１における穴パターン１４の形成工程の説明においては、簡略化して、１の穴パターン１４のみを図に表している。しかし、この発明は必要に応じて、複数箇所に複数のパターンを形成することができる。また、フォトマスクは、図１に示すような、一定の間隔をおいて、同じ大きさに形成された開口部４を有するパターンに限るものではない。この発明において用いるフォトマスクは、様々な形状の開口を有するものであっても良い。この場合、フォトマスクには、被加工膜に形成するパターンに対して、一定方向、例えば、左、右方向のどちらか一方向、上、下方向のどちらか一方向、あるいは、左右方向のどちらか一方と上下方向のどちらか一方とを組み合わせた方向のいずれかに、所定長さだけ拡張したパターンを形成すればよい。また、露光の際には、通常の位置でこのフォトマスクを用いた後、その拡張方向とは反対側の方向にフォトマスクをシフトさせて露光して、２層のハードマスクを形成すればよい。
また、実施の形態１においては、フォトマスクとして、クロム遮光膜を用いたマスクを用いた。しかし、この発明はこれに限るものではなく、例えば、パターンの形状や周期性等を考慮すれば、ハーフトーン型位相シフトマスクやレベンソン型位相シフトマスク等の位相シフトマスクを用いてもよい。
また、実施の形態１においては、第１、第２のハードマスク３４、２８を形成する際の露光条件として、Ｆ２エキシマレーザを露光光源として、通常照明光源等を用いる場合について説明した。しかし、この発明において露光条件は、これに限るものではなく、例えば、他の波長の光源を用いてもよい。また、パターンの形状や、周期性等を考慮すれば、二点照明光源や四点照明光源や輪帯照明光源等の変形照明を用いてもよい。これら露光条件は、フォトマスクのパターンの周期性、形状、寸法等を考慮して適宜選択すればよい。
また、実施の形態１においては、被加工膜として、低誘電率層間絶縁膜１２を用いた。しかし、この発明においては、これに限るものではなく、他の膜のパターニングにおいても、用いることができる。
また、実施の形態１においては、第１のハードマスク３４としてシリコン窒化膜２０、第２のハードマスク２８として、シリコン酸化膜２２を用いる場合について説明した。しかし、この発明においては、これに限るものではなく、他の膜を用いたものであってもよい。但し、ハードマスクの材料の選択においては、エッチング条件等を考慮して、第１のハードマスクの材料膜と被加工膜とのエッチング選択比や、２つのハードマスク間でのエッチング選択性が、十分に大きく取れる膜を選択する必要がある。また、２つのハードマスク間では、エッチング条件を変えることにより、エッチング選択比が逆転するような膜を選択することも必要である。
また、実施の形態１においては、シリコン窒化膜２０、シリコン酸化膜３４を連続して堆積した後、第２のハードマスク２８を加工し、その後、第１のハードマスク３４を加工する場合について説明した。しかし、この発明においては、この工程順に限るものではない。例えば、シリコン窒化膜２０を堆積した後、まずシリコン窒化膜を加工して、第１のハードマスクを形成し、その後で、シリコン酸化膜３４を堆積して、これを加工し、第２のハードマスクを形成するものであってもよい。この場合にも、フォトマスクをパターン拡張方向と逆の方向にシフトさせて各ハードマスクを形成することにより、被加工膜上の所定の位置に開口を有する、２層のハードマスクを形成することができる。
また、実施の形態１においては、ポジレジスト２６、３２として、Ｆ２リソグラフィ用フッ素主鎖ポジレジストを用いる場合について説明した。しかし、この発明において、レジストはこれにかぎるものではなく、他のレジストであってもよい。また、フォトマスクのパターンとの組み合せを考慮すれば、ネガ型のものを用いてもよい。
また、この発明において、各膜の形成方法や、材料、膜厚、あるいは、エッチング条件、露光条件等は、実施の形態１において説明したものに限るものではない。これらは、この発明の範囲内で、必要に応じて、適宜選択しうるものである。
実施の形態２．
図１４は、この発明の実施の形態２における第１のフォトマスクを説明するための上面図であり、図１５は、実施の形態２における第２のフォトマスクを説明するための上面図である。また、図１６は、第１のフォトマスクと第２のフォトマスクとを重ね合せた状態を説明するための模式図である。
この実施の形態においては、第１のフォトマスク、第２のフォトマスクともに、クロム遮光膜を用いたマスクである。
第１のフォトマスクにおいては、クロム膜による遮光部４０に、開口部４２が形成されている。また、第２のフォトマスクにおいても、クロム膜からなる遮光部４４に、開口部４６が形成されている。ここで、第１のフォトマスクの開口部４２と、第２のフォトマスクの開口部４６とは、同じ大きさの四角形に形成されているが、各開口部４２、４６のフォトマスク全体における位置は、異なっている。また、この開口部４２、４６の大きさは、実際に被加工膜に形成する開口に対応するパターンよりも、大きな開口となっている。
具体的に、第１のフォトマスクと第２のフォトマスクの開口部４０、４２は、図１６に示すように、重ね合せた場合に、それぞれの開口部４０、４２が完全には重ならず、多少のずれをもって重ね合わさるようになっている。ここで、第１、第２のフォトマスクを重ね合せた場合にできる開口部４８は、被加工膜に形成するパターンの開口に対応する位置に、それぞれ、この開口に対応する大きさになるように形成されている。即ち、第１のフォトマスクと、第２のフォトマスクには、同じ大きさの開口部４２、４６が形成されているが、フォトマスク上における各開口部４２、４６の配置位置をずらすことにより、実際に形成されるパターンの大きさに対応させている。従って、この第１のフォトマスクと第２のフォトマスクとを用いて形成される穴パターンは、図１６に示すフォトマスクを重ね合せた場合の開口部４８に対応するものである。
実施の形態２における穴パターンの形成方法は、実施の形態１に説明したのと同様である。しかし、実施の形態１においては、同一のフォトマスクの位置を、拡張方向とは逆の方向に、拡張分だけシフトさせて用いたのに対して、実施の形態２においては、ステップＳ１２の露光において、第２のハードマスクを形成するためのフォトマスクとして、第１のフォトマスクを用いて露光を行い、ステップＳ２４の露光において、フォトマスクをシフトする代わりに、第２のフォトマスクを用いて露光を行って、第２のフォトマスクのパターンを転写したパターンを有する第１のハードマスクを形成する。
これにより、図１６に示すような開口部４８に対応する穴パターンが、低誘電率層間絶縁膜１２に形成される。
以上説明したように、実施の形態２によれば、実際のパターンよりも開口を大きく拡張させた２種のフォトマスクを用いることにより、光強度のコントラストを十分に確保し、各ハードマスクを正確に形成することができる。また、このように正確に形成されたハードマスクを２層に重ねて用いることにより、被加工膜により正確なパターンを形成することができる。
また、特に、実施の形態２においては、２種のフォトマスクを用いて２層のハードマスクを形成する。従って、各フォトマスクに形成する開口部４２、４６は、必ずしも所定のパターンから、一律に拡張したものに限る必要はない。２層のフォトマスクのうち、一方のフォトマスクにおける開口は、実際に被加工対象膜の形成に必要なパターンを中心に、自由な方向に、それぞれのパターンの配置位置に応じて拡張することができる。また、他方のフォトマスクにおける開口は、この拡張方向とは逆の方向に、自由に拡張することができる。即ち、第１のフォトマスクと第２のフォトマスクとを重ね合せた際に開口が、被加工膜に形成する開口に対応するように形成すれば、各フォトマスクのパターンの拡張方向や拡張量は、それぞれの開口部４２、４６の位置や寸法等に応じて、各開口部４２、４６ごとに、ある程度自由に決定することができる。このようにすれば、例えば、大きな開口に対しては、拡張を小さくし、小さな開口に対しては拡張率を大きくするなどして、フォトマスク上に、周期性を有するパターンを形成することもできる。また、例えば、パターンの密集する部分においては、拡張を小さくし、あるいは、拡張方向を変えることで、ある程度の幅の遮光部を確保することもできる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
実施の形態３．
図１７は、この発明の実施の形態３におけるパターンの形成方法について説明するためのフロー図である。また、図１８〜図２２は、この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。
実施の形態３において、パターン形成に用いるフォトマスクは、実施の形態１において説明したのと同様のフォトマスクである。また形成するパターンも、実施の形態１において説明した穴パターン１４と同様のものである。
但し、実施の形態１では、低誘電率層間絶縁膜１２のエッチングにおいて、第１、第２のハードマスク３４、２８を用いたのに対して、実施の形態３においては、２層のレジストマスクを用いてエッチングを行う。即ち、図１に示すフォトマスクにより第１のレジストマスクを形成し、このフォトマスクを右下方向にシフトさせて第１のレジストマスクを形成し、この２層のレジストマスクをマスクとして、低誘電率層間絶縁膜１２のエッチングを行う。以下、詳細に説明する。
まず、図１８に示すように、実施の形態１のステップＳ１０２と同様に、基板１０上に被加工膜である低誘電率層間絶縁膜１２を形成する（ステップＳ３４０）。その後、低誘電率層間絶縁膜１２上に、有機反射防止膜５２を形成し（ステップＳ３４２）、ポジレジスト５４を、スピンコートにより、塗布する（ステップＳ３４４）。なお、有機反射防止膜５２は、後のエッチング時の条件を考慮して、そのエッチングの際、ポジレジスト５４に対して、十分に大きなエッチング選択比を取れるものを選択する。
次に、実施の形態１において説明したフォトマスクをマスクとして、露光、現像処理、ベークを行う（ステップＳ３４６〜Ｓ３５０）。これにより、図１９に示すように、ポジレジスト５４がパターニングされ、フォトマスクの開口部４に対応する開口を有する第１のレジストマスク５６が形成される。なお、ここでの露光条件等は、実施の形態１において説明したものと同様である。
次に、図２０に示すように、第１のレジストマスク５６及び有機反射防止膜５２の露出する部分上に、有機反射防止膜５８を形成する（ステップＳ３５２）。ここで、有機反射防止膜５８により、第１のレジストマスク５６を埋め込んで、有機反射防止膜５８の表面に、第１のレジストマスク５６による凹凸がないようにする。また、有機反射防止膜５８は、後のエッチング時の条件を考慮して、第１のレジストマスク５６に対して、十分に大きなエッチング選択比を取れるものを選択する。また、有機反射防止膜５８の膜厚は、後の露光に使用する光を十分に吸収できる膜厚とする。次に、有機反射防止膜５８上に、ポジレジスト６０をスピンコートにより塗布する（ステップＳ３５４）。
次に、実施の形態１と同様に、フォトマスクを、図１の下方向及び右方向に、約３５nmずつシフトさせて、これをマスクとして、露光、現像、ベークを行う（ステップＳ３５６〜Ｓ３６０）。ここでの露光条件等も、実施の形態１において説明した条件と同様である。これにより、図２１に示すように、右下方向に各３５nmずつシフトさせた状態のフォトマスクの開口に対応する開口部４が、ポジレジスト６０上に形成され、第２のレジストマスク６２が形成される。なお、ここで、第１のレジストマスク５６の上には、露光光を十分に吸収する膜厚で、有機反射防止膜５８が形成されている。従って、この露光の際において、ポジレジスト６０と共に、第１のレジストマスク５６が感光してしまうのを防ぐことができる。
次に、図２２に示すように、第２のレジストマスク６２をマスクとして、開口底部において露出する有機反射防止膜５８、５２をエッチングする（ステップＳ３６２）。ここでは、第１、第２のレジストマスク５６、６２は、有機反射防止膜５２、５８に対して十分にエッチング選択比が持てる材料により形成されているため、有機反射防止膜５２、５８のエッチングにおいて、各レジストマスク５６、６２がエッチングされず、ほぼそのままの形状で残すことができる。
その後、第１のレジストマスク５６と、第２のレジストマスク６２とをマスクとして、低誘電率層間絶縁膜１２のエッチングを行う（ステップＳ３６４）。ここで、第１のレジストマスク５６と第２のレジストマスク６２とが重なりあっている図２２の状態においては、低誘電率層間絶縁膜１２の表面が露出しているのは、穴パターン１４を形成する部分上においてのみである。従って、この部分がエッチングされ、低誘電率層間絶縁膜１２に穴パターン１４が形成される。
その後、第１のレジストマスク５６と、第２のレジストマスク６２とを剥離する（ステップＳ３６６）。以上のようにしても、実施の形態１にした図３と同様の穴パターンを形成することができる。
以上説明したように、実施の形態３によれば、穴パターンの形成において、ハードマスクを用いず、レジストマスクを用いている。実施の形態１においては、第１、第２のハードマスクの材料膜を積層した後、レジストパターンを形成した後で、レジストパターンをマスクとして、各ハードマスクをエッチングする。これに対して、実施の形態３では、第１、第２のレジストマスクを形成して、このレジストマスクを、低誘電率層間絶縁膜１２エッチングの際のマスクとして直接用いている。従って、パターン形成の工程数を減少させ、形成時間を短縮化することができ、これにより、半導体装置や、液晶装置等のスループット向上を図ることができる。
また、実施の形態３においても、被加工膜に形成するパターンに対応するパターンを、所定の方向に拡張して開口したパターンを用いて、第１のレジストマスク、第２のレジストマスクをそれぞれ形成する。従って、露光における光強度のコントラストを十分に確保することができ、より設計パターンに忠実な開口を、確実に形成することができる。
また、実施の形態３においては、実施の形態１において説明したフォトマスクを用いる場合について説明した。しかし、この発明において用いるフォトマスクは、１枚のマスクをシフトさせて使用するものに限るものではなく、例えば、実施の形態２において説明したような、２枚のフォトマスクを用いたものであっても良い。このようなマスクを用いる場合にも、露光における光強度のコントラストを十分に確保することができ、より設計パターンに忠実な開口を確実に形成することができる。
また、実施の形態３においては、第２のレジストマスク６２形成のためのポジレジスト６０の塗布前に、有機反射防止膜５８を形成する（ステップＳ３５４）。これにより、有機反射防止膜５８の形成により、第１のレジストマスク５６による凹凸を平坦にすることができ、ポジレジスト６０を均一に塗布することができる。また、更に、有機反射防止膜５８を十分な膜厚に形成することにより、露光光を吸収させ、第１のレジストマスク５６が、ポジレジスト６０の露光の際に、同時に感光されて、変形することを防止することができる。従って、有機反射防止膜５８を形成することにより、より正確な微細パターンの形成を実現することができる。
しかし、この発明は、このように、有機反射防止膜５８の膜厚を、露光光を吸収する膜厚に形成する場合に限るものではない。この発明においては、例えば、第１のレジストマスク５６形成用のポジレジストとしては、感度小さいもの、第２のレジストマスク６２形成用のポジレジストとしては、感度の大きいもの、といった感度の違う２種類のレジストを用いてもよい。このようにしても、第２のレジストマスク６２形成時の露光において、第１のレジストマスク５６が感光するのを抑えることができる。
また、ここでは、第１のレジストマスクを形成した後、再び、有機反射防止膜とポジレジストを形成し、これを露光することにより、第２のレジストマスクを形成する場合について説明した。しかし、この発明において、レジストマスクの形成工程はこれに限るものではなく、例えば、第１のレジスト、有機反射防止膜、第２のレジストを続けて塗布した後、第２のレジストを露光、現像し、有機反射防止膜をエッチングした後、第１のレジストを露光、現像して、第１のレジストマスクを形成するものなどが考えられる。但し、この場合には、２つのレジストとして、それぞれ、感度の異なるものを用い、かつ、第２のレジストの感度を小さくし、第１のレジストの感度を大きいものとする必要がある。
また、実施の形態３においては、第１、第２のマスクともに、レジストマスクを用いたが、この発明は、これに限るものではない。例えば、第１層のマスクにのみ、実施の形態１と同様に、第１のハードマスク３４を形成し（ステップＳ１０４〜Ｓ１１６）、第２層のマスクには、実施の形態３において説明したようなレジストマスク６２を用いてもよい。この場合、まず、第１のハードマスク３４を加工して形成した後に、有機反射防止膜とポジレジストを塗布して、第２層のレジストマスクを形成すればよい。また、第１のハードマスク、ポジレジストを積層した後、第２のレジストマスクを形成し、その後、この上に、有機反射防止膜を形成した後、再びレジストを塗布し、これを露光し、その後に、ハードマスクをエッチングしたものでもよい。このようにすれば、第２層のマスク形成において、ハードマスク用材料膜のエッチング工程を削除することができ、スループットの向上を図りつつ、より正確な微細パターンを形成することができる。
ところで、例えば、一般に、実施の形態１のようにハードマスクを用いる場合、ハードマスクと、加工対象膜とのエッチング選択比を十分に大きく取れば、ハードマスク自体は、比較的薄くすることができる。従って、ハードマスク形成用に用いるレジストの膜厚も薄くすることができ、正確な露光を行うことができる。これに対して、実施の形態３のように、膜厚の比較的厚い加工対象膜を、レジストマスクを用いて直接加工するためには、ある程度レジストの膜厚を確保する必要がある。従って、ハードマスクを用いる実施の形態１と比べた場合には、微細加工の精度は劣っている。一方、レジストマスクを用いる場合には、ハードマスク形成の場合より、工程数を少なくすることができる。
従って、パターンの形成の際には、パターン加工に必要な精度や、生産性等を考慮して、ハードマスクを用いるか、あるいは、レジストマスクを用いるか、あるいは、第１のマスクをハードマスクとし第２のマスクをレジストマスクとして用いるかの、選択をおこなえばよい。
その他の部分は、実施の形態１と同様であるから説明を省略する。
実施の形態４．
図２３は、この発明の実施の形態４における半導体装置について説明するための断面模式図である。また、図２４は、この発明の実施の形態４における半導体装置の製造方法について説明するためのフロー図である。また、図２５〜図３６は、実施の形態４における半導体装置の各製造過程における状態を説明するための断面模式図である。
実施の形態４においては、上述した実施の形態１の穴パターン形成方法を用いて、シングルダマシン法による配線構造を有する半導体装置の製造を行う。以下、図２３〜図３６を用いて具体的に説明する。
図２３に示すように、実施の形態４において形成する半導体装置において、基板６６上には、トランジスタ６８が形成されている。また、基板６６上に、トランジスタ６８を埋め込んで、シリコン酸化膜７０が形成されている。シリコン酸化膜７０は、層間絶縁膜であり、その膜厚は、約６００nmである。シリコン酸化膜７０には、トランジスタ６８のソース／ドレインに至るコンタクトプラグ７２が形成されている。コンタクトプラグ７２は、コンタクトホール７４に、窒化チタン、チタンの２層からなるバリアメタル７６を介して、タングステン７８が埋め込まれて構成されている。
シリコン酸化膜７０上には、低誘電率層間絶縁膜８０が形成されている。低誘電率層間絶縁膜８０の膜厚は、約１３０nmである。低誘電率層間絶縁膜８０を貫通して、コンタクトプラグ７２に接続する金属配線８２が形成されている。金属配線８２は、ホール８４に、窒化タンタル、タンタルの２層からなるバリアメタル８６を介して、銅（Ｃｕ）８８が埋め込まれて構成されている。
低誘電率層間絶縁膜８０上には、低誘電率層間絶縁膜９０が形成されている。低誘電率層間絶縁膜９０の膜厚は、約２５０nmである。低誘電率層間絶縁膜９０を貫通して、金属配線８２に接続するビアプラグ９２が形成されている。ビアプラグ９２は、ビアホール９４に、窒化タンタル、タンタルの２層からなるバリアメタル９６を介して、銅９８が埋め込まれて構成されている。
以上のように構成された半導体装置を製造する場合には、シリコン酸化膜７０、低誘電率層間絶縁膜９０に、それぞれ必要な開口を形成する際に、実施の形態１〜３において説明したような方法を用いる。これについて、以下に具体的に説明する。
まず、図２５に示すように、基板６６上に、ゲート、ソース／ドレイン等を形成して、トランジスタ６８を形成する（ステップＳ４０２）。
次に、基板６６上に、トランジスタ６８を埋め込むようにして、層間絶縁膜として、シリコン酸化膜７０を形成する（ステップＳ４０４）。ここでは、プラズマＣＶＤ法を用いて、シリコン酸化膜を堆積した後、ＣＭＰによる平坦化を行う。平坦化後、基板６６表面からのシリコン酸化膜７０の膜厚は、約６００nmとなるようにする。
次に、シリコン酸化膜７０に、コンタクトホール７４を開口する（ステップＳ４０６）。このコンタクトホール７４の開口においては、実施の形態１において説明したステップＳ４〜Ｓ３６と同様の方法を用いる。
まず、図２６に示すように、シリコン酸化膜７０上に、シリコン窒化膜１２０、シリコン酸化膜１２２を、それぞれ、膜厚が約８０nmとなるように堆積する。その後、有機反射防止膜１２４、ポジレジスト１２６を形成する。その後、実施の形態１で説明したフォトマスクを用いて、ポジレジスト１２６の露光、現像をおこなう。更に、ポジレジスト１２６をマスクとして、有機反射防止膜１２４、シリコン酸化膜１２２のエッチングを行う。これにより、図２７に示すように、フォトマスクに対応する開口を有する第２のハードマスク１２８が形成される。その後、ポジレジスト１２６及び有機反射防止膜１２４を除去する。
尚、ここで用いるフォトマスクは、実施の形態１において説明したフォトマスクであり、このパターンにより、６５nm技術ノードに対応して６５nm径のコンタクトホールを形成できる。
次に、図２８に示すように、シリコン窒化膜１２０の表面が露出する部分及び第２のハードマスク１２８上に、有機反射防止膜１３０を形成し、更に、その上に、ポジレジスト１３２を形成する。次に、実施の形態１と同様に、図２９に示すように、フォトマスクを、図１の下方向及び右方向に約３５nmずつ移動して、このマスクを用いて、ポジレジスト１３２の露光、現像を行う。その後、図３０に示すように、ポジレジスト１３２をマスクとして、有機反射防止膜１３０、シリコン窒化膜１２０のエッチングを行う。これにより、シリコン窒化膜１２０のコンタクトホール７４を形成する位置に対応する位置に開口が形成され、第１のハードマスク１３４が形成される。その後、ポジレジスト１３２と有機反射防止膜１３０とを剥離する。
次に、図３１に示すように、第１のハードマスク１３４と、第２のハードマスク１２８とをマスクとして、シリコン酸化膜７０のエッチングを行い、エッチング後、第１のハードマスク１３４と第２のハードマスク１２８とを除去する。これにより、シリコン酸化膜７０に、コンタクトホール７４が形成される。
なお、コンタクトホール７４の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態１と同様である。
次に、コンタクトホール７４にバリアメタル７６として、窒化チタン、チタンの２層の膜を蒸着する（ステップＳ４０８）。更に、コンタクトホール７４内に、タングステン７８を埋め込み（ステップＳ４１０）、表面にシリコン酸化膜７０が露出するよう、エッチバックを行う（ステップＳ４１２）。これにより、図３２に示すように、シリコン酸化膜７０に、ソース／ドレインに接続するコンタクトプラグ７２が形成される。
次に、シリコン酸化膜７０上に、低誘電率層間絶縁膜８０を形成する（ステップＳ４１４）。低誘電率層間絶縁膜８０は、プラズマＣＶＤ法により、膜厚１３０nmに堆積する。その後、低誘電率層間絶縁膜８０に、ホール８４を形成する（ステップＳ４１６）。このホールの形成においては、通常のホールの形成方法を用いる。
具体的には、低誘電率層間絶縁膜８０上に、ハードマスクとしてシリコン窒化膜を形成する。その後、有機反射防止膜、Ｆ２リソグラフィ用フッ素主鎖ポジレジストを堆積して、これをパターニングする。パターニングにおいては、Ｆ２エキシマレーザを露光光源として、センターシグマ（σ）０．４、σの半径が０．０５の四点照明光源を用いる。また、レンズ開口数ＮＡは、０．９５とする。フォトマスクとしては、ホール８４の位置に開口を有する５％透過率のハーフトーン位相シフトマスクを用いる。この条件により、レジストを露光した後、現像処理を行う。これによりパターンが形成されたレジストをマスクとして、シリコン窒化膜をドライエッチングする。ドライエッチングにおいては、四フッ化炭素と酸素とアルゴンの混合ガス用いる。レジスト及び有機反射防止膜を剥離した後、シリコン窒化膜をマスクとして、低誘電率層間絶縁膜８０のドライエッチングを行う。これにより、低誘電率層間絶縁膜８０にホール８４が形成される。その後、シリコン窒化膜からなるハードマスクを除去する。
次に、ホール８４の内壁に、バリアメタル８６を形成する（ステップＳ４１８）。バリアメタル８６は、窒化タンタルと、タンタルの２層膜を、プラズマＣＶＤで蒸着することにより形成する。その後、ホール８４内に、電解メッキ法により、銅８８を埋め込み（ステップＳ４２０）、ＣＭＰによる平坦化をおこなう（ステップＳ４２２）。これにより、図３３に示すように、低誘電率層間絶縁膜８０に、コンタクトプラグ７２に接続する金属配線８２が形成される。
次に、低誘電率層間絶縁膜８０上に、低誘電率層間絶縁膜９０を形成する（ステップＳ４２４）。低誘電率層間絶縁膜９０は、プラズマＣＶＤ法により、膜厚約２５０nmに堆積する。その後、低誘電率層間絶縁膜９０に、ビアホール９４を形成する（ステップＳ４２６）。ビアホール９４の形成においても、コンタクトホール７４の形成と同様に、実施の形態１におけるステップＳ１０４〜Ｓ１３４と同様の方法を用いる。
具体的には、低誘電率層間絶縁膜９０上に、シリコン窒化膜２２０、シリコン酸化膜２２２を、プラズマＣＶＤ法により、膜厚約８０nmに形成する。その後、有機反射防止膜２２４、ポジレジスト２２６を成膜する。次に、ポジレジスト２２６の露光、現像処理を行い、ポジレジスト２２６をパターニングする。この露光においては、実施の形態１のように、低誘電率層間絶縁膜９０に形成する開口に対応する位置に、対応する開口の大きさよりも、上方向及び左方向に、約３５nmずつ拡張した開口を有するフォトマスクを用いる。
次に、ポジレジスト２２６をマスクとして、有機反射防止膜２２４、シリコン酸化膜２２２のエッチング等を行うことにより、図３４に示すように、シリコン酸化膜２２２にパターンが形成され、第２のハードマスク２２８が形成される。
次に、ポジレジスト２２６と有機反射防止膜２２４の剥離後、シリコン窒化膜２２０及び第２のハードマスク２２８上に、有機反射防止膜２３０、ポジレジスト２３２を形成し、露光、現像処理により、ポジレジスト２３２をパターニングする。この露光においては、上述した低誘電率層間絶縁膜９０にパターンを形成するためのマスクを用いるが、ここでは、下方向及び右方向に、約３５nmずつマスクをシフトさせて用いる。
その後、パターニングされたポジレジスト２３２をマスクとして、有機反射防止膜２３０、シリコン窒化膜２２０のエッチングを行う。これにより、図３５に示すように、シリコン窒化膜２２０がパターニングされ、第１のハードマスク２３４が形成される。
ポジレジスト２３２と有機反射防止膜２３０の剥離後、図３６に示すように、第１、第２のハードマスク２３４、２２８をマスクとして、低誘電率層間絶縁膜９０のエッチングを行い、ビアホール９４を形成する。その後、第１、第２のハードマスク２３４、２２８を除去する。
なお、ビアホール９４の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態１と同様である。
次に、ビアホール９４内壁に、窒化タンタルとタンタルの２層膜からなるバリアメタル９６を形成し（ステップＳ４２８）、電解メッキ法により銅９８を埋め込み（ステップＳ４３０）、ＣＭＰによる平坦化をおこなう（ステップＳ４３２）。これにより、図２３に示すように、低誘電率層間絶縁膜９０に、ビアプラグ９２が形成される。
以上のようにして、シングルダマシン構造の多層配線層を有する半導体装置が形成される。なお、必要に応じて、更に上層に、配線層を積層すればよい。
以上説明したように、この発明の実施の形態４によれば、実施の形態１において説明した２層のマスクを用いたパターン形成方法によりパターンの形成を行う。従って、微細なパターンをパターン設計に忠実に形成することができ、信頼性の高い半導体装置を得ることができる。
なお、実施の形態４においては、簡略化のため、各図に、１のコンタクトプラグ７２、金属配線８２、ビアプラグ９２を表している。しかし、この発明は、この構造に限られるものではなく、必要な箇所に、必要な配線層を、実施の形態４と同様の方法により製造することができる。
また、この実施の形態４においては、シングルダマシン構造の配線層を有する半導体装置を形成する場合について説明した。しかし、この発明は、他の半導体装置や、あるいは液晶装置など、微細パターンを形成する必要がある場合に広く適用することができる。
また、実施の形態４においては、コンタクトホール７４と、ビアホール９４とを、実施の形態１において説明した２層のハードマスクを用いる方法を用いて形成し、一方、ホール８４は、通常の方法により形成する場合について説明した。これは、より微細な加工が必要な部分に、特に、この発明による方法を適用したものであるが、しかし、この発明においては、これに限るものではない。例えば、コンタクトホール７４、９４を、実施の形態２に説明した２つのフォトマスクを用いて形成する方法や、実施の形態３において説明した２層のレジストマスク、あるいは、ハードマスクとレジストマスクとを組み合わせたマスクを用いる方法等により形成するものであってもよい。同様に、ホール８４の形成においても、実施の形態１〜３において説明したこの発明の方法を適用したものであってもよい。このようなパターン形成方法の選択は、形成するパターンの寸法や、生産性等を考慮して、適宜選択すればよい。但し、被加工膜と、第１のハードマスクとのエッチング選択比等は十分に大きく取れる材料を用いることが必要である。
その他の部分は、実施の形態１〜３と同様であるから説明を省略する。
実施の形態５．
実施の形態５における半導体装置は、上述の実施の形態１〜３において説明したパターン形成方法を、ゲート電極の形成に利用して形成したものである。これについて、以下、具体的に説明する。
図３７は、この発明の実施の形態５におけるフォトマスクを説明するための模式図であり、図３７（ａ）は、実施の形態５におけるフォトマスクの上面を表し、図３７（ｂ）は、フォトマスクを２枚、所定の方向にずらして重ね合せた状態を説明するための模式図である。実施の形態５においては、フォトマスクは、実施の形態１に説明したものと同様に、クロム遮光膜を用いたマスクである。
図３７（ａ）に示すように、フォトマスクにおいては、クロム膜による遮光部５０２に、開口部５０４が形成されている。開口部５０４は、露光光を透過する部分である。後述するが、実施の形態５においては、このフォトマスクは、ダミー層間膜に、ゲート電極形成のための開口を形成するために用いるものである。但し、フォトマスクに設けられている開口部５０４は、ダミー層間膜に形成する開口に対応するパターンよりも、図３７（ａ）における左下約４５度方向、即ち、下、左方向に、それぞれ大きく拡張して形成されている。
実際に開口を形成する場合には、所定の位置と、この位置から、図３７（ａ）に矢印で示すように、右上約４５度方向に、所定距離移動させた位置との２つの位置で、このフォトマスクを用いて２層のマスクを形成する。このとき、図３７（ｂ）に示すように、移動前と移動後とで、フォトマスクを重ねた場合にできる開口５０６は、実際にダミー層間膜に形成する開口に対応するパターンとなる。
図３８は、この発明の実施の形態５において形成する半導体装置を説明するための断面模式図である。
図３８に示すように、基板５１０の、素子分離領域５１２により分離された領域には、拡散層であるソース/ドレイン５１４が形成されている。基板５１０のソース/ドレイン５１４に挟まれた領域上には、ゲート絶縁膜５１６が形成され、ゲート絶縁膜５１６上には、ゲート電極５１８が形成されている。ゲート電極５１８及びゲート絶縁膜５１６の側面には、サイドウォール５２０が形成されている。
図３９は、この発明の実施の形態５における半導体装置の製造方法について説明するためのフロー図である。また、図４０〜図５２は、半導体装置の各製造過程における状態を説明するための断面模式図である。
以下、図を用いて、この発明の実施の形態５における半導体装置の製造方法について具体的に説明する。
まず、図４０に示すように、素子分離領域５１２が形成された基板５１０上に、ゲート絶縁膜５１６として、シリコン酸窒化膜を、プラズマＣＶＤ（Chemical Vapor Deposition）により形成する（ステップＳ５０２）。その後、閾値調整用のイオン注入を行う。次に、ダミー層間膜として、シリコン窒化膜５２４を形成する（ステップＳ５０４）。ここでは、プラズマＣＶＤ法により、膜厚約１５０nmになるように成膜する。
次に、ダミー層間絶縁膜であるシリコン窒化膜５２４に、実施の形態１のステップＳ１０４〜Ｓ１３２と同様の方法により、開口を形成する。以下、具体的に説明する。
まず、シリコン窒化膜５２４上に、第１のハードマスク用の膜としてシリコン酸化膜５２６を形成する（ステップＳ５０６）。ここで、シリコン酸化膜５２６は、プラズマＣＶＤ法により、膜厚約５０nmに形成する。シリコン酸化膜５２６の上に、更に、第２のハードマスク用の膜として、シリコン窒化膜２８を形成する（ステップＳ５０８）。シリコン窒化膜５２８は、プラズマＣＶＤ法により、膜厚約５０nmに形成する。
次に、シリコン窒化膜５２８上に、有機反射防止膜５３０を形成し（ステップＳ５１０）、更に、その上に、ポジ型の感光剤であるポジレジスト５３２を塗布する（ステップＳ５１２）。
次に、図４１に示すように、ポジレジスト５３２の露光、現像を行う（ステップＳ５１４）。ここでは、波長１５７．６nmの、Ｆ２エキシマレーザを露光光源として、センターシグマ（σ）が０．７の通常照明光源を用いる。また、レンズ開口数ＮＡは、０．９５とする。また、フォトマスクとしては、図３７（ａ）に示したようなフォトマスクを用いる。その後、現像処理を行い、必要に応じて熱処理を施す。これにより、ポジレジスト５３２に、フォトマスクの開口部５０４に対応する開口を有するパターンが転写される。
次に、図４２に示すように、パターニングされたポジレジスト５３２をマスクとして、有機反射防止膜５３０及びシリコン窒化膜５２８のドライエッチングを行う（ステップＳ５１６）。エッチングガスとしては、例えば、三フッ化窒素と、酸素との混合ガスを用いる。これにより、有機反射防止膜５３０と、シリコン窒化膜５２８とがエッチングされて、シリコン窒化膜５２８に開口５３４が形成され、第２のハードマスクが形成される。
尚、ここで用いるエッチングガスは、シリコン酸化膜５２６と、シリコン窒化膜５２８とのエッチング選択比を大きく取ることができるものである。即ち、ここでは、シリコン窒化膜５２８はエッチングされ、第２のハードマスク５２８が形成されるが、シリコン酸化膜５２６は、ほぼエッチングされない状態で残すことができる。
次に、図４３に示すように、ポジレジスト５３２と、有機反射防止膜５３０とを剥離する（ステップＳ５１８）。その後、図４４に示すように、開口５３４内部を含めて、第２のハードマスク５２８及びシリコン酸化膜５２６の表面に露出する部分上に、有機反射防止膜５３６を形成し（ステップＳ５２０）、更に、その上に、ポジレジスト５３８を塗布する（ステップＳ５２２）。ここで、ポジレジスト５３８は、上述のポジレジスト５３２と同様に、Ｆ２リソグラフィ用フッ素主鎖ポジレジスト等を用いて、スピンコートにより塗布すればよい。
次に、ポジレジスト５３８の露光、現像処理を行う（ステップＳ５２４）。ここで、露光条件は、上述のステップＳ５１４における露光条件と同様にし、同一のフォトマスクを用いる。但し、フォトマスクは、図３７における上方向、右方向にそれぞれ所定距離分、即ち、開口５０４の拡張分、シフトさせて用いる。その後、現像処理を行い、必要に応じて、熱処理を施す。これにより、図４５に示すように、ポジレジスト５３８に、所定の開口が形成される。この開口は、第２のハードマスク５２８の開口位置より、フォトマスクをシフトした位置、即ち、図４５においては右方向にシフトした位置に形成される。
次に、図４６に示すように、このポジレジスト５３８をマスクとして、有機反射防止膜５３６と、シリコン酸化膜５２６とのドライエッチングを行う（ステップＳ５２６）。ここでは、エッチングガスとして、例えば、八フッ化シクロブタン（Ｃ４Ｆ８）と酸素とアルゴンとの混合ガスを用いる。このエッチングガスは、第２のハードマスク５２８であるシリコン窒化膜と、シリコン酸化膜５２６とのエッチング選択比を十分に大きく取れるガスである。即ち、このエッチングガスにより、シリコン酸化膜５２６はエッチングされるが、第２のハードマスク５２８は、ほぼ加工されず、第２のハードマスク５２８の形状をそのまま残すことができる。従って、このエッチングにおいては、シリコン酸化膜５２６の、ポジレジスト５３８にも第２のハードマスク５２８にも覆われていない部分のみがエッチングされ、これにより、開口５４０を有する第１のハードマスク５２６が形成される。この開口５４０は、図３７（ｂ）に示したような、２枚のフォトマスクを、所定方向にずらして重ね合せたときにできる開口５０６に対応する開口である。
次に、図４７に示すように、ポジレジスト５３８と、有機反射防止膜５３２とを剥離する（ステップＳ５２８）。その後、図４８に示すように、第１、第２のハードマスク５２６、５２８をマスクとして、シリコン窒化膜５２４をドライエッチングにより加工する（ステップＳ５３０）。ここでは、エッチングガスとして、酸フッ化窒素と酸素との混合ガスを用いる。これにより、シリコン窒化膜５２４に所望の開口５４２が形成される。なお、このエッチングの際には、第２のハードマスク５２８も、同時にある程度エッチングされる。しかし、第１のハードマスク５２６には、シリコン窒化膜５２４に形成する開口５４２に対応する開口５４０が形成されており、かつ、シリコン窒化膜５２４と、第１のハードマスク５２６とのエッチング選択比は十分に大きく取ることができる。従って、第２のハードマスク５２８が同時にエッチングされても、正確にシリコン窒化膜５２４のエッチングを行うことができる。次に、図４９に示すように、第１、第２のハードマスク５２６、５２８を除去する（ステップＳ５３２）。
次に、ゲート電極５１８の材料を開口５４２内に埋め込む（ステップＳ５３４）。ここでは、ゲート電極材料として、多結晶ポリシリコンを用いることとし、プラズマＣＶＤ法により、開口５４２内に、多結晶ポリシリコンを埋め込む。その後、図５０に示すように、エッチバックを行い、シリコン窒化膜５２４の表面を露出させる。これにより、ゲート電極５１８が形成される。
次に、図５１に示すように、シリコン窒化膜５２４を除去する（ステップＳ５３６）。ここでは、熱リン酸を用いたウェットエッチングを行う。これにより、ダミー層間絶縁膜であるシリコン窒化膜５２４が除去される。その後、サイドウォール５２０を形成（ステップＳ５３８）や、イオン注入によるソース/ドレイン５１４の形成等を行い、図２に示すような半導体装置が形成される。
以上説明したように、実施の形態５においては、下方向、左方向にそれぞれパターンを拡張したフォトマスクを用いて、第２のハードマスク５２８を形成したのち、このフォトマスクを、上方向、右方向に移動した状態で用いて、第１のハードマスク５２６を形成する。従って、第１のハードマスク５２６は、シリコン窒化膜５２４に形成する開口５４２に対応する部分においてのみ開口するマスクとなる。従って、第１のハードマスク５２６を用いたエッチングにより、シリコン窒化膜５２４に、限界解像度より更に微細な、所望の開口５４２を形成することができ、これにより、微細なゲート電極５１８を形成することができる。
また、各ハードマスク５２６、５２８の形成に用いるフォトマスクの開口部５０４は、実際に、シリコン窒化膜５２４に形成するパターンより大きく形成されている。従って、各ハードマスク形成のためのポジレジスト５２６、５２８の露光においては、十分に裕度を確保して、露光を行うことができる。従って、レジストに正確なパターンを転写することができる。従って、正確に、シリコン窒化膜５２４に開口５４２を形成することができ、正確な寸法のゲート電極５１８を形成することができる。
また、ここでは、シリコン窒化膜５２４を、ダミー層間膜として形成し、シリコン窒化膜５２４に開口５４２を形成したのち、この開口５４２に、ゲート電極材料を埋め込むことにより、ゲート電極５１８を形成する。従って、ゲート電極５１８の寸法が微細化しても、レジストの倒壊することなく、レジストの膜厚を確保した状態で、エッチングを行うことができる。
なお、実施の形態５においては、フォトマスクとして、クロム遮光膜を用いたマスクを用いた。しかし、この発明はこれに限るものではなく、例えば、パターンの形状や周期性等を考慮すれば、ハーフトーン型位相シフトマスクやレベンソン型位相シフトマスク等の位相シフトマスクを用いてもよい。
また、実施の形態５においては、第１、第２のハードマスク５２６、５２８を形成する際の露光条件として、Ｆ２エキシマレーザを露光光源として、通常照明光源等を用いる場合について説明した。しかし、この発明において露光条件は、これに限るものではなく、例えば、他の波長の光源を用いてもよい。また、パターンの形状や、周期性等を考慮すれば、二点照明光源や四点照明光源や輪帯照明光源等の変形照明を用いてもよい。これら露光条件は、フォトマスクのパターンの周期性、形状、寸法等を考慮して適宜選択すればよい。
また、実施の形態５においては、ダミー層間膜として、シリコン窒化膜５２４を用いた。しかし、この発明においては、ダミー層間膜は、シリコン窒化膜５２４に限るものではなく、他の絶縁膜を用いたものであってもよい。
また、実施の形態５においては、第１のハードマスク５２６としてシリコン酸化膜、第２のハードマスク５２８として、シリコン窒化膜を用いる場合について説明した。しかし、この発明においては、これに限るものではなく、他の膜を用いたものであってもよい。但し、ハードマスクの材料としては、エッチング条件等を考慮して、第１のハードマスクの材料膜と下層のダミー層間膜とのエッチング選択比や、第１、第２のハードマスク間でのエッチング選択比を、十分に大きく取れるものを選択する必要がある。また、第１、第２のハードマスク間では、エッチング条件を変えることにより、エッチング選択比が逆転するような膜を選択することも必要である。また、実施の形態５においては、２層のハードマスクを用いてパターンを形成する場合について説明した。しかし、この発明においては、これに限るものではなく、実施の形態１〜４に説明したように、２層のレジストマスクを用いたものや、ハードマスクとレジストマスクを用いたものであってもよい。
その他は、実施の形態１〜４と同様であるから説明を省略する。
実施の形態６．
図５２は、この発明の実施の形態６における半導体装置を説明するための断面模式図である。
実施の形態６における半導体装置は、２５nmのダマシンゲート構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を有するものである。
図５２に示すように、実施の形態６における半導体装置においては、実施の形態５の半導体装置と同様に、基板６１０の素子分離領域６１２により分離された領域に、ソース/ドレイン６１４が形成されている。また、基板６１０上には、層間絶縁膜として、シリコン酸化膜６１６が設けられている。また、シリコン酸化膜６１６には、基板６１０のソース/ドレイン６１４に挟まれた領域に達するように開口６１８が設けられている。また、開口６１８の、内壁を含む表面全面に、ゲート絶縁膜６２０が形成されている。開口６１８内部には、ゲート絶縁膜６２０を介して、ゲート電極６２２が埋め込まれている。更に、開口６１８内部のゲート絶縁膜６２０の側面には、サイドウォール６２４が形成されている。
図５３は、この発明の実施の形態６における半導体装置の製造方法を説明するための断面模式図である。また、図５４〜図５９は、この発明の実施の形態６における半導体装置の各製造工程における状態を説明するための断面模式図である。
実施の形態６における半導体装置の製造方法は、実施の形態５において説明した半導体装置の製造方法に類似するものである。但し、実施の形態５においては、ゲート電極形成後、ダミー絶縁膜を除去することにより、トランジスタを形成したのに対して、実施の形態６においては、ダミーゲート電極形成後、絶縁膜を除去して、新たな絶縁膜を形成した後、ダミーゲート電極を除去して、ここに、ゲート絶縁膜を介してゲート電極を形成することにより、トランジスタのゲートが形成される。以下、具体的に説明する。
まず、図５４に示すように、実施の形態５におけるステップＳ５０２〜Ｓ５３４と同様に、第２のハードマスク５２８と、第１のハードマスク５２６とを用いて、シリコン窒化膜（ダミー層間膜）５２４に開口５４２を形成し、ここにゲート電極材料を埋め込むことにより、ダミーゲート電極５１８を形成する(ステップＳ６０２〜Ｓ６３４)。但し、実施の形態６において形成するゲート電極５１８は、実施の形態５とは異なり、ダミーゲート電極である。また、ここで形成するゲート絶縁膜５１６も、実施の形態５とは異なり、ダミーゲート絶縁膜である。
更に、図５５、図５６に示すように、実施の形態５と同様に、シリコン窒化膜５２４を除去し、サイドウォール６２４の形成、イオン注入によるソース/ドレイン６１４の形成を行う（ステップＳ６３６〜Ｓ６３８）。
次に、図５７に示すように、層間絶縁膜として、シリコン酸化膜６３０を形成する（ステップＳ６４０）。ここでは、プラズマＣＶＤ法により、ダミーゲート電極５１８を埋め込むようにして、シリコン酸化膜６１６を堆積した後、ダミーゲート電極５１８の表面が露出するまで、エッチバックを行う。ここで、最終的なシリコン酸化膜６１６の膜厚は約１５０nmとする。
次に、ダミーゲート電極５１８を除去する（ステップＳ６４２）。ここでは、ＴＭＡＨ等のアルカリ溶液を用いたウェットエッチングを行う。その後、ダミーゲート絶縁膜５１６の除去を行う（ステップＳ６４４）。ここでは、１００：１ＤＨＦを用いる。これにより、図５８に示すように、シリコン酸化膜６１６に、開口６１８が形成される。
次に、図５９に示すように、開口６１８内壁を含めて、表面に露出する部分全面に、ゲート絶縁膜６２０を形成する（ステップＳ５６）。ここでは、ゲート絶縁膜６２０は２層構造とし、薄いシリコン酸窒化膜を形成した後、高誘電率ゲート絶縁膜を形成することにより、ゲート絶縁膜６２０が形成される。
次に、開口６１８内部に、電極材料を埋め込む（ステップＳ５８）。ここでは、窒化チタニウム（ＴｉＮ）、チタニウム、タングステン等の金属材料を用いる。これにより、ゲート電極６２２が形成される。このようにして、図５２に示す半導体装置が形成される。
以上説明したように、この実施の形態６においては、ダマシンゲートを形成する。また、ここで、ダミー層間膜であるシリコン窒化膜５２４に開口５４２を形成するためのリソグラフィにおいては、実施の形態５と同様に、２つのハードマスク５２６、５２８を重ね合せて用いている。これにより、解像度以上の微細な開口５４２を形成することができ、微細なダマシンゲート構造を有するトランジスタを形成することができる。また、ここでは、ダマシンゲート構造を有するトランジスタを用いているため、ゲート電極６２２の金属が拡散するのを抑えることができる。したがって、よりデバイス特性の良好な半導体装置を得ることができる。
なお、この発明において、各膜の形成方法や、材料、膜厚、あるいは、エッチング条件、露光条件等は、実施の形態２において説明したものに限るものではない。これらは、この発明の範囲内で、必要に応じて、適宜選択しうるものである。
その他は、実施の形態１と同様であるから説明を省略する。
なお、例えば、実施の形態１のステップＳ１０４〜Ｓ１３０、あるいは、実施の形態３のステップＳ３４２、Ｓ３６２を実行することにより、この発明のマスク形成工程が実行され、ステップＳ１３２、Ｓ３６４を実行することにより、エッチング工程が実行される。
また、例えば、実施の形態１において、ステップＳ１０４、Ｓ１０６を実行することにより、それぞれ、この発明の第１、第２のハードマスク膜形成工程が実行される。また、例えば、ステップＳ１０８〜Ｓ１１８を実行することにより、第２のマスク形成工程が実行され、ステップＳ１２０〜Ｓ１３０を実行することにより、第１のマスク形成工程が実行される。
また、例えば、実施の形態３において、ステップＳ３４４を実行することにより、この発明の第１のレジスト塗布工程が実行され、ステップＳ３４６〜Ｓ３５０を実行することにより、第１のマスク形成工程が実行される。また、例えば、ステップＳ３５２、Ｓ３５４を実行することにより、それぞれ、反射防止膜形成工程、第２のレジスト塗布工程が実行され、ステップＳ３５６〜Ｓ３６２を実行することにより、第２のマスク形成工程が実行される。
なお、例えば、実施の形態５において、ステップＳ５０２、Ｓ５０４を実行することにより、それぞれ、この発明の、ゲート絶縁膜形成工程、ダミー絶縁膜形成工程が実行される。また、例えば、実施の形態５において、ステップＳ５０６〜Ｓ５２８を実行することにより、この発明の、マスク形成工程が実行される。また、例えば、実施の形態５において、ステップＳ５３０、Ｓ５３４、Ｓ５３６を実行することにより、それぞれ、この発明の、エッチング工程、埋め込み工程、ダミー絶縁膜除去工程が実行される。
また、例えば、実施の形態６において、ステップＳ６０２、Ｓ６０４を実行することにより、それぞれ、この発明の、ダミーゲート絶縁膜形成工程、ダミー絶縁膜形成工程が実行される。また、例えば、実施の形態６において、ステップＳ６０６〜Ｓ６２８を実行することにより、この発明の、マスク形成工程が実行される。また、例えば、実施の形態６において、ステップＳ６３０、Ｓ６３４、Ｓ６３６、Ｓ６４０、Ｓ６４２、Ｓ６４４、Ｓ６４６、Ｓ６４８を実行することにより、それぞれ、この発明の、エッチング工程、ダミーゲート形成工程、ダミー絶縁膜除去工程、絶縁膜形成工程、ダミーゲート除去工程、ダミーゲート絶縁膜除去工程、ゲート絶縁膜形成工程、及び、ゲート電極形成工程、が実行される。
また、例えば、実施の形態５、６において、ステップＳ５０６又はＳ６０６、Ｓ５０８又はＳ６０８を実行することにより、それぞれ、この発明の、第１、第２のハードマスク膜形成工程が実行される。また、例えば、ステップＳ５１０〜Ｓ５１８又はＳ６１０〜Ｓ６１８、ステップＳ５２０〜Ｓ５２８又はＳ６２０〜Ｓ６２８を実行することにより、それぞれ、この発明の、第２のハードマスク形成工程、第１のハードマスク形成工程が実行される。
この発明の実施の形態１におけるフォトマスクを説明するための模式図である。 この発明の実施の形態１におけるフォトマスクを所定量シフトして重ね合せた状態を説明するための模式図である。 この発明の実施の形態１において形成した穴パターンを説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成方法を説明するためのフロー図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における穴パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態２における第１のフォトマスクを説明するための模式図である。 この発明の実施の形態２における第２のフォトマスクを説明するための模式図である。 この発明の実施の形態２における、第１のフォトマスクと、第２のフォトマスクとを重ね合わせた状態を説明するための模式図である。 この発明の実施の形態３における穴パターンの形成方法について説明するためのフロー図である。 この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態３におけるパターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置ついて説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造方法について説明するためのフロー図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態４における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５におけるフォトマスクを説明するための模式図である。 この発明の実施の形態５における半導体装置を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造方法を説明するためのフロー図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造方法を説明するためのフロー図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態６における半導体装置の製造過程における状態を説明するための断面模式図である。
符号の説明
２、４０、４４ 遮光部
４、４２、４６ 遮光部
６、４８ 開口
１０ 基板
１２ 低誘電率層間絶縁膜
１４ 穴パターン
２０、１２０、２２０ シリコン窒化膜
２２、１２２、２２２ シリコン酸化膜
２４、１２４、２２４ 有機反射防止膜
２６、１２６、２２６ ポジレジスト
２８、１２８、２２８ 第１のハードマスク
３０、１３２、２３２ 有機反射防止膜
３２、１３２、２３２ ポジレジスト
３４、２３４、３３４ 第２のハードマスク
５２ 有機反射防止膜
５４ ポジレジスト
５６ 第１のレジストマスク
５８ 有機反射防止膜
６０ ポジレジスト
６２ 第２のレジストマスク
６６ 基板
６８ トランジスタ
７０ シリコン酸化膜
７２ コンタクトプラグ
７４ コンタクトプラグ
７６ バリアメタル
７８ タングステン
８０ 低誘電率層間絶縁膜
８２ 金属配線
８４ ホール
８６ バリアメタル
８８ 銅
９０ 低誘電率層間絶縁膜
９２ ビアプラグ
９４ ビアホール
９６ バリアメタル
９８ 銅
５０２ 遮光部
５０４ 開口部
５０６ 開口
５１０ 基板
５１２ 素子分離領域
５１４ ソース/ドレイン
５１６ ゲート絶縁膜
５１８ ゲート電極
５２０ サイドウォール
５２４ シリコン窒化膜（ダミー層間絶縁膜）
５２６ シリコン酸化膜（第１のハードマスク膜）
５２８ シリコン窒化膜（第２のハードマスク膜）
５３０ 有機反射防止膜
５３２ ポジレジスト
５３４ 開口
５３６ 有機反射防止膜
５３８ ポジレジスト
５４０ 開口
６１０ 基板
６１２ 素子分離領域
６１４ ソース/ドレイン
６１６ シリコン酸化膜（層間絶縁膜）
６１８ 開口
６２０ ゲート絶縁膜
６２４ ゲート電極
６２６ サイドウォール

Claims (13)

  1. 被加工膜上に、第１のマスクと第２のマスクとからなる２層のマスクを形成するマスク形成工程と、
    前記２層のマスクをマスクとして前記被加工膜をエッチングするエッチング工程と、
    を備え、
    少なくとも、前記第２のマスクは、前記被加工膜に形成する開口よりも大きな開口を含み、かつ、
    前記第１のマスク及び前記第２のマスクは、組み合わせることにより、前記被加工膜の開口を形成する位置においてのみ開口することを特徴とするパターン形成方法。
  2. 前記第１のマスク及び前記第２のマスクは、それぞれ、エッチング条件によりエッチング選択比が異なる膜からなるハードマスクであり、
    前記マスク形成工程は、
    前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、
    前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    前記第１のマスク及び前記被加工膜上に、前記第２のマスクを構成する第２のハードマスク膜を形成する第２のハードマスク膜形成工程と、
    前記第２のハードマスク膜をパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    を含むことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第１のマスク及び前記第２のマスクは、それぞれ、エッチング条件によりエッチング選択比が異なる膜からなるハードマスクであり、
    前記マスク形成工程は、
    前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、
    前記第２のマスクを構成する第２のハードマスク膜を形成する第２のハードマスク膜形成工程と、
    前記第２のハードマスク膜をパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    を含むことを特徴とする請求項１に記載のパターン形成方法。
  4. 前記第１のハードマスク膜及び第２のハードマスク膜のうち、いずれか一方は、シリコン窒化膜であり、他方は、シリコン酸化膜であることを特徴とする請求項２又は３に記載のパターン形成方法。
  5. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、
    前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    前記第１のマスク及び前記被加工膜上に、前記第２のマスクを構成するレジストを塗布するレジスト塗布工程と、
    前記レジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    を含むことを特徴とする請求項１に記載のパターン形成方法。
  6. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、
    前記第１のハードマスク膜上に前記第２のマスクを構成する第１のレジストを塗布するレジスト塗布工程と、
    前記第１のレジストをパターニングして、第１のレジストパターンからなる前記第２のマスクを形成する第２のマスク形成工程と、
    前記第２のマスク上に、反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上に、第２のレジストを塗布して第２のレジストパターンを形成する第２のレジストパターン形成工程と、
    前記第１のレジストパターン及び第２のレジストパターンをマスクとして、前記反射防止膜及び前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    を含み、
    前記第１のレジストは、前記第２のレジストに比して、前記第２のレジストパターンを形成する際の露光光に対する光感度が小さいことを特徴とする請求項１に記載のパターン形成方法。
  7. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のハードマスク膜を形成する第１のハードマスク膜形成工程と、
    前記第１のハードマスク膜上に前記第２のマスクを構成するレジストを塗布するレジスト塗布工程と、
    前記レジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    前記第２のマスク上に、反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上に、前記第１のハードマスク膜をパターニングするためのレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンをマスクとして、前記反射防止膜及び前記第１のハードマスク膜をパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    を含み、
    前記反射防止膜は、前記レジストパターン形成工程における露光光を十分に吸収できる膜厚に形成することを特徴とする請求項１に記載のパターン形成方法。
  8. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、
    前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    前記第１のマスク上に、反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、
    前記第２のレジストをパターニングして、第２のマスクを形成する第２のマスク形成工程と、
    を含み、
    前記第１のレジストは、第２のレジストに比して、前記第２のレジストをパターニングする際の露光光に対する光感度が小さいことを特徴とする請求項１に記載のパターン形成方法。
  9. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、
    前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    前記第１のマスク上に、反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、
    前記第２のレジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    を含み、
    前記反射防止膜は、前記第２のレジストをパターニングする際の露光光を十分に吸収できる膜厚に形成することを特徴とする請求項１に記載のパターン形成方法。
  10. 前記マスク形成工程は、
    前記第１のマスクを構成する第１のレジストを塗布する第１のレジスト塗布工程と、
    前記第１のレジストの上に反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜の上に、前記第２のマスクを構成する第２のレジストを塗布する第２のレジスト塗布工程と、
    前記第２のレジストをパターニングして、前記第２のマスクを形成する第２のマスク形成工程と、
    前記第２のマスクをマスクとして、前記反射防止膜をエッチングするエッチング工程と、
    前記第１のレジストをパターニングして、前記第１のマスクを形成する第１のマスク形成工程と、
    を含み、
    前記第２のレジストは、第１のレジストに比して、前記第１のレジストをパターニングする際の露光光に対する光感度が小さいことを特徴とする請求項１に記載のパターン形成方法。
  11. 前記第２のマスクは、前記被加工基板に形成するパターンに対応するパターンを、所定の方向に拡張したパターンを有するフォトマスクを用いて形成し、
    前記第１のマスクは、前記フォトマスクを、前記所定の方向側とは逆側に、前記拡張分だけ移動させた状態で用いることにより形成することを特徴とする請求項１から１０のいずれかに記載のパターン形成方法。
  12. 基板に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に、ダミー絶縁膜を形成するダミー絶縁膜形成工程と、
    前記ダミー絶縁膜上に、請求項１から１１のいずれかに記載のパターン形成方法により、開口を形成する開口形成工程と、
    前記開口形成工程において前記ダミー絶縁膜に形成された前記開口に、ゲート材料を埋め込む埋め込み工程と、
    前記ダミー絶縁膜を除去するダミー絶縁膜除去工程と、
    を備えることを特徴とする半導体装置の製造方法。
  13. 基板に、ダミーゲート絶縁膜を形成するダミーゲート絶縁膜形成工程と、
    前記ダミーゲート絶縁膜上に、ダミー絶縁膜を形成するダミー絶縁膜形成工程と、
    前記ダミー絶縁膜上に、請求項１から１１のいずれかに記載のパターン形成方法により、開口を形成する開口形成工程と、
    前記開口形成工程により前記ダミー絶縁膜に形成された開口に、ダミーゲート材料を埋め込んでダミーゲートを形成するダミーゲート形成工程と、
    前記ダミー絶縁膜を除去するダミー絶縁膜除去工程と、
    前記ダミーゲートを埋め込んで、絶縁膜を形成する絶縁膜形成工程と、
    前記ダミーゲートを除去するダミーゲート除去工程と、
    前記ダミーゲート絶縁膜を除去するダミーゲート絶縁膜除去工程と、
    前記基板及び前記絶縁膜の表面に露出する部分に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜を介して、開口内に、ゲート電極の材料を埋め込んで、ゲート電極を形成するゲート電極形成工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2004076331A 2003-11-06 2004-03-17 パターン形成方法及び半導体装置の製造方法 Pending JP2005159264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004076331A JP2005159264A (ja) 2003-11-06 2004-03-17 パターン形成方法及び半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003377440 2003-11-06
JP2004076331A JP2005159264A (ja) 2003-11-06 2004-03-17 パターン形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005159264A true JP2005159264A (ja) 2005-06-16

Family

ID=34741464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076331A Pending JP2005159264A (ja) 2003-11-06 2004-03-17 パターン形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005159264A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123341A (ja) * 2005-10-25 2007-05-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007256511A (ja) * 2006-03-22 2007-10-04 Oki Electric Ind Co Ltd レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法
JP2008089710A (ja) * 2006-09-29 2008-04-17 Tokyo Ohka Kogyo Co Ltd パターン形成方法
JP2008089711A (ja) * 2006-09-29 2008-04-17 Tokyo Ohka Kogyo Co Ltd パターン形成方法
JP2009010375A (ja) * 2007-06-27 2009-01-15 Internatl Business Mach Corp <Ibm> 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法（自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法）
JP2009164151A (ja) * 2007-12-28 2009-07-23 Tokyo Electron Ltd レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法
KR101504543B1 (ko) * 2013-03-29 2015-03-20 삼한박막진공 주식회사 복층 구조의 패턴 형성용 마스크 및 이의 제조 방법
CN110648903A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
JPWO2019098208A1 (ja) * 2017-11-17 2020-04-02 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4668764B2 (ja) * 2005-10-25 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007123341A (ja) * 2005-10-25 2007-05-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007256511A (ja) * 2006-03-22 2007-10-04 Oki Electric Ind Co Ltd レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法
JP2008089711A (ja) * 2006-09-29 2008-04-17 Tokyo Ohka Kogyo Co Ltd パターン形成方法
US8178284B2 (en) 2006-09-29 2012-05-15 Tokyo Ohka Kogyo Co., Ltd. Method of forming pattern
JP2008089710A (ja) * 2006-09-29 2008-04-17 Tokyo Ohka Kogyo Co Ltd パターン形成方法
JP2009010375A (ja) * 2007-06-27 2009-01-15 Internatl Business Mach Corp <Ibm> 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法（自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法）
JP2009164151A (ja) * 2007-12-28 2009-07-23 Tokyo Electron Ltd レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法
KR101504543B1 (ko) * 2013-03-29 2015-03-20 삼한박막진공 주식회사 복층 구조의 패턴 형성용 마스크 및 이의 제조 방법
JP7070935B2 (ja) 2017-11-17 2022-05-18 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法
US11487205B2 (en) 2017-11-17 2022-11-01 Mitsui Chemicals, Inc. Semiconductor element intermediate, composition for forming metal-containing film, method of producing semiconductor element intermediate, and method of producing semiconductor element
JPWO2019098208A1 (ja) * 2017-11-17 2020-04-02 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法
CN110648903A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
KR102282767B1 (ko) * 2018-06-27 2021-07-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스를 제조하는 방법
TWI742390B (zh) * 2018-06-27 2021-10-11 台灣積體電路製造股份有限公司 半導體裝置之圖案形成方法與製造半導體裝置的方法
US11004729B2 (en) 2018-06-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
CN110648903B (zh) * 2018-06-27 2022-06-10 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
KR20200001537A (ko) * 2018-06-27 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스를 제조하는 방법
DE102019109988B4 (de) 2018-06-27 2024-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung von halbleitervorrichtungen

Similar Documents

Publication Publication Date Title
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
TWI493626B (zh) 使蝕刻底蝕最小化並提供完全金屬剝落（ｌｉｆｔｏｆｆ）的方法
JP4724017B2 (ja) 半導体装置の微細パターン形成方法
TWI288951B (en) Method utilizing compensation features in semiconductor processing
US7550384B2 (en) Semiconductor device and method for forming pattern in the same
JP2009076902A (ja) 半導体素子の微細パターン形成方法
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US20080081412A1 (en) Method of forming hardmask pattern of semiconductor device
US6509137B1 (en) Multilayer photoresist process in photolithography
US10312088B1 (en) Self-aligned double patterning method
JP2005150333A (ja) 半導体装置の製造方法
JP2009111329A (ja) 半導体素子の微細パターン形成方法
US10734284B2 (en) Method of self-aligned double patterning
US7510973B2 (en) Method for forming fine pattern in semiconductor device
JP2005159264A (ja) パターン形成方法及び半導体装置の製造方法
US9412612B2 (en) Method of forming semiconductor device
JP2005150494A (ja) 半導体装置の製造方法
CN101335184B (zh) 形成半导体器件的微图案的方法
US8592105B2 (en) Photomasks and methods of fabricating the same
TWI443758B (zh) 形成閘極導體結構的方法
JP2007110069A (ja) コンタクトホール形成方法
KR20130049510A (ko) 반도체 소자의 제조 방법
US11515159B2 (en) Forming contact holes using litho-etch-litho-etch approach
KR100843045B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
KR101931799B1 (ko) 반도체 소자의 버니어 및 이의 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511