JP4724017B2 - 半導体装置の微細パターン形成方法 - Google Patents

半導体装置の微細パターン形成方法 Download PDF

Info

Publication number
JP4724017B2
JP4724017B2 JP2006047060A JP2006047060A JP4724017B2 JP 4724017 B2 JP4724017 B2 JP 4724017B2 JP 2006047060 A JP2006047060 A JP 2006047060A JP 2006047060 A JP2006047060 A JP 2006047060A JP 4724017 B2 JP4724017 B2 JP 4724017B2
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
photoresist
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006047060A
Other languages
English (en)
Other versions
JP2007208224A (ja
Inventor
宇 榮 鄭
誠 允 趙
最 東 金
弼 根 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007208224A publication Critical patent/JP2007208224A/ja
Application granted granted Critical
Publication of JP4724017B2 publication Critical patent/JP4724017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体素子製造方法に係り、特に露光装備の解像能力以下のピッチ(pitch)を持つ微細パターンを形成するための半導体素子の微細パターン形成方法に関する。
半導体素子の製造工程中、光を用いるフォト工程で形成されるパターンの最小ピッチは、露光装置に使用される露光光の波長によって決定される。したがって、半導体装置の高集積化が加速化される現状況でさらに小さいピッチのパターンを形成するためには、現在使用される光より波長の短い光を使用しなければならない。このために、Ｘ線(X-ray)または電子ビーム(E-beam)を使用することが好ましいが、技術的な問題と生産性などによって未だ実験室の水準に止まっている実情である。そこで、二重露光エッチング技術(DoubleExposure and Etch Technology：ＤＥＥＴ)が提案された。
図１ａ〜図１ｃは、二重露光エッチング技術を説明するためのための断面図である。図１ａに示すように、被エッチング層１１を有する半導体基板１０上に第１フォトレジストＰＲ１を塗布し、露光及び現像工程によって第１フォトレジストＰＲ１をパターニングした後、パターニングされた第１フォトレジストＰＲ１をマスクとして被エッチング層１１をエッチングする。エッチングされた被エッチング層１１のライン幅は１５０ｎｍであり、スペース幅は５０ｎｍである。
次いで、第１フォトレジストＰＲ１を除去し、全体構造物上に第２フォトレジストＰＲ２を塗布した後、図１ｂに示すように、被エッチング層１１の一部分が露出されるように露光及び現像工程によって前記第２フォトレジストＰＲ２をパターニングする。
その後、図１ｃに示すように、パターニングされた第２フォトレジストＰＲ２をマスクとして被エッチング層１１を再エッチングし、ライン及びスペース幅５０ｎｍの最終パターンを形成した後、前記第２フォトレジストＰＲ２を除去する。
前述した二重露光エッチング技術において、第２フォトレジストＰＲ２露光工程の際に重ね合わせ精度(overlay accuracy)は、最終パターンのＣＤ(Critical Dimension)変異(variation)に直結される。実際、露光装備の重ね合わせ精度は、１０ｎｍ以下に制御することが難しくて最終パターンのＣＤ変異を減らし難い実情であり、この中でも露光による回路分離によってＯＰＣ(OpticalProximity Correction)の制御にも難しさがある。
そこで、本発明の目的は、このような従来の技術の問題点を解決するためのもので、パターンのＣＤ変異を減らすことが可能な半導体素子の微細パターン形成方法を提供することにある。
上記目的を達成するための本発明に係る半導体素子の微細パターン形成方法は、（ａ）被エッチング層を有する半導体基板上に第１ポリシリコン膜とバッファ酸化膜を順次形成し、前記バッファ酸化膜の所定の領域上に第２ポリシリコン膜、研磨停止膜及び第１酸化膜が積層された構造のハードマスクを形成する段階と、（ｂ）前記ハードマスクの側面に窒化膜スペーサを形成し、前記全体構造物上に第２酸化膜を形成する段階と、（ｃ）前記研磨停止膜が露出されるように前記第２酸化膜、前記窒化膜スペーサ及び前記第１酸化膜を研磨し、前記研磨停止膜と窒化膜スペーサを除去する段階と、（ｄ）前記第２ポリシリコン膜と前記第２酸化膜をマスクとして前記バッファ酸化膜をエッチングし、前記第２酸化膜を除去する段階と、（ｅ）前記第２ポリシリコン膜と前記バッファ酸化膜をマスクとして第１ポリシリコン膜をエッチングし、前記第２ポリシリコン膜を除去する段階と、（ｆ）前記バッファ酸化膜と前記第１ポリシリコン膜をマスクとして前記被エッチング層をエッチングする段階とを含むことを特徴とする。
前記（ｄ）段階と前記（ｅ）段階との間に、パターン形成を所望しない部分に形成された前記バッファ酸化膜の所定の部分を除去する（ｇ）段階をさらに含む。
前記（ｇ）段階は、全体構造物上に第２反射防止膜と第２フォトレジストを順次形成する段階と、パターン形成を所望しない部分に形成されたバッファ酸化膜上の第２反射防止膜が露出されるように前記第２フォトレジストをパターニングする段階と、前記パターニングされた第２フォトレジストをマスクとして前記第２反射防止膜と前記バッファ酸化膜をエッチングする段階と、前記第２フォトレジストをマスクとして前記第２反射防止膜と前記バッファ酸化膜をエッチングする段階と、前記第２フォトレジストと前記第２反射防止膜を除去する段階とを含む。
前記第１ポリシリコン膜を形成する前に、下部の被エッチングを保護するための保護層を形成する段階をさらに含み、前記保護層を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成する。
前記保護層を形成する前に、第１アモルファスカーボン膜を形成する段階をさらに含み、前記第１アモルファスカーボン膜を１５００〜２５００Åの厚さに形成する。
前記第１ポリシリコン膜を５００〜６００Åの厚さに形成し、前記第２ポリシリコン膜を５００〜７００Åの厚さに形成し、前記バッファ酸化膜を４００〜５００Åの厚さに形成し、前記第１酸化膜を８００〜１０００Åの厚さに形成する。また、前記研磨停止膜を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成する。
前記ハードマスクは、前記バッファ酸化膜の全面に前記第２ポリシリコン膜、前記研磨停止膜、及び前記第１酸化膜を順次形成する段階と、前記第１酸化膜上に第２アモルファスカーボン膜を形成する段階と、前記第２アモルファスカーボン膜上に第１フォトレジストを塗布しパターニングする段階と、前記パターニングされた第１フォトレジストをマスクとして前記第２アモルファスカーボン膜、前記第１酸化膜、前記研磨停止膜及び前記第２ポリシリコン膜をエッチングする段階と、前記エッチング工程の後に残留する第１フォトレジスト及び前記第２アモルファスカーボン膜を除去する段階とによって形成する。
前記第１フォトレジストを塗布する前に、第２保護層と反射防止膜を順次形成する段階をさらに含む。
前記第２保護層を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成し、前記反射防止膜を２００〜４００Åの厚さに形成する。
前記（ｃ）段階において、前記研磨停止膜は、過度な研磨工程を用いて除去するが、前記窒化膜スペーサと共に除去する。
上述したように、本発明は次の効果がある。
１）研磨停止膜によってＣＭＰ工程が停止し、ＣＭＰ工程の均一度が向上するので、ＣＭＰ工程の不均一性によるパターン不良を防止することができる。
２）第２ポリシリコン膜、窒化膜スペーサ及び第１酸化膜を用いて露光装備解像力以下のピッチを有するマスクを形成し、ウェットエッチング工程によってマスクの幅を減らすことができるので、露光装備の解像力の半分以下のピッチを有するパターンを形成可能である。
３）パターン密度が稠密であって重ね合わせ精度に敏感なセルパターンを二重露光工程ではなく１回の露光工程によってパターンを形成することができるので、二重露光工程の重ね合わせマージンの不足に起因したパターンサイズ変異を防止することができる。
４）酸化膜とポリシリコン膜のエッチング比差を用いて、パターン形成の不要な部分に形成されたバッファ酸化膜を除去するので、２次露光の際にバッファ酸化膜だけでなくこれに隣り合ったポリシリコン膜を露出させても構わない。したがって、２次露光の際に重ね合わせマージンが向上する。
５）アモルファスカーボン膜を用いてエッチングマージンを向上させることができるので、フォトレジストのエッチングマージン不足による下部層のアタックを防止することができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
図２ａ〜図２ｋは、本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図であって、本発明をフラッシュメモリ素子のゲートエッチング工程に適用した場合である。
図２ａを参照すると、メモリセルトランジスタが形成されるメモリセル領域と、ＤＳＬ(Drain Selective Line)及びＳＳＬ(Source Selective Line)が形成されるＤＳＬ／ＳＳＬ領域と、周辺回路の形成されるペリ領域が定義された半導体基板２０上に被エッチング層、すなわちトンネル酸化膜２１、浮遊ゲート用導電膜２２、誘電体膜２３、制御ゲート用導電膜２４及びハードマスク窒化膜２５を順次形成する。ハードマスク窒化膜２５は、セルフアラインコンタクト(self aligned contact)工程のためのもので、２０００〜３０００Åの厚さに形成することが好ましい。前記ＤＳＬ／ＳＳＬ領域及びペリ領域では、浮遊ゲート用導電膜２２と制御ゲート用導電膜２４が単一ゲートとして動作できるようにするために、前記制御ゲート用導電膜２４を形成する前に、ＤＳＬ／ＳＳＬ領域及びペリ領域に形成された誘電体膜２３を除去する。
次いで、全体構造物上に第１ポリシリコン膜２８とバッファ酸化膜２９を順次形成する。前記第１ポリシリコン膜２８は５００〜６００Åの厚さに形成し、前記バッファ酸化膜２９は厚さ４００〜５００ÅのＴＥＯＳ(Tetra Ethyl Ortho Silicate)酸化膜を用いて形成することが好ましい。
ここで、前記第１ポリシリコン膜２８を形成する前に、第１アモルファスカーボン膜(Amorphous-carbon)２６と第１保護層２７をさらに形成することが良い。前記第１アモルファスカーボン膜２６は、以後にハードマスク窒化膜２５のエッチングの際にエッチングマージンの不足を補完するためのもので、１５００〜２５００Åの厚さに形成することが良い。前記第１保護層２７は、上部層に対するエッチング工程の際に下部層を保護するためのもので、厚さ２００〜４００ÅのＳｉＯＮを用いて形成することが好ましい。
その次、前記バッファ酸化膜２９上に第２ポリシリコン膜３０、研磨停止膜３１及び第１酸化膜３２を順次形成する。この際、第２ポリシリコン膜３０は５００〜７００Åの厚さに形成し、研磨停止膜３１は厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成し、前記第１酸化膜３２は厚さ８００〜１０００ÅのＴＥＯＳ酸化膜を用いて形成することが良い。その後、前記第１酸化膜３２上に第２アモルファスカーボン膜３３と第２保護層３４を順次形成し、前記第２保護層３４上に第１フォトレジストＰＲ１を塗布する。前記第２アモルファスカーボン膜３３は、前記第１酸化膜３２、研磨停止膜３１及び第２ポリシリコン膜３０のエッチングの際に前記第１フォトレジストＰＲ１のマージン不足を補完するためにさらに形成する膜であり、前記第２保護層３４は、厚さ２００〜４００ÅのＳｉＯＮ膜で形成し、前記フォトレジストＰＲは、約１８００Åの厚さに形成する。
一方、図示してはいないが、前記第１フォトレジストＰＲ１を塗布する前に、前記第２保護層３４上に厚さ２００〜４００Åの反射防止膜をさらに形成することが良い。
その後、露光及び現像工程によって第１フォトレジストＰＲ１をパターニングする。この際、メモリセル領域に形成される第１フォトレジストＰＲ１のラインＣＤは６５〜７５ｎｍ、スペーサＣＤは１１５〜１２５ｎｍとなるように、前記パターニング工程をコントロールする。
次いで、図２ｂに示すように、パターニングされた第１フォトレジストＰＲ１をマスクとして第２保護層３４、第２アモルファスカーボン膜３３、第１酸化膜３２、研磨停止膜３１及び第２ポリシリコン膜３０をエッチングするが、ラインＣＤ(Critical Dimension)バイアスを５〜１５ｎｍに設定し、エッチングされた第２ポリシリコン膜３０、研磨停止膜３１及び第１酸化膜３２のＣＤが前記第１フォトレジストＰＲ１のＣＤに比べて５〜１５ｎｍ程度減少されるようにする。
このように工程を行うと、第１フォトレジストＰＲ１を露光装備の解像能力以内のサイズにパターニングしても、露光装備の解像能力以下のサイズを持つパターンを形成することができる。
前記第２アモルファスカーボン膜３３の厚さが薄ければ、前記エッチング工程の際にラインＣＤバイアスを確保することが難しいので、第２アモルファスカーボン膜３３が一定の厚さ以上でなければならない。好ましくは、前記第２アモルファスカーボン膜３３を１５００〜２５００Åの厚さに形成する。一方、前記エッチング工程の際に第１フォトレジストＰＲ１も共に除去されるが、第１フォトレジストＰＲ１が完全に除去されても下部の第２アモルファスカーボン膜３３が第１酸化膜３２、研磨停止膜３１及び第２ポリシリコン膜３０に対するエッチングマスクとしての役割をするので、第１フォトレジストＰＲ１の下部にある第１酸化膜３２に対するアタックが防止される。
その後、第２アモルファスカーボン膜３３を含んで第１酸化膜３２上に残留する膜を除去し、図２ｃに示すように、全体構造物上に厚さ４０〜５０Åの窒化膜を蒸着した後エッチバックして、前記エッチングされた第２ポリシリコン膜３０、研磨停止膜３１及び第１酸化膜３２の側面に窒化膜スペーサ３５を形成し、全体構造物上に第２酸化膜３６を蒸着する。前記第２酸化膜３６としては、高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜またはＳＯＧ(Spin On Glass)酸化膜のいずれか一つを使用することが好ましい。
次いで、図２ｄに示すように、研磨停止膜３１をＣＭＰストッパー(stopper)として全面をＣＭＰ(Chemical Mechanical Polishing)して第２酸化膜３６と第１酸化膜３２を平坦除去し、オーバー(over)ＣＭＰ工程を施して研磨停止膜３１を除去する。これにより、窒化膜スペーサ３５を介して分離される第２酸化膜３６と第２ポリシリコン膜３０が残る。この際、研磨停止膜３１を除去しないままで後続工程を行っても、研磨停止膜３１は以後に実施される窒化膜スペーサ３５除去工程の際に除去可能なので、前述したオーバーＣＭＰ工程は省略可能である。
一方、ＣＭＰ工程の際に丸い弧状の窒化膜スペーサ３５上の肩(shoulder)部が除去されるので、ＣＭＰ工程の後に残留する窒化膜スペーサ３５、第２酸化膜３６及び第２ポリシリコン膜３０は、高さによるＣＤ変異を殆ど有しない。
その後、図２ｅに示すように、ウェットエッチング工程で前記窒化膜スペーサ３５を除去し、ウェットエッチング工程を施して前記第２酸化膜３６と第２ポリシリコン膜３０の幅を調整する。
その後、図２ｆに示すように、前記第２酸化膜３６と第２ポリシリコン膜３０をエッチングバリアとして下部のバッファ酸化膜２９をエッチングする。この際、バッファ酸化膜２９とエッチング選択比の同じ第２酸化膜３６も共にエッチングされ、バッファ酸化膜２９とエッチング選択比の異なる第２ポリシリコン膜３０のバッファ酸化膜２９上に残留する。
次いで、パターン形成を所望しない領域に形成されたバッファ酸化膜２９を除去しなければならない。
このために、図２ｇに示すように、全体構造物上に第２反射防止膜３７と第２フォトレジストＰＲ２を順次形成し、パターン形成を所望しない部分に形成されたバッファ酸化膜２９上の第２反射防止膜３７が露出されるように前記第２フォトレジストＰＲ２をパターニングした後、図２ｈに示すように、パターニングされた第２フォトレジストＰＲ２をマスクとして第２反射防止膜３７とバッファ酸化膜２９をエッチングした後、前記第２フォトレジストＰＲ２と第２反射防止膜３７を除去する。
前記バッファ酸化膜２９のエッチングの際に第１ポリシリコン膜２８によってエッチングが停止するので、下部層に対するアタック(attack)が防止される。また、第２ポリシリコン膜３０とバッファ酸化膜２９は、エッチング選択比が異なるので、第２フォトレジストＰＲ２によってバッファ酸化膜２９だけでなくこれに隣接した第２ポリシリコン膜３０の上部がオープンしても、第２ポリシリコン膜３０の大きい損失なしにバッファ酸化膜２９を除去することができるので、第２フォトレジストＰＲ２の露光工程の際に、重ね合わせマージンは十分確保される。
次いで、図２ｉに示すように、第２ポリシリコン膜３０とバッファ酸化膜２９をエッチングバリアとして第１ポリシリコン膜２８をエッチングする。この際、前記第１ポリシリコン膜２８とエッチング選択比の同じ第２ポリシリコン膜３０は除去され、第１ポリシリコン膜２８とエッチング選択比の異なるバッファ酸化膜２９は第１ポリシリコン膜２８上に残留する。一方、前記第１ポリシリコン膜２８のエッチングの際に第１保護層２７によって下部層に対するアタックが防止される。
その後、図２ｊに示すように、残留するバッファ酸化膜２９及び第１ポリシリコン膜２８をエッチングバリアとして前記第１保護層２７、第１アモルファスカーボン膜２６及びハードマスク窒化膜２５をエッチングする。この際、バッファ酸化膜２９とその下部の第１ポリシリコン膜２８と第１保護層２７と第１アモルファスカーボン膜２６の一部が共に除去されるので、ハードマスク窒化膜２５上には所定の厚さの第１アモルファスカーボン膜２６のみが残留する。
その後、残留する第１アモルファスカーボン膜２６を除去した後、図２ｋに示すように、パターニングされたハードマスク窒化膜２５をエッチングバリアとして制御ゲート用導電膜２４、誘電体膜２３及び浮遊ゲート用導電膜２２をパターニングして最終ゲートパターンを形成する。
以上、本発明をフラッシュメモリ素子のゲートエッチング工程を適用した場合を例として説明したが、本発明は、ＤＲＡＭ、ＳＲＡＭなどの全ての半導体素子のゲートエッチング工程、素子分離トレンチエッチング工程及びコンタクトエッチング工程などの半導体素子に必要な全てのエッチング工程に適用可能であることを明かしておく。
(a)から(c)は、従来の技術に係る二重露光エッチング技術を説明するための図である。 本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図である。 本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図である。 本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図である。 本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図である。 本発明の実施例に係る半導体素子の微細パターン形成工程を示す断面図である。
２０ 半導体基板
２１ トンネル酸化膜
２２ 浮遊ゲート用導電膜
２３ 誘電体膜
２４ 制御ゲート用導電膜２４
２５ ハードマスク窒化膜
２７ 第１保護層
２８ 第１ポリシリコン膜
２９ バッファ酸化膜
３０ 第２ポリシリコン膜
３１ 研磨停止膜
３２ 第１酸化膜
３３ 第２アモルファスカーボン膜
３４ 第２保護層
３５ 窒化膜スペーサ
３６ 第２酸化膜
３７ 第２反射防止膜

Claims (16)

  1. （ａ）被エッチング層を有する半導体基板上に第１ポリシリコン膜とバッファ酸化膜を順次形成し、前記バッファ酸化膜の所定の領域上に第２ポリシリコン膜、研磨停止膜及び第１酸化膜が積層された構造のハードマスクを形成する段階と、
    （ｂ）前記ハードマスクの側面に窒化膜スペーサを形成し、前記全体構造物上に第２酸化膜を形成する段階と、
    （ｃ）前記研磨停止膜が露出されるように前記第２酸化膜、前記窒化膜スペーサ及び前記第１酸化膜を研磨し、前記研磨停止膜と前記窒化膜スペーサを除去する段階と、
    （ｄ）前記第２ポリシリコン膜と前記第２酸化膜をマスクとして前記バッファ酸化膜をエッチングし、前記第２酸化膜を除去する段階と、
    （ｅ）前記第２ポリシリコン膜と前記バッファ酸化膜をマスクとして第１ポリシリコン膜をエッチングし、前記第２ポリシリコン膜を除去する段階と、
    （ｆ）前記バッファ酸化膜と前記第１ポリシリコン膜をマスクとして前記被エッチング層をエッチングする段階とを含むことを特徴とする、半導体素子の微細パターン形成方法。
  2. 前記（ｄ）段階と前記（ｅ）段階との間に、パターン形成を所望しない部分に形成された前記バッファ酸化膜の所定の部分を除去する（ｇ）段階をさらに含むことを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記（ｇ）段階は、全体構造物上に第２反射防止膜と第２フォトレジストを順次形成する段階と、
    パターン形成を所望しない部分に形成されたバッファ酸化膜上の第２反射防止膜が露出されるように前記第２フォトレジストをパターニングする段階と、
    前記パターニングされた第２フォトレジストをマスクとして前記第２反射防止膜と前記バッファ酸化膜をエッチングする段階と、
    前記第２フォトレジストと前記第２反射防止膜を除去する段階とを含むことを特徴とする、請求項２に記載の半導体素子の微細パターン形成方法。
  4. 前記第１ポリシリコン膜を形成する前に、下部の被エッチングを保護するための保護層を形成する段階をさらに含むことを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  5. 前記保護層を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成することを特徴とする、請求項４に記載の半導体素子の微細パターン形成方法。
  6. 前記保護層を形成する前に、第１アモルファスカーボン膜を形成する段階をさらに含むことを特徴とする、請求項４に記載の半導体素子の微細パターン形成方法。
  7. 前記第１アモルファスカーボン膜を１５００〜２５００Åの厚さに形成することを特徴とする、請求項６に記載の半導体素子の微細パターン形成方法。
  8. 前記第１ポリシリコン膜を５００〜６００Åの厚さに形成し、前記第２ポリシリコン膜を５００〜７００Åの厚さに形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  9. 前記バッファ酸化膜を４００〜５００Åの厚さに形成し、前記第１酸化膜を８００〜１０００Åの厚さに形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  10. 前記研磨停止膜を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記ハードマスクは、
    前記バッファ酸化膜の全面に前記第２ポリシリコン膜、前記研磨停止膜及び前記第１酸化膜を順次形成する段階と、
    前記第１酸化膜上に第２アモルファスカーボン膜を形成する段階と、
    前記第２アモルファスカーボン膜上に第１フォトレジストを塗布しパターニングする段階と、
    前記パターニングされた第１フォトレジストをマスクとして前記第２アモルファスカーボン膜、前記第１酸化膜、前記研磨停止膜及び前記第２ポリシリコン膜をエッチングする段階と、
    前記エッチング工程の後に残留する第１フォトレジスト及び前記第２アモルファスカーボン膜を除去する段階とを用いて形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  12. 前記第２アモルファスカーボン膜を１５００〜２５００Åの厚さに形成することを特徴とする、請求項１１に記載の半導体素子の微細パターン形成方法。
  13. 前記第１フォトレジストを塗布する前に、第２保護層と反射防止膜を順次形成する段階をさらに含むことを特徴とする、請求項１１に記載の半導体素子の微細パターン形成方法。
  14. 前記第２保護層を厚さ２００〜４００ÅのＳｉＯＮ膜を用いて形成し、前記反射防止膜を２００〜４００Åの厚さに形成することを特徴とする、請求項１３に記載の半導体素子の微細パターン形成方法。
  15. 前記（ｃ）段階において、前記研磨停止膜を、過度な研磨工程を用いて除去した後、前記窒化膜スペーサを除去することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  16. 前記（ｃ）段階において、前記研磨停止膜を前記窒化膜スペーサと共に除去することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
JP2006047060A 2006-02-02 2006-02-23 半導体装置の微細パターン形成方法 Expired - Fee Related JP4724017B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060010154A KR100672123B1 (ko) 2006-02-02 2006-02-02 반도체 소자의 미세 패턴 형성방법
KR10-2006-0010154 2006-02-02

Publications (2)

Publication Number Publication Date
JP2007208224A JP2007208224A (ja) 2007-08-16
JP4724017B2 true JP4724017B2 (ja) 2011-07-13

Family

ID=37904183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006047060A Expired - Fee Related JP4724017B2 (ja) 2006-02-02 2006-02-23 半導体装置の微細パターン形成方法

Country Status (5)

Country Link
US (1) US7202174B1 (ja)
JP (1) JP4724017B2 (ja)
KR (1) KR100672123B1 (ja)
CN (1) CN100505152C (ja)
TW (1) TWI296420B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100680465B1 (ko) * 2005-06-30 2007-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7575992B2 (en) * 2005-09-14 2009-08-18 Hynix Semiconductor Inc. Method of forming micro patterns in semiconductor devices
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR100827526B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100817088B1 (ko) 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법
US7790360B2 (en) 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
KR100842763B1 (ko) 2007-03-19 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7759242B2 (en) * 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
KR100929302B1 (ko) * 2007-12-26 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100948464B1 (ko) 2007-12-28 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100932326B1 (ko) * 2008-01-03 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
JP5254049B2 (ja) * 2008-02-15 2013-08-07 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR101448854B1 (ko) * 2008-03-28 2014-10-14 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
KR101389518B1 (ko) 2008-05-19 2014-05-26 삼성전자주식회사 반도체 소자의 제조방법
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8390049B2 (en) * 2008-10-21 2013-03-05 Macronix International Co., Ltd. Structure of semiconductor device
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
KR101511159B1 (ko) * 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9318498B2 (en) 2013-01-07 2016-04-19 Cypress Semiconductor Corporation Buried hard mask for embedded semiconductor device patterning
US9213239B2 (en) 2013-01-22 2015-12-15 Micron Technology, Inc. Methods of forming patterns for semiconductor device structures
US9583381B2 (en) 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures
TWI552313B (zh) * 2015-02-26 2016-10-01 華邦電子股份有限公司 同時製作晶胞區與周邊區之半導體元件的方法
CN108389830B (zh) 2017-02-03 2020-10-16 联华电子股份有限公司 掩模的制作方法
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
CN113053899B (zh) * 2021-03-12 2023-04-28 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN116844948A (zh) * 2023-09-01 2023-10-03 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266517A (ja) * 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
JPH05291210A (ja) * 1991-10-10 1993-11-05 Gold Star Electron Co Ltd 半導体素子の微細パターンの形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
JP3238066B2 (ja) * 1996-03-11 2001-12-10 株式会社東芝 半導体記憶装置およびその製造方法
US6835662B1 (en) * 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266517A (ja) * 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
JPH05291210A (ja) * 1991-10-10 1993-11-05 Gold Star Electron Co Ltd 半導体素子の微細パターンの形成方法

Also Published As

Publication number Publication date
US7202174B1 (en) 2007-04-10
TW200731348A (en) 2007-08-16
CN101013653A (zh) 2007-08-08
JP2007208224A (ja) 2007-08-16
TWI296420B (en) 2008-05-01
CN100505152C (zh) 2009-06-24
KR100672123B1 (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
JP4724017B2 (ja) 半導体装置の微細パターン形成方法
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US8202683B2 (en) Method for forming pattern of semiconductor device
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7521371B2 (en) Methods of forming semiconductor constructions having lines
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR101093241B1 (ko) 반도체 소자의 패턴 형성방법
JP2008066689A (ja) 半導体素子の製造方法
JP2008270730A (ja) 半導体素子の微細パターン形成方法
JP2009158907A (ja) 半導体素子の微細パターン形成方法
JP2007013074A (ja) 半導体素子の製造方法
JP2009060083A (ja) 半導体素子の微細パターン形成方法
US8143163B2 (en) Method for forming pattern of semiconductor device
JP2009071276A (ja) 半導体素子のコンタクトプラグ形成方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
JP2007180475A (ja) 非晶質カーボンを利用する半導体素子の製造方法
KR20080001918A (ko) 반도체 소자의 미세 패턴 형성방법
US7517755B2 (en) Method for fabricating semiconductor device
KR20060114446A (ko) 반도체소자의 제조방법
KR100357197B1 (ko) 반도체 소자의 플러그 형성방법
KR20090125635A (ko) 스페이서를 이용한 반도체 소자의 패턴 형성방법
KR20080094376A (ko) 반도체 소자의 금속 배선 형성 방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees