JP2009060083A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2009060083A
JP2009060083A JP2008180992A JP2008180992A JP2009060083A JP 2009060083 A JP2009060083 A JP 2009060083A JP 2008180992 A JP2008180992 A JP 2008180992A JP 2008180992 A JP2008180992 A JP 2008180992A JP 2009060083 A JP2009060083 A JP 2009060083A
Authority
JP
Japan
Prior art keywords
film
pattern
auxiliary
etching
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008180992A
Other languages
English (en)
Other versions
JP5014276B2 (ja
Inventor
Woo Yung Jung
宇 榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009060083A publication Critical patent/JP2009060083A/ja
Application granted granted Critical
Publication of JP5014276B2 publication Critical patent/JP5014276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】微細なパターンを形成することが可能な半導体素子の微細パターン形成方法を提供する。
【解決手段】第１補助パターン１０８をマスクとして下部反射防止膜をエッチングして下部反射防止膜パターン１０６ａを形成し、前記下部反射防止膜パターンと前記第１補助パターン１０８の表面に絶縁膜１１０を形成し、下部のハードマスク膜１０４と絶縁膜１１０上に第２補助膜を形成し、前記第２補助膜が前記下部反射防止膜パターン１０６ａ間の前記ハードマスク膜１０４上に残留して第２補助パターン１１２ａとなるようにエッチングし、前記第１補助パターン１０８の上部、および前記絶縁膜１１０を除去し、前記ハードマスク膜１０４をエッチングしてハードマスクパターンを形成し、前記ハードマスクパターンをエッチングマスクとしてエッチング対象膜１０２をエッチングする半導体素子の微細パターン形成方法。
【選択図】図１Ｅ

Description

本発明は、半導体素子の微細パターン形成方法に係り、特に、露光工程の解像度よりさらに微細なパターンを形成することが可能な半導体素子の微細パターン形成方法に関する。
素子の高集積化に伴い、実現すべき最小線幅の大きさは縮小化されつつある。ところが、このような素子の高集積化によって要求される微細線幅を実現するための露光装備の発展は、技術の発展を満足させていない実情である。特に、既存の露光装備を用いて、シリコン（Ｓｉ）の含有されたフォトレジスト膜を露光および現像し、シリコン（Ｓｉ）の含有されたフォトレジストパターンを形成する場合、露光装備の解像能力に限界を持つ。したがって、シリコン（Ｓｉ）の含有されたフォトレジスト膜の解像力の不足によって、露光および現象工程の際に、シリコン（Ｓｉ）の含有されたフォトレジスト膜を適用することが難しくなっている。
そこで、本発明の目的は、露光工程の解像度よりさらに微細なパターンを形成することが可能な半導体素子の微細パターン形成方法を提供する。
上記目的を達成するために、本発明の第１実施例に係る半導体素子の微細パターン形成方法は、半導体基板上にエッチング対象膜、ハードマスク膜、シリコンの含有された下部反射防止膜、および第１補助パターンを形成する。第１補助パターンをエッチングマスクとして下部反射防止膜をエッチングして下部反射防止膜パターンを形成する。下部反射防止膜パターンと第１補助パターンの表面に絶縁膜を形成する。ハードマスク膜と絶縁膜上に第２補助膜を形成する。第２補助膜が下部反射防止膜パターン間のハードマスク膜上に残留して第２補助パターンとなるようにエッチング工程を行う。第１補助パターンの上部と下部反射膜パターンと第２補助パターン間の絶縁膜を除去する。下部反射防止膜パターンと第２補助パターンをエッチングマスクとしてハードマスク膜をエッチングしてハードマスクパターンを形成する。ハードマスクパターンをエッチングマスクとしてエッチング対象膜をエッチングすることを特徴とする。
ここで、エッチング対象膜は絶縁物または導電物の膜質からなる。ハードマスク膜は、アモルファスカーボン(amorphous carbon)膜およびシリコン酸化窒化膜（ＳｉＯＮ）が積層された構造で形成する。第１補助パターンはフォトレジスト膜で形成する。第１補助パターンの臨界寸法(Critical Dimension、ＣＤ)は、最終工程によって形成された微細パターンのピッチの半分程度となるようにする。
絶縁膜は、有機膜またはアモルファスカーボン膜で形成する。絶縁膜形成工程の際に、絶縁膜はハードマスク膜の上部にも形成できる。絶縁膜は、シリコンの含有された下部反射防止膜パターンと第２補助膜に対して相異なるエッチング選択比を持つ物質で形成する。絶縁膜は第１補助パターンと同一のエッチング選択比を持つ。シリコンの含有された下部反射防止膜パターンと第１補助パターンの側面に蒸着された絶縁膜の厚さは、最終工程で形成された微細パターンのピッチの半分程度となるようにする。
第２補助膜は、エッチバック工程によってエッチングする。第２補助膜エッチング工程の際に、第２補助パターンは第１補助パターンの高さまで残留する。絶縁膜は、ドライエッチング工程によって除去する。絶縁膜除去工程の際に、絶縁膜はシリコンの含有された下部反射防止膜パターンと第２補助パターンに対して相異なるエッチング選択比を持つ。
ハードマスク膜の上部に形成された絶縁膜は、絶縁膜除去工程の際に第２補助パターンの下部に残留する。絶縁膜除去工程の際に第１補助パターンも除去される。第２補助パターンは、シリコンの含有された下部反射防止膜パターンの間に形成される。
本発明の第２実施例に係る半導体素子の微細パターン形成方法は、セルゲート領域、選択トランジスタ領域、および周辺回路領域が定義された半導体基板上にエッチング対象膜、ハードマスク膜、シリコンの含有された下部反射防止膜、および第１補助パターンを形成する。第１補助パターンをエッチングマスクとして下部反射防止膜をエッチングして下部反射防止膜パターンを形成する。下部反射防止膜パターンと第１補助パターンの表面に絶縁膜を形成する。ハードマスク膜と絶縁膜上に第２補助膜を形成する。選択トランジスタ領域および周辺回路領域に形成された第２補助膜を除去する。セルゲート領域に形成された第２補助膜がシリコンの含有された下部反射防止膜パターン間のハードマスク膜上に残留して第２補助パターンとなるようにエッチング工程を行う。セルゲート領域において、第１補助パターンの上部、および下部反射防止膜パターンと第２補助パターン間の絶縁膜を除去する。下部反射防止膜パターンおよび第２補助パターンをエッチングマスクとしてハードマスク膜をエッチングしてハードマスクパターンを形成する。ハードマスクパターンをエッチングマスクとしてエッチング対象膜をエッチングする。
ここで、エッチング対象膜はタングステンシリサイド（ＷＳｉｘ）膜で形成する。エッチング対象膜と半導体基板との間には、トンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜、およびコントロールゲート用第２導電膜が積層された構造で形成される。ハードマスク膜はアモルファスカーボン膜およびシリコン酸化窒化膜が積層された構造で形成する。
第１補助パターンはフォトレジスト膜で形成する。第１補助パターンの臨界寸法(Critical Dimension、ＣＤ)は、最終工程によって形成された微細パターンのピッチの半分程度となるようにする。絶縁膜は、第２補助膜とシリコンの含有された下部反射防止膜パターンに対して相異なるエッチング選択比を持つ物質で形成する。絶縁膜は有機膜またはアモルファスカーボン膜で形成する。絶縁膜形成工程の際に、絶縁膜はハードマスク膜の上部にも形成できる。絶縁膜は第１補助パターンと同一のエッチング選択比を持つ。
シリコンの含有された下部反射防止膜パターンの側面に蒸着された絶縁膜の厚さは、最終工程で形成された微細パターンのピッチの半分程度となるようにする。第２補助膜はシリコンの含有されたフォトレジスト膜で形成する。選択トランジスタ領域および周辺回路領域に形成された第２補助膜の除去工程の際にドライエッチング工程によって除去する。セルゲート領域に形成された第２補助膜のエッチング工程の際に、選択トランジスタ領域に残留する第２補助膜も除去される。
選択トランジスタ領域に残留する第２補助膜はエッチバック工程によってエッチングする。第２補助膜エッチング工程の際に、第２補助パターンは第１補助パターンの高さまで残留する。絶縁膜除去工程の際に、絶縁膜はシリコンの含有された下部反射防止膜と第２補助パターンに対して相異なるエッチング選択比を持つ。セルゲート領域に形成された絶縁膜除去工程の際に、選択トランジスタ領域および周辺回路領域に形成された絶縁膜も除去される。選択トランジスタ領域および周辺回路領域に形成された絶縁膜はドライエッチング工程によって除去する。
ハードマスクの上部に形成された絶縁膜は、絶縁膜除去工程の際に第２補助パターンの下部に残留する。絶縁膜除去工程の際に、第１補助パターンは同一のエッチング選択比を持つ。絶縁膜除去工程の際に、第１補助パターンも共に除去される。第２補助パターンは、シリコンの含有された下部反射防止膜パターンの間に形成される。エッチング対象膜エッチング工程の際に、エッチング対象膜と半導体基板との間に形成されたトンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜およびコントロールゲート用第２導電膜も共にエッチングされてゲートを形成する。
上述したように、本発明は次の効果を持つ。
第一に、第１補助パターンとして一般なフォトレジスト膜を用いてシリコン（Ｓｉ）の含有された下部反射防止膜(Bottom Anti Reflective Coating：ＢＡＲＣ)パターンを形成することが、既存の露光工程の解像度よりさらに微細なパターンを形成することができる。
第二に、微細パターンを形成するために使用された既存のＤＥＥＴ(Double Exposure Etch Tech)方法またはスペーサ形成工程を行わないことにより、工程段階を短縮させることができる。
第三に、工程段階を短縮させることにより、素子の量産費用を減少させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。
図１Ａ〜図１Ｈは本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するための断面図であって、セルゲート領域に局限して工程段階を行う。
図１Ａを参照すると、半導体基板１００上にエッチング対象膜１０２を形成する。この際、エッチング対象膜１０２は絶縁物質または導電物質などの膜質からなる。エッチング対象膜１０２上にハードマスク膜１０４およびシリコン（Ｓｉ）の含有された下部反射防止膜（Bottom Anti Reflective Coating、ＢＡＲＣ）１０６を形成する。この際、ハードマスク膜１０４は、アモルファスカーボン膜１０４ａおよびシリコン酸化窒化膜（ＳｉＯＮ）１０４ｂが積層された構造で形成する。
その後、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）１０６上に第１補助パターン１０８を形成する。この際、第１補助パターン１０８はフォトレジスト膜で形成する。第１補助パターン１０８として、シリコン（Ｓｉ）の含有されたフォトレジスト膜を使用することより一般なフォトレジスト膜を使用することが、既存の露光工程の解像度よりさらに微細なパターンを形成することができる。第１補助パターン１０８の臨界寸法（ＣＤ）は、最終工程によって形成された微細パターンのピッチの半分程度となるようにする。
図１Ｂを参照すると、第１補助パターン１０８をエッチングマスクとしてシリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）１０６をエッチングし、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）パターン１０６ａを形成する。この際、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）エッチング工程の際に第１補助パターン１０８が除去されて一部残留する。これにより、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）パターン１０６ａと第１補助パターン１０８とが積層された構造のパターンを形成する。
図１Ｃを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）パターン１０６ａと第１補助パターン１０８の表面に絶縁膜１１０を形成する。この際、絶縁膜１１０は有機膜またはアモルファスカーボン膜で形成する。絶縁膜１１０の形成工程の際に、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第１補助パターン１０８の表面にのみ形成されてもよく、ハードマスク膜１０４の上部表面にも形成されてもよい。ここで、絶縁膜１１０は、後続の工程で形成される第２補助膜１１２とシリコンの含有された下部反射防止膜パターン１０６ａの物質に対してエッチング選択比を持つ物質を用いることにより、後続の工程である絶縁膜除去工程の際に、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａおよび第２補助パターン１１２ａが損傷せずよく除去できる。シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第１補助パターン１０８の側面に蒸着された絶縁膜１１０の厚さは、最終工程によって形成された微細パターンのピッチの半分程度となるようにする。
図１Ｄを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第１補助パターン１０８が積層された構造のパターンの間が充填されるように、ハードマスク膜１０４と絶縁膜１１０の上部に第２補助膜１１２を形成する。この際、第２補助膜１１２はシリコン（Ｓｉ）の含有されたフォトレジスト膜で形成する。これにより、第２補助膜１１２は絶縁膜１１０とは異なるエッチング選択比を持つ。
図１Ｅを参照すると、エッチング工程によって絶縁膜１１０の上部が露出するまで第２補助膜１１２をエッチングして第２補助パターン１１２ａを形成する。この際、エッチング工程はエッチバック工程によって行う。第２補助膜１１２の除去工程の際に、絶縁膜１１０の間に形成された第２補助膜１１２は第１補助パターン１０８の高さまで残留するようにする。第２補助膜１１２のエッチング工程の際に、第２補助膜１１２は絶縁膜１１０に対してエッチング選択比を持つ。これにより、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第２補助パターン１１２ａは同一のエッチング選択比を持つ。
図１Ｆを参照すると、第２補助膜１１２のエッチング工程によって露出した絶縁膜１１０、およびシリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第２補助パターン１１２ａの間に形成された絶縁膜１１０を除去する。この際、絶縁膜１１０はドライエッチング工程によって除去する。絶縁膜１１０の除去工程の際に、第１補助パターン１０８も共に除去される。図１Ｃに示すように、絶縁膜１１０の形成工程の際に、絶縁膜１１０がハードマスク膜１０４の上部にも形成される場合、絶縁膜１１０の除去工程の際に絶縁膜１１０が第２補助パターン１１２ａの下部にも残留する。
したがって、絶縁膜１１０の除去工程の際に、絶縁膜１１０は、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）パターン１０６ａの物質と第２補助パターン１１２ａの物質に対してエッチング選択比を持ち、第１補助パターン１０８とは同一のエッチング選択比を持つ。このようにシリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａの間に第２補助パターン１１２ａを形成することにより、所望のピッチを持つことができる。
図１Ｇを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａおよび第２補助パターン１１２ａをエッチングマスクとしてハードマスク膜１０４をエッチングし、所望のラインおよびスペースを持つハードマスクパターン１０４ｃを形成する。この際、ハードマスク膜１０４はドライエッチング工程によって除去する。シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第２補助パターン１１２ａを、同一のエッチング選択比を持つようにすることにより、ハードマスク膜１０４のエッチング工程の際にエッチング工程が容易であって均一なハードマスクパターン１０４ｃを形成することができる。言い換えれば、同一のエッチング選択比を持つシリコンＳｉの含有された下部反射防止膜（ＢＡＲＣ）パターン１０６ａと第２補助パターン１１２ａを用いてハードマスク膜１０４をエッチングすることが、相異なるエッチング選択比を持つシリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａと第２補助パターン１１２ａを用いてハードマスク膜１０４をエッチングすることよりさらにエッチング工程が容易である。
その後、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａおよび第２補助パターン１１２ａを除去し、ハードマスクパターン１０４ｃからなる微細パターンを形成する。
図１Ｈを参照すると、所望のラインおよびスペースを持つハードマスクパターン１０４ｃをエッチングマスクとしてエッチング対象膜１０２をエッチングして目標パターン１０２ａを形成する。その後、ハードマスクパターン１０４ｃを除去する。
前述したように、第１補助パターン１０８として一般なフォトレジスト膜を用いて、シリコン（Ｓｉ）の含有された下部反射防止膜パターン１０６ａを形成することが、既存の露光工程の解像度よりさらに微細なパターンを形成することができる。
本発明をＮＡＮＤフラッシュメモリ素子の製造方法に適用すると、次の通りである。
図２Ａ〜図２ｌは本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。
図２Ａを参照すると、セルゲート領域Ａ、選択トランジスタ(selective transistor)領域Ｂ、および周辺回路領域Ｃが定義された半導体基板２００上にエッチング対象膜２０２を形成する。この際、エッチング対象膜２０２はタングステンシリサイド（ＷＳｉｘ）膜で形成するが、タングステンシリサイド膜（ＷＳｉｘ）膜と半導体基板２００との間にはトンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜およびコントロールゲート用第２導電膜が積層された構造で形成される。
その後、エッチング対象膜２０２の上部にハードマスク膜２０４およびシリコン（Ｓｉ）の含有された下部反射防止膜２０６を形成する。この際、ハードマスク膜２０４は、アモルファスカーボン膜２０４ａおよびシリコン酸化窒化膜（ＳｉＯＮ）２０４ｂが積層された構造で形成する。
その後、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）２０６上に第１補助パターン２０８を形成する。この際、第１補助パターン２０８はフォトレジスト膜で形成する。第１補助パターン２０８として、シリコン（Ｓｉ）の含有されたフォトレジスト膜を使用することより一般なフォトレジスト膜を使用することが、既存の露光工程の解像度よりさらに微細なパターンを形成することができる。第１補助パターン２０８の臨界寸法ＣＤは、最終工程によって形成された微細パターンのピッチの半分程度となるようにする。
図２Ｂを参照すると、第１補助パターン２０８をエッチングマスクとして、シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）２０６をエッチングし、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａを形成する。シリコン（Ｓｉ）の含有された下部反射防止膜（ＢＡＲＣ）のエッチング工程の際に第１補助パターン２０８の上部が除去されて一部残留する。これにより、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第１補助パターン２０８が積層された構造のパターンを形成する。
図２Ｃを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第１補助パターン２０８の上部表面に絶縁膜２１０を形成する。この際、絶縁膜２１０は有機膜またはアモルファスカーボン膜で形成する。絶縁膜２１０の形成工程の際に、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第１補助パターン２０８の表面にのみ形成されてもよく、ハードマスク膜２０４の上部表面にも形成されてもよい。ここで、絶縁膜２１０は、後続の工程で形成される第２補助膜２１２と、シリコン（Ｓｉ）の含有された下部反射防止膜パター２０６ａの物質に対してエッチング選択比を持つようにすることにより、後続の工程である絶縁膜除去工程の際に、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａおよび第２補助パターン２１２ａが損傷せずによく除去できる。シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第１補助パターン２０８の側面に蒸着された絶縁膜２１０の厚さは、最終工程で形成された微細パターンのピッチの半分程度となるようにする。
図２Ｄを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第１補助パターン２０８が積層された構造のパターンの間が充填されるように、ハードマスク膜２０４と絶縁膜２１０の上部に第２補助膜２１２を形成する。この際、第２補助膜２１２は、シリコン（Ｓｉ）の含有されたフォトレジト膜で形成する。これにより、第２補助膜２１２は絶縁膜２１０とは異なるエッチング選択比をもつ。
図２Ｅを参照すると、選択トランジスタ領域Ｂと周辺回路領域Ｃがオープンされるようにセルゲート領域Ａの第２補助膜２１２の上部にフォトレジストパターン（図示せず）を形成する。この際、選択トランジスタ領域Ｂと周辺回路領域Ｃがオープンされるようにフォトレジストパターンを形成することは、選択トランジスタ領域Ｂと周辺回路領域Ｃには微細パターンを形成される必要がないので、フォトレジストパターンを用いて、選択トランジスタ領域Ｂと周辺回路領域Ｃに形成された第２補助膜２１２を除去するためである。
その後、フォトレジストパターンをエッチングマスクとして、選択トランジスタ領域Ｂと周辺回路領域Ｃに形成された第２補助膜２１２をエッチングする。その後、フォトレジストパターンを除去する。
図２Ｆを参照すると、エッチング工程によって絶縁膜２１０の上部が露出するまで、セルゲート領域Ａに形成された第２補助膜２１２をエッチングすることにより、セルゲート領域Ａに第２補助パターン２１２ａを形成する。この際、エッチング工程はエッチバック工程によって行う。セルゲート領域Ａに形成された第２補助膜２１２のエッチング工程の際に、絶縁膜２１０の間に形成された第２補助膜２１２は第１補助パターン２０８の高さまで残留するようにし、選択トランジスタ領域Ｂに形成された第２補助膜２１２も絶縁膜２１０の上部が露出するまで除去する。第２補助膜２１２のエッチング工程の際に、第２補助膜２１２は絶縁膜２１０に対してエッチング選択比を持つ。したがって、シリコンの含有された下部反射防止膜パターン２０６ａと第２補助パターン２１２ａは同一のエッチング選択比を持つ。
図２Ｇを参照すると、第２補助膜２１２のエッチング工程によって露出した絶縁膜２１０、およびシリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第２補助パターン２１２ａの間に形成された絶縁膜２１０を除去する。この際、絶縁膜２１０はドライエッチング工程によって除去する。図２Ｃに示すように、絶縁膜２１０の形成工程の際に絶縁膜２１０がハードマスク膜２０４の上部にも形成される場合、絶縁膜２１０の除去工程の際に絶縁膜２１０が第２補助パターン２１２ａの下部にも残留する。絶縁膜２１０の除去工程の際に、第１補助パターン２０８も共に除去される。
したがって、絶縁膜２１０の除去工程の際に、絶縁膜２１０は、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａの物質と第２補助パターン２１２ａの物質に対して相異なるエッチング選択比を持ち、第１補助パターン２０８とは同一のエッチング選択比を持つ。このようにシリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａの間に第２補助パターン２１２ａを形成することにより、所望のピッチを持つことができる。セルゲート領域Ａに形成された絶縁膜２１０の除去工程の際に、選択トランジスタ領域Ｂおよび周辺回路領域Ｃに形成された絶縁膜２１０も除去する。
図２Ｈを参照すると、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａおよび第２補助パターン２１２ａをエッチングマスクとしてハードマスク膜２０４をエッチングし、所望のラインおよびスペースを持つハードマスクパターン２０４ｃを形成する。この際、ハードマスク膜２０４はドライエッチング工程によって除去する。シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第２補助パターン２１２ａを同一のエッチング選択比を持つようにすることにより、ハードマスク膜２０４のエッチング工程の際にエッチング工程が容易であって均一なハードマスクパターン２０４ｃを形成することができる。言い換えれば、同一のエッチング選択比を持つシリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第２補助パターン２１２ａを用いてハードマスク膜２０４をエッチングすることが、相異なるエッチング選択比を持つシリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａと第２補助パターン２１２ａを用いてハードマスク膜２０４をエッチングすることよりさらにエッチング工程が容易である。
その後、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａおよび第２補助パターン２１２ａを除去し、ハードマスクパターン２０４ｃからなる微細パターンを形成する。
図２ｌを参照すると、所望のラインおよびスペースを持つハードマスクパターン２０４ｃをエッチングマスクとしてエッチング対象膜２０２をエッチングして目標パターン２０２ａを形成する。この際、エッチング対象膜２０２のエッチング工程の際にエッチング対象膜２０２と半導体基板２００との間に形成されたトンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜およびコントロールゲート用第２導電膜も共にエッチングすることにより、ゲートを形成する。その後、ハードマスクパターン２０４ｃを除去する。
上述したように、第１補助パターン２０８として一般なフォトレジスト膜を用いて、シリコン（Ｓｉ）の含有された下部反射防止膜パターン２０６ａを形成することが、既存の露光工程の解像度よりさらに微細なパターンを形成することができる。
本発明の技術思想は前記好適な実施例によって具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内において多様な実施例が可能であることを理解することができるであろう。
本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第１実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。 本発明の第２実施例に係る半導体素子の微細パターン形成方法を説明するために示す断面図である。
符号の説明
１００、２００ 半導体基板
１０２、２０２ エッチング対象膜
１０２ａ、２０２ａ 目標パターン
１０４、２０４ ハードマスク膜
１０４ａ、２０４ａ アモルファスカーボン膜
１０４ｂ、２０４ｂ シリコン酸化窒化膜
１０４ｃ、２０４ｃ ハードマスクパターン
１０６、２０６ シリコンの含有された下部反射防止膜
１０６ａ、２０６ａ シリコンの含有された下部反射防止膜パターン
１０８、２０８ 第１補助パターン
１１０、２１０ 絶縁膜
１１２、２１２ 第２補助膜
１１２ａ、２１２ａ 第２補助パターン

Claims (41)

  1. 半導体基板上にエッチング対象膜、ハードマスク膜、シリコンの含有された下部反射防止膜、および第１補助パターンを形成する段階と、
    前記第１補助パターンをエッチングマスクとして前記下部反射防止膜をエッチングして下部反射防止膜パターンを形成する段階と、
    前記下部反射防止膜パターンと前記第１補助パターンの表面に絶縁膜を形成する段階と、
    前記ハードマスク膜と絶縁膜上に第２補助膜を形成する段階と、
    前記第２補助膜が前記下部反射防止膜パターン間の前記ハードマスク膜上に残留して第２補助パターンとなるようにエッチング工程を行う段階と、
    前記第１補助パターンの上部、および前記下部反射防止膜パターンと第２補助パターン間の前記絶縁膜を除去する段階と、
    前記下部反射防止膜パターンと第２補助パターンをエッチングマスクとして前記ハードマスク膜をエッチングしてハードマスクパターンを形成する段階と、
    前記ハードマスクパターンをエッチングマスクとして前記エッチング対象膜をエッチングする段階とを含むことを特徴とする、半導体素子の微細パターン形成方法。
  2. 前記エッチング対象膜は、絶縁物または導電物の膜質からなることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記ハードマスク膜は、アモルファスカーボン膜およびシリコン酸化窒化膜（ＳｉＯＮ）が積層された構造で形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記第１補助パターンは、フォトレジスト膜で形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  5. 前記第１補助パターンの臨界寸法(Critical Dimension、ＣＤ)は、最終工程によって形成された微細パターンのピッチの半分程度となるようにすることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記絶縁膜は、有機膜またはアモルファスカーボン膜で形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  7. 前記絶縁膜形成工程の際に、前記絶縁膜は前記ハードマスク膜の上部にも形成できることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  8. 前記絶縁膜は、前記シリコンの含有された下部反射防止膜パターンと第２補助膜に対して相異なるエッチング選択比を持つ物質で形成することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  9. 前記絶縁膜は、前記第１補助パターンと同一のエッチング選択比を持つことを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  10. 前記シリコンの含有された下部反射防止膜パターンと第１補助パターンの側面に蒸着された前記絶縁膜の厚さは、最終工程によって形成された微細パターンのピッチの半分程度となるようにすることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記第２補助膜は、エッチバック工程によってエッチングすることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  12. 前記第２補助膜エッチング工程の際に、前記第２補助パターンは前記第１補助パターンの高さまで残留することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  13. 前記絶縁膜は、ドライエッチング工程によって除去することを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  14. 前記絶縁膜除去工程の際に、前記絶縁膜は、前記シリコンの含有された下部反射防止膜パターンと第２補助パターンに対して相異なるエッチング選択比を持つことを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  15. 前記ハードマスク膜の上部に形成された前記絶縁膜は、前記絶縁膜除去工程の際に前記第２補助パターンの下部に残留することを特徴とする、請求項７に記載の半導体素子の微細パターン形成方法。
  16. 前記絶縁膜除去工程の際に、前記第１補助パターンも除去されることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  17. 前記第２補助パターンは、前記シリコンの含有された下部反射防止膜パターンの間に形成されることを特徴とする、請求項１に記載の半導体素子の微細パターン形成方法。
  18. セルゲート領域、選択トランジスタ領域および周辺回路領域が定義された半導体基板の上部にエッチング対象膜、ハードマスク膜、シリコンの含有された下部反射防止膜、および第１補助パターンを形成する段階と、
    前記第１補助パターンをエッチングマスクとして前記下部反射防止膜をエッチングして下部反射防止膜パターンを形成する段階と、
    前記下部反射防止膜パターンと第１補助パターンの表面に絶縁膜を形成する段階と、
    前記ハードマスク膜と絶縁膜上に第２補助膜を形成する段階と、
    前記選択トランジスタ領域および周辺回路領域に形成された前記第２補助膜を除去する段階と、
    前記セルゲート領域に形成された前記第２補助膜が前記下部反射防止膜パターン間の前記ハードマスク膜上に残留して第２補助パターンとなるようにエッチング工程を行う段階と、
    前記セルゲート領域において前記第１補助パターンの上部、および前記下部反射防止膜パターンと第２補助パターン間の前記絶縁膜を除去する段階と、
    前記下部反射防止膜パターンおよび第２補助パターンをエッチングマスクとして前記ハードマスク膜をエッチングしてハードマスクパターンを形成する段階と、
    前記ハードマスクパターンをエッチングマスクとして前記エッチング対象膜をエッチングする段階とを含んでなることを特徴とする、半導体素子の微細パターン形成方法。
  19. 前記エッチング対象膜は、タングステンシリサイド（ＷＳｉｘ）膜で形成することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  20. 前記エッチング対象膜と前記半導体基板との間には、トンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜、およびコントロールゲート用第２導電膜が積層された構造で形成されることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  21. 前記ハードマスク膜は、アモルファスカーボン膜およびシリコン酸化窒化膜が積層された構造で形成することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  22. 前記第１補助パターンは、フォトレジスト膜で形成することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  23. 前記第１補助パターンの臨界寸法(Critical Dimension、ＣＤ)は、最終工程によって形成された微細パターンのピッチの半分程度となるようにすることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  24. 前記絶縁膜は、前記第２補助膜とシリコンの含有された下部反射防止膜パターンに対して相異なるエッチング選択比を持つ物質で形成することを特徴とする、請求項１８に記載の 半導体素子の微細パターン形成方法。
  25. 前記絶縁膜は、有機膜またはアモルファスカーボン膜で形成することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  26. 前記絶縁膜形成工程の際に、前記絶縁膜は前記ハードマスク膜の上部にも形成できることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  27. 前記絶縁膜は、前記第１補助パターンと同一のエッチング選択比を持つことを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  28. 前記シリコンの含有された下部反射防止膜パターンの側面に蒸着された前記絶縁膜の厚さは、最終工程によって形成された微細パターンのピッチの半分程度となるようにすることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  29. 前記第２補助膜は、シリコンの含有されたフォトレジスト膜で形成することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  30. 前記選択トランジスタ領域および周辺回路領域に形成された前記第２補助膜の除去工程の際にドライエッチング工程によって除去することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  31. 前記セルゲート領域に形成された前記第２補助膜のエッチング工程の際に、前記選択トランジスタ領域に残留する前記第２補助膜も除去されることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  32. 前記選択トランジスタ領域に残留する第２補助膜は、エッチバック工程によってエッチングすることを特徴とする、請求項３１に記載の半導体素子の微細パターン形成方法。
  33. 前記第２補助膜エッチング工程の際に、前記第２補助パターンは前記第１補助パターンの高さまで残留することを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  34. 前記絶縁膜除去工程の際に、前記絶縁膜は、前記シリコンの含有された下部反射防止膜と第２補助パターンに対して相異なるエッチング選択比を持つことを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  35. 前記セルゲート領域に形成された前記絶縁膜除去工程の際に、前記選択トランジスタ領域および周辺回路領域に形成された前記絶縁膜も除去されることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  36. 前記選択トランジスタ領域および周辺回路領域に形成された前記絶縁膜は、ドライエッチング工程によって除去することを特徴とする、請求項３５に記載の半導体素子の微細パターン形成方法。
  37. 前記ハードマスクの上部に形成された前記絶縁膜は、前記絶縁膜除去工程の際に前記第２補助パターンの下部に残留することを特徴とする、請求項２６に記載の半導体素子の微細パターン形成方法。
  38. 前記絶縁膜除去工程の際に、前記第１補助パターンは同一のエッチング選択比を持つことを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  39. 前記絶縁膜除去工程の際に、前記第１補助パターンも共に除去されることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  40. 前記第２補助パターンは、前記シリコンの含有された下部反射防止膜パターンの間に形成されることを特徴とする、請求項１８に記載の半導体素子の微細パターン形成方法。
  41. 前記エッチング対象膜エッチング工程の際に、前記エッチング対象膜と前記半導体基板との間に形成された前記トンネル絶縁膜、フローティングゲート用第１導電膜、誘電体膜、およびコントロールゲート用第２導電膜も共にエッチングされることにより、ゲートを形成することを特徴とする、請求項２０に記載の半導体素子の微細パターン形成方法。
JP2008180992A 2007-09-03 2008-07-11 半導体素子の微細パターン形成方法 Expired - Fee Related JP5014276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0088888 2007-09-03
KR1020070088888A KR100965011B1 (ko) 2007-09-03 2007-09-03 반도체 소자의 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
JP2009060083A true JP2009060083A (ja) 2009-03-19
JP5014276B2 JP5014276B2 (ja) 2012-08-29

Family

ID=40408163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180992A Expired - Fee Related JP5014276B2 (ja) 2007-09-03 2008-07-11 半導体素子の微細パターン形成方法

Country Status (4)

Country Link
US (1) US20090061641A1 (ja)
JP (1) JP5014276B2 (ja)
KR (1) KR100965011B1 (ja)
CN (1) CN101383270B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
US9218984B2 (en) 2007-12-20 2015-12-22 SK Hynix Inc. Method for manufacturing a semiconductor device
KR20190141256A (ko) * 2017-05-12 2019-12-23 어플라이드 머티어리얼스, 인코포레이티드 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120034782A1 (en) * 2010-08-04 2012-02-09 Hynix Semiconductor Inc. Method of Forming Fine Patterns
KR101093969B1 (ko) * 2010-08-04 2011-12-15 주식회사 하이닉스반도체 미세 패턴 형성방법
US8529777B2 (en) * 2011-09-12 2013-09-10 Tdk Corporation Method of making a mask, method of patterning by using this mask and method of manufacturing a micro-device
CN103887217B (zh) * 2014-03-27 2017-01-18 华映视讯（吴江）有限公司 形成膜层图案的方法
KR102354460B1 (ko) 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207339A (ja) * 1984-03-30 1985-10-18 Matsushita Electronics Corp パタ−ン形成方法
JPS62234333A (ja) * 1986-04-04 1987-10-14 Matsushita Electronics Corp 微細溝加工用マスクの形成方法
JPH01110727A (ja) * 1987-10-23 1989-04-27 Nec Corp 半導体装置の製造方法
JPH01124219A (ja) * 1987-10-30 1989-05-17 Internatl Business Mach Corp <Ibm> パターン付け方法
JPH02266517A (ja) * 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
JP2007081403A (ja) * 2005-09-14 2007-03-29 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2007305976A (ja) * 2006-05-09 2007-11-22 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008091851A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子のハードマスクパターン形成方法
JP2008270730A (ja) * 2007-04-20 2008-11-06 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009055022A (ja) * 2007-08-13 2009-03-12 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US7052972B2 (en) * 2003-12-19 2006-05-30 Micron Technology, Inc. Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100784062B1 (ko) * 2006-01-20 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100734464B1 (ko) * 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US20090087990A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
KR101077453B1 (ko) * 2009-03-31 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207339A (ja) * 1984-03-30 1985-10-18 Matsushita Electronics Corp パタ−ン形成方法
JPS62234333A (ja) * 1986-04-04 1987-10-14 Matsushita Electronics Corp 微細溝加工用マスクの形成方法
JPH01110727A (ja) * 1987-10-23 1989-04-27 Nec Corp 半導体装置の製造方法
JPH01124219A (ja) * 1987-10-30 1989-05-17 Internatl Business Mach Corp <Ibm> パターン付け方法
JPH02266517A (ja) * 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
JP2007081403A (ja) * 2005-09-14 2007-03-29 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2007305976A (ja) * 2006-05-09 2007-11-22 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008091851A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子のハードマスクパターン形成方法
JP2008270730A (ja) * 2007-04-20 2008-11-06 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009055022A (ja) * 2007-08-13 2009-03-12 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
US9218984B2 (en) 2007-12-20 2015-12-22 SK Hynix Inc. Method for manufacturing a semiconductor device
KR20190141256A (ko) * 2017-05-12 2019-12-23 어플라이드 머티어리얼스, 인코포레이티드 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착
JP2020520116A (ja) * 2017-05-12 2020-07-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板及びチャンバ部品上への金属ケイ素化合物層の堆積
JP7221879B2 (ja) 2017-05-12 2023-02-14 アプライド マテリアルズ インコーポレイテッド 基板及びチャンバ部品上への金属ケイ素化合物層の堆積
KR102601706B1 (ko) * 2017-05-12 2023-11-10 어플라이드 머티어리얼스, 인코포레이티드 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착

Also Published As

Publication number Publication date
CN101383270A (zh) 2009-03-11
US20090061641A1 (en) 2009-03-05
KR20090023825A (ko) 2009-03-06
CN101383270B (zh) 2010-06-09
KR100965011B1 (ko) 2010-06-21
JP5014276B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US7892981B2 (en) Method of forming a micro pattern of a semiconductor device
JP5014276B2 (ja) 半導体素子の微細パターン形成方法
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100880323B1 (ko) 플래시 메모리 소자의 제조 방법
US8110340B2 (en) Method of forming a pattern of a semiconductor device
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US20090170330A1 (en) Method of forming a micro pattern of a semiconductor device
US20090170325A1 (en) Method of forming a semiconductor device pattern
JP2006190939A (ja) 半導体素子の製造方法
US7955985B2 (en) Method of forming micro pattern of semiconductor device
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
US8119523B2 (en) Method for fabricating semiconductor device using dual damascene process
KR100953054B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20090070473A (ko) 반도체 소자의 미세 패턴 형성방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20090055796A (ko) 반도체 소자의 제조 방법
KR20060082943A (ko) 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees