CN103887217B - 形成膜层图案的方法 - Google Patents

形成膜层图案的方法 Download PDF

Info

Publication number
CN103887217B
CN103887217B CN201410116809.0A CN201410116809A CN103887217B CN 103887217 B CN103887217 B CN 103887217B CN 201410116809 A CN201410116809 A CN 201410116809A CN 103887217 B CN103887217 B CN 103887217B
Authority
CN
China
Prior art keywords
pattern
deviant
para
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410116809.0A
Other languages
English (en)
Other versions
CN103887217A (zh
Inventor
李帆
李一帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT Video Wujiang Co Ltd
Chunghwa Picture Tubes Ltd
Original Assignee
CPT Video Wujiang Co Ltd
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Video Wujiang Co Ltd, Chunghwa Picture Tubes Ltd filed Critical CPT Video Wujiang Co Ltd
Priority to CN201410116809.0A priority Critical patent/CN103887217B/zh
Publication of CN103887217A publication Critical patent/CN103887217A/zh
Application granted granted Critical
Publication of CN103887217B publication Critical patent/CN103887217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种形成膜层图案的方法至少包括下列步骤。(1)利用第一对位记号与第二对位记号量测出第一膜层图案与第二膜层图案之间的第一偏移值D1。(2)利用第一偏移值D1计算出第一虚拟原点值O1。(3)利用第二对位记号与第一罩幕对位记号量测出第二膜层图案与第一罩幕图案之间的第二偏移值D2。(4)利用第一虚拟原点值O1与第二偏移值D2计算出第一罩幕图案与第一虚拟原点之间的第三偏移值D3。(5)判断第三偏移值D3是否在规格值的范围内。

Description

形成膜层图案的方法
技术领域
本发明是有关于一种形成膜层图案的方法。
背景技术
随着显示面板的分辨率的提升,显示面板中的薄膜晶体管的尺寸越做越小。此时,若显示面板各膜层图案间的对位稍有偏差,则会导致薄膜晶体管的电性异常,进而造成各种无法预期的异常问题。
在公知形成膜层图案的方法中,均是以第一膜层图案的第一对位记号为基准形成后续多个膜层图案的。然而,以目前制造机台的对位能力而言,制造机台仅能将任二膜层图案间的对位偏移量控制在±1微米以内。这样一来,若形成第二膜层图案时是以第一膜层图案的第一对位记号为基准,则第一膜层图案与第二膜层图案之间的对位偏移量可能为1微米。若形成第三膜层图案时仍是以第一膜层图案的第一对位记号为基准,则第一膜层图案与第三膜层图案之间的对位偏移量可能为为-1微米。此时,第二膜层图案与第三膜层图案之间的对位偏移量已高达2微米,进而造成显示面板的各种异常问题。
发明内容
本发明提供一种形成膜层图案的方法,其可提高各膜层间的对位精度。
具有第一对位记号的第一膜层图案、具有第二对位记号的第二膜层图案、第三膜层以及用以图案化第三膜层且具有第一罩幕对位 记号的第一罩幕图案依序堆栈在基板上。本发明的形成膜层图案的方法包括下列步骤:
(1)利用第一对位记号与第二对位记号量测出第一膜层图案与第二膜层图案之间的第一偏移值D1。
(2)利用第一偏移值D1计算出第一虚拟原点值O1。
(3)利用第二对位记号与第一罩幕对位记号量测出第二膜层图案与用以图案化第三膜层的第一罩幕图案之间的第二偏移值D2。
(4)利用第一虚拟原点值O1与第二偏移值D2计算出第一罩幕图案与第一虚拟原点之间的第三偏移值D3。
(5)判断第三偏移值D3是否在规格值的范围内,若第三偏移值D3在规格值的范围内则进行下列步骤(6)。若第三偏移值D3不在规格值的范围内则进行下列步骤(7)-(9)。
步骤(6)为:利用第一罩幕图案图案化第三膜层,以形成具有一第三对位记号的一第三膜层图案。
步骤(7)为:去除第一罩幕图案。
步骤(8)为:利用第三偏移值D3做为第一补正值,以重新形成用以图案化第三膜层的第一罩幕图案。
步骤(9)为:重复步骤(3)-(5)、(7)-(8)中的至少步骤(3)-(5),直到判断第三偏移值D3在规格值的范围内。
在本发明的一实施例中,在上述的步骤(2)中还包括:利用公式O1=(D1/2),计算出第一虚拟原点值O1。
在本发明的一实施例中,上述的步骤(4)为:利用公式D3=O1+D2,计算出第三偏移值D3。
在本发明的一实施例中,在上述的步骤(5)中当第三偏移值D3在规格值的范围内。形成膜层图案的方法还包括:
步骤(10):去除第一罩幕图案。
步骤(11):在第三膜层图案上形成第四膜层。
步骤(12):利用第二对位记号与第三对位记号量测出第二膜层图案与第三膜层图案之间的第四偏移值D4。
步骤(13):利用第一偏移值D1以及第四偏移值D4计算出第二虚拟原点值O2。
步骤(14):在第四膜层上形成用以图案化第四膜层的第二罩幕图案。第二罩幕图案具有第二罩幕对位记号。
步骤(15):利用第一对位记号与第二罩幕对位记号量测出第一膜层图案与第二罩幕图案之间的第五偏移值D5。
步骤(16):利用第五偏移值D5与第二虚拟原点值O2计算出第二罩幕图案与第二虚拟原点之间的第六偏移值D6。
步骤(17):判断第六偏移值是否在规格值的范围内,若第六偏移值D6在规格值的范围内则进行下列步骤(18),若第六偏移值D6不在规格值的范围内则进行下列步骤(19)-(21)。
步骤(18):利用第二罩幕图案图案化第四膜层,以形成具有第四对位记号的第四膜层图案。
步骤(19):去除第二罩幕图案。
步骤(20)利用第六偏移值D6做为第二补正值,以进行步骤(14)。
步骤(21):重复步骤(15)-(17)、(19)-(20)中的至少步骤(15)-(17),直到判断第六偏移值D6在规格值的范围内。
在本发明的一实施例中,上述的步骤(13)为:利用公式O2=D1+(D4/2),计算出第二虚拟原点值O2。
在本发明的一实施例中,上述的步骤(16)为:利用公式D6=D5-O2,计算出第六偏移值D6。
在本发明的一实施例中,在上述的步骤(5)中当第三偏移值D3在规格值的范围内。形成膜层图案的方法还包括:
步骤(22):去除第一罩幕图案。
步骤(23):在第三膜层图案上形成第四膜层。
步骤(24)利用第一对位记号与第三对位记号量测出第一膜层图案与第三膜层图案之间的第七偏移值D7。
步骤(25):利用第七偏移值D7算出第三虚拟原点值O3。
步骤(26):在第四膜层上形成用以图案化第四膜层的第二罩幕图案。第二罩幕图案具有第二罩幕对位记号。
步骤(27):利用第一对位记号与第二罩幕对位记号量测出第一膜层图案与第二罩幕图案之间的第八偏移值D8。
步骤(28):利用第八偏移值D8与第三虚拟原点值O3计算出第二罩幕图案与第二虚拟原点之间的第九偏移值D9。
步骤(29):判断第九偏移值D9是否在规格值的范围内,若第九偏移值D9在规格值的范围内则进行下列步骤(30),若第九偏移值D9不在规格值的范围内则进行下列步骤(31)-(33)。
步骤(30):利用第二罩幕图案图案化第四膜层,以形成具有第四对位记号的第四膜层图案。
步骤(31):去除第二罩幕图案。
步骤(32):利用第九偏移值D9做为第三补正值,以再次进行步骤(26)。
步骤(33)重复步骤(27)-(29)、(31)-(32)中的至少步骤(27)-(29),直到判断第九偏移值D9在规格值的范围内。
在本发明的一实施例中,上述的步骤(25)为利用公式O3=D7/2,计算出第三虚拟原点值O3。
在本发明的一实施例中,上述的步骤(28)为利用公式D9=D8-O3,计算出第九偏移值D9。
在本发明的一实施例中,当上述的第九偏移值D9在规格值的范围内。形成膜层图案的方法还包括下列步骤:
步骤(34):去除第二罩幕图案。
步骤(35):在第四膜层图案上形成第五膜层。
步骤(36):在第五膜层上形成用以图案化第五膜层的第三罩幕图案,第三罩幕图案具有第三罩幕对位记号。
步骤(37):利用第一对位记号与第三罩幕对位记号量测出第一膜层图案与第三罩幕图案之间的第十偏移值D10。
步骤(38):利用第十偏移值D10与第一虚拟原点值O1计算出第三罩幕图案与第一虚拟原点之间的第十一偏移值D11。
步骤(39):判断第十一偏移值D11是否在规格值的范围内,若第十一偏移值D11在规格值的范围内则进行下列步骤(40),若第十一偏移值D11不在规格值的范围内则进行下列步骤(41)-(43)。
步骤(40):利用第三罩幕图案图案化第五膜层,以形成第五膜层图案。
步骤(41):去除第三罩幕图案。
步骤(42):利用第十一偏移值D11做为第四补正值,以再次进行步骤(36)。
步骤(43):重复步骤(37)-(39)、(41)-(42)中的至少步骤(37)-(39),直到判断第十一偏移值D11在规格值的范围内。
在本发明的一实施例中,上述的步骤(38)为:利用公式D11=D10-O1,计算出第十一偏移值D11。
在本发明的一实施例中,当上述的第九偏移值D9在规格值的范围内。形成膜层图案的方法还包括下列步骤:
步骤(44):去除第二罩幕图案。
步骤(45):在第四膜层图案上形成第五膜层。
步骤(46):利用第一对位记号与第四对位记号量测出第一膜层图案与第四膜层图案之间的第十二偏移值D12。
步骤(47):利用第十二偏移值D12计算出第一膜层图案与第四膜层图案之间的第四虚拟原点值O4。
步骤(48):在第五膜层上形成用以图案化第五膜层的第三罩幕图案,第三罩幕图案具有第三罩幕对位记号。
步骤(49):利用第一对位记号与第三罩幕对位记号量测出第一膜层图案与第三罩幕图案之间的第十三偏移值D13。
步骤(50):利用第十三偏移值D13与第四虚拟原点值O4计算出第三罩幕图案与第四虚拟原点之间的第十四偏移值D14。
步骤(51):判断第十四偏移值D14是否在规格值的范围内,若第十四偏移值D14在规格值的范围内则进行下列步骤(52),若第十 四偏移值D14不在规格值的范围内则进行下列步骤(53)-(55)。
步骤(52):利用第三罩幕图案图案化第五膜层,以形成第五膜层图案。
步骤(53):去除第三罩幕图案。
步骤(54):利用第十四偏移值D14做为第五补正值,以再次进行步骤(47)。
步骤(55):重复步骤(48)-(51)、(53)-(54)中的至少步骤(48)-(51),直到判断第十四偏移值D14在规格值的范围内。
在本发明的一实施例中,上述的步骤(47)为利用公式O4=D12/2,计算出第四虚拟原点值O4。
在本发明的一实施例中,上述的步骤(50)为利用公式D14=D13-O4,计算出第十四偏移值D14。
在本发明的一实施例中,上述的第一对位记号为十字型标记。十字型标记将基板划分为沿逆时针方向依序配置的第一象限、第二象限、第三象限以及第四象限。
在本发明的一实施例中,上述的第二对位记号、第一罩幕对位记号、第三对位记号、第二罩幕对位记号、第三对位记号、第三罩幕对位记号、第四对位记号、第五对位标记的至少其中之一包括:分别配置在第一象限、第二象限、第三象限以及第四象限的多个条状图案。十字型标记包括互相垂直且交错的二支干。任一条状图案与至少一支干相隔一段距离。
在本发明的一实施例中,上述的第一膜层图案还具有薄膜晶体管的栅极。第二膜层图案还具有薄膜晶体管的信道。第三膜层图案 还具有薄膜晶体管的源极与漏极。第四膜层图案还具有暴露出漏极的开口。第五膜层图案还具有用以填入开口而与漏极电性连接的像素电极。
基于上述,本发明的形成膜层图案的方法是至少用以:在具有第一对位记号的第一膜层图案以及具有第二对位记号的第二膜层图案上形成第三膜层图案。特别是,将第一膜层图案与第二膜层图案之间的虚拟原点视为比较的基准,并判断做为第三膜层图案的罩幕的罩幕图案与虚拟原点之间的偏移量是否在规格值的范围内,以使第三膜层与第一膜层图案之间的对位精度、第三膜层与第二膜层图案之间的对位精度提升。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为本发明一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图;
图2为本发明另一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图;
图3为本发明再一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图;
图4为本发明一实施例的形成第三膜层图案的流程示意图;
图5为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、第四膜层以及用以图案化第四膜层的第二罩幕图案的上视示意图;
图6为本发明一实施例的形成第四膜层图案的流程示意图;
图7为本发明另一实施例的形成第四膜层图案的流程示意图;
图8为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、利用前述方法形成的第四膜层图案、第五膜层以及用以图案化第五膜层的第三罩幕图案的上视示意图;
图9为本发明一实施例的形成第五膜层图案的流程示意图;
图10为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、利用前述方法形成的第四膜层图案以及利用前述方法形成的第五膜层图案的上视示意图;
图11为本发明另一实施例形成第五膜层图案的流程示意图。
【主要组件符号说明】
10、10’:第一对位记号
11、12:支干
20、20’:第二对位记号
21、31’、31、41’、51’:条状图案
30:第三对位记号
30’、30’:第一罩幕对位记号
40’:第二罩幕对位记号
40:第四对位记号
50’:第三罩幕对位记号
110:基板
A-N:距离
ch:信道
CH’:第四膜层
CH:第四膜层图案
GE、GE’:第一膜层图案
d:漏极
g:栅极
MCH:第二罩幕图案
MSD、MSD’:第一罩幕图案
MPE:第三罩幕图案
PE’:第五膜层
PE:第五膜层图案
PX:像素电极
SD’、SD’:第三膜层
SE、SE’:第二膜层图案
s:源极
S1-S8、S10-S20、S22-S32、S34-S42、S44-S54:步骤
SL:扫描线
R1:第一象限
R2:第二象限
R3:第三象限
R4:第四象限
x、y:方向
具体实施方式
图1为本发明一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图。请参照图1,第一膜层图案GE、第二膜层图案SE、第三膜层SD’以及用以图案化第三膜层SD’的第一罩幕图案MSD依序堆栈在基板110上。第一膜层图案GE具有第一对位记号10。在本实施例中,第一膜层图案GE还具有薄膜晶体管的栅极g以及与栅极g电性连接的扫描线SL。换言之,第一对位记号10、栅极g以及扫描线SL可属于同一膜层。需说明的是,本发明并不限定第一膜层图案GE必需为栅极g所属的膜层图案,在其他实施例中,第一膜层图案GE亦可为像素阵列基板的其他膜层图案。
在本实施例中,第一对位记号10可为十字型标记。十字型标记包括互相垂直且交错的二个支干11、12。一个支干11在方向x上延伸。另一个支干12在与方向x垂直的方向y上延伸。二支干11、12将基板110划分为沿逆时针方向依序配置的第一象限R1、第二象限R2、第三象限R3以及第四象限R4。需说明的是,本发明不限定第一对位记号10的形状必需为十字型,在其他实施例中,第一对位记号10亦可为其他适当形状,将于后续实施例中举例说明。
第二膜层图案SE配置在第一膜层图案GE上方。第二膜层图案SE具有第二对位记号20。在本实施例中,第二膜层图案SE还具有薄膜晶体管的信道ch。换言之,第二对位记号20与薄膜晶体管的信道ch可属于同一膜层图案。需说明的是,本发明并不限定第二膜层图案SE必需是信道ch所属的膜层图案,在其他实施例中,第二膜层图案SE亦可为像素阵列基板的其他膜层图案。
在本实施例中,第二对位记号20可为多个条状图案21。这些条状图案21可分别配置在由第一对位记号10划分出的第一象限R1、第二象限R2、第三象限R3以及第四象限R4上。需说明的是,本发明不限定第二对位记号20的形状必需为多个条状图案,在其他实施例中,第二对位记号20亦可为其他适当形状,将于后续实施例中举例说明。
第三膜层SD’配置在第二膜层图案SE上方。需说明的是,为清楚表达起见,在图1中,系以无任何花色的图样代表第三膜层SD’。在本实施例中,第三膜层SD’系全面性覆盖第一膜层图案GE与第二膜层图案SE。用以图案化第三膜层SD’的第一罩幕图案MSD配置在第三膜层SD’上。第一罩幕图案MSD具有第一罩幕对位记号30’。在本实施例中,第一罩幕对位记号30’可为多个条状图案31’。这些条状图案31’可分别配置第一象限R1、第二象限R2、第三象限R3以及第四象限R4上且与第二膜层图案SE的多个条状图案21错开。更进一步地说,在本实施例中,第一罩幕对位记号30’可配置于第二对位记号20与第一对位记号10之间。需说明的是,本发明不限定第一罩幕对位记号30’的形状需为多个条状图案31’,亦不限定第一罩幕对位记号30’需配置于第二对位记号20与第一对位记号10之间。在其他实施例中,第一罩幕对位记号30’的形状以及第一罩幕对位记号30’、第一对位记号10、第二对位记号20的相对位置均可视实际需求适当设计之。以下利用图2、图3为例说明之。
图2为本发明另一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图。请 参照图2,图2的第一膜层图案GE、第二膜层图案SE、第三膜层SD’、第一罩幕图案MSD与图1的第一膜层图案GE、第二膜层图案SE、第三膜层SD’、第一罩幕图案MSD相似,因此二者以相同的标号表示。图2与图1的不同处在于:图2的第一对位记号10、第二对位记号20、第一罩幕对位记号30’的相对位置与图1的第一对位记号10、第二对位记号20、第一罩幕对位记号30’的相对位置不同。详言之,在图2的实施例中,第二对位记号20可配置于第一罩幕对位记号30’与第一对位记号10之间。与图1相同地,利用图2的第一对位记号10、第二对位记号20、第一罩幕对位记号30’亦可得知第一膜层图案GE、第二膜层图案SE、第一罩幕图案MSD的任二者间的偏移值,本领域具有通常知识者参照后续与图1相关的说明可推知如何应用图2的第一对位记号10、第二对位记号20、第一罩幕对位记号30’,以得知第一膜层图案GE、第二膜层图案SE、第一罩幕图案MSD的任二者间的偏移值,于此便不再详述。
图3为本发明再一实施例的第一膜层图案、第二膜层图案、第三膜层以及用以图案化第三膜层的第一罩幕图案的上视示意图。请参照图3,图3的第一膜层图案GE’、第二膜层图案SE’、第三膜层SD’以及用以图案化第三膜层SD’的第一罩幕图案MSD’依序堆栈在基板110上。在图3的实施例中,第一膜层图案GE’的第一对位记号10’可为矩形图案。第二膜层图案SE’的第二对位记号20’可为包围第一对位记号10’的口字型图案。第一罩幕对位记号30’可为包围第一对位记号10’以及第二对位记号20’的口字型图案。与图1相同地,利用图3的第一对位记号10’、第二对位记号20’、第一罩幕对 位记号30’亦可得知第一膜层图案GE’、第二膜层图案SE’、第一罩幕图案MSD’的任二者间的偏移值。本领域具有通常知识者参照与下列与图1相关的说明可推知如何应用图3的第一对位记号10’、第二对位记号20’、第一罩幕对位记号30’得知第一膜层图案GE’、第二膜层图案SE’、第一罩幕图案MSD’的任二者间的偏移值,于此便不再详述。
本发明一实施例的形成膜层图案的方法是至少用于:在依序堆栈于基板上的第一膜层图案、第二膜层图案上形成第三膜层图案,以下利用图4为例说明之。
图4为本发明一实施例的形成第三膜层图案的流程示意图。请参照图1及图4,首先,进行步骤S1:利用第一对位记号10与第二对位记号20量测出第一膜层图案GE与第二膜层图案SE之间的第一偏移值D1。详言之,请参照图1,分别配置在第一象限R1、第三象限R3上的第二对位记号20的二条状图案21与支干12平行。配置在第一象限R1上的条状图案21在方向x上与支干12相隔一段距离C。配置在第三象限R3上的条状图案21在方向x上与支干12相隔一段距离A。透过比较距离A、C,可得知第一膜层图案GE与第二膜层图案SE之间在方向x上的第一偏移值D1。详言之,制造者在量测出距离A、C后,可将距离A、C代入下列公式(一):D1=(C-A)/2,以获得第一膜层图案GE与第二膜层图案SE之间在方向x上的第一偏移值D1。举例而言,若距离A为32微米,距离C为30微米,则将距离A、C代入上列公式(一)后可计算出第一膜层图案GE与第二膜层图案SE之间在方向x上的第一偏移值D1为 -1微米。
需说明的是,为清楚表达起见,在本说明书中,关于各种偏移值的计算是以在方向x上的偏移值为例说明。此外,将于后续说明提及的各种虚拟原点值以及各种补正值的计算亦是以在方向x上的虚拟原点值、补正值为例说明。本领域具有通常知识者参照本说明中在方向x上的各种偏移值、虚拟原点值、补正值的计算可推知在方向y上的偏移值、虚拟原点值、补正值的计算,于此便不再详述。
请继续参照图1及图4,接着,进行步骤S2:利用第一偏移值D1计算出第一虚拟原点值O1。举例而言,在本实施例中,步骤S2可为:利用下列公式(二):O1=(D1/2),计算出第一虚拟原点值O1。若公式(一)代入上列公式(二)可获得公式(三):O1=(C-A)/4。举例而言,若距离A为32微米,距离C为30微米,将距离A、C代入公式(三)后可计算出第一虚拟原点值O1为-0.5微米。
请参照图1及图4,接着,进行步骤S3:利用第二对位记号20与第一罩幕对位记号30’量测出第二膜层图案SE与第一罩幕图案MSD之间的第二偏移值D2。详言之,请参照图1,第二对位记号20中位于第一象限R1的条状图案21与第一罩幕对位记号30’中位于第一象限R1的条状图案31’在方向x上相隔一段距离D。第二对位记号20中位于第三象限R3的条状图案21与第一罩幕对位记号30’中位于第三象限R3的条状图案31’在方向x上相隔一段距离B。透过比较距离B、D,可得知第二膜层图案SE与第一罩幕图案MSD之间在方向x上的第二偏移值D2。详言之,制造者在量测出距离B、D后,可将距离B、D代入公式(四):D2=(B-D)/2,以获得第二膜 层图案SE与第一罩幕图案MSD之间在方向x上的第二偏移值D2。举例而言,若距离D为6微米,距离B为10微米,则将距离B、D代入公式(四)后可计算出第二偏移值D2为2微米。
请参照图1及图4,接着,进行步骤S4:利用第一虚拟原点值O1与第二偏移值D2计算出第一罩幕图案MSD与第一虚拟原点之间在方向x上的第三偏移值D3。详言之,可利用公式(五):D3=O1+D2,计算出第三偏移值D3。将先前计算出的第一虚拟原点值O1(即-0.5微米)、第二偏移值D2(即2微米)代入公式(五)可计算出第三偏移值D3为1.5微米。
请参照图1及图4,接着,进行步骤S5:判断第三偏移值D3是否在规格值的范围内。在本实施中,规格值的范围例如为大于或等于-1微米至小于或等于1微米。第三偏移值D3(即1.5微米)超出规格值的范围。因此,制造者需依照图4中标示为「否」的箭头方向进行步骤S7:去除第一罩幕图案MSD。接着,进行步骤S8:利用第三偏移值D3做为第一补正值,以重新形成用以图案化第三膜层SD’的第一罩幕图案MSD。
在重新形成第一罩幕图案MSD后,重复进行步骤S3-S5、S7-S8中的至少步骤S3-S5,以判断重新形成的第一罩幕图案MSD与第一虚拟原点之间的第三偏移值D3是否在规格值的范围内。详言之,若在重复进行步骤S3-S5后,判断出重新形成的第一罩幕图案MSD与第一虚拟原点之间的第三偏移值D3是在规格值的范围内,则可依照图4中标示为「是」的箭头方向进行步骤S6:利用符合规格的第一罩幕图案MSD图案化第三膜层SD’,以形成具有第三对位记号 30(标示于图5)的第三膜层图案SD(标示于图5)。若重复进行步骤S3-S5后,判断重新形成的第一罩幕图案MSD与第一虚拟原点之间的第三偏移值D3仍然不在规格值的范围内,则需再次重复步骤S7、S8、S3-S5,直到于步骤S5中判断出再次形成第一罩幕图案MSD与第一虚拟原点之间的第三偏移值D3是在规格值的范围内,方可进行步骤S6,以形成第三膜层图案SD(标示于图5)。
图5为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、第四膜层以及用以图案化第四膜层的第二罩幕图案的上视示意图。请参照图5,利用前述方法形成的第三膜层图案SD具有利用图1的第一罩幕对位记号30’形成的第三对位记号30。在本实施例中,第三膜层图案SD还具有薄膜晶体管的源极s与漏极d。换言之,第三对位记号30与薄膜晶体管的源极s与漏极d可属于同一膜层图案。需说明的是,本发明并不限定第三膜层图案SD必需是源极s与漏极d所属的膜层图案,在其他实施例中,第三膜层图案SD亦可为像素阵列基板的其他膜层图案。
图4所述的形成第三膜层图案SD的发明精神亦用以形成后续的第四膜层图案CH,以下以图6为例说明之。图6为本发明一实施例的形成第四膜层图案的流程示意图。请参照图1、图5及图6,首先,进行步骤S10:去除第一罩幕图案MSD(标示于图1),而露出第三膜层图案SD(标示于图5)。接着,请参照图5及图6,进行步骤S11:在第三膜层图案SD上形成第四膜层CH’。需说明的是,为清楚表达起见,在图5中,系以无任何花色的图样代表第四膜层CH’。第四膜层CH’例如为全面性覆盖第一膜层图案GE、第二膜层 图案SE、第三膜层图案SD的完整图案。
请参照图5及图6,接着,进行步骤S12:利用第二对位记号20与第三对位记号30量测出第二膜层图案SE与第三膜层图案SD之间的第四偏移值D4。详言之,如图5所示,第三对位记号30包括分别配置在第一象限R1、第二象限R2、第三象限R3以及第四象限R4的多个条状图案31。第三对位记号30中位于第一象限R1的条状图案31与第二对位记号20中位于第一象限R1的条状图案21相隔一段距离E。第三对位记号30中位于第三象限R3的条状图案31与第二对位记号20中位于第三象限R3的条状图案21相隔一段距离F。制造者在量测出距离E、F后,可将距离E、F代入公式(六):D4=(F-E)/2,以获得第二膜层图案SE与第三膜层图案SD之间在方向x上的第四偏移值D4。举例而言,若距离E为6.5微米,距离F为9.5微米,则将距离E、F代入公式(六)后可计算出第四偏移值D4为1.5微米。
请参照图5及图6,接着,进行步骤S13:利用第一偏移值D1以及第四偏移值D4计算出第二虚拟原点值O2。详言之,在本实施例中,可利用公式(七):O2=D1+(D4/2),计算出第二虚拟原点值O2。举例而言,将上述的第四偏移值D4(即1.5微米)、第一偏移值D1(即-1微米)代入公式(七)可得第二虚拟原点值O2为-0.25微米。
请参照图5及图6,接着,进行步骤S14:在第四膜层CH’上形成用以图案化第四膜层CH’的第二罩幕图案MCH。第二罩幕图案MCH具有第二罩幕对位记号40’。接着,进行步骤S15:利用第一 对位记号10与第二罩幕对位记号40’量测出第一膜层图案GE与第二罩幕图案MCH之间的第五偏移值D5。详言之,在本实施例中,第二罩幕对位记号40’包括分别配置在第一象限R1、第二象限R2、第三象限R3以及第四象限R4的多个条状图案41’。第二罩幕对位记号40’中位于第一象限R1的条状图案41’与第一对位记号10的支干12在方向x上相隔一段距离G。第二罩幕对位记号40’中位于第三象限R3的条状图案41’与支干12在方向x上相隔一段距离H。制造者在量测出距离G、H后,可将距离G、H代入公式(八):D5=(G-H)/2,以获得第一膜层图案GE与第二罩幕图案MCH之间在方向x上的第五偏移值D5。举例而言,若距离G为8微米,距离H为6微米,则将距离G、H代入公式(八)后可计算出第五偏移值D5为1微米。
接着,进行步骤S16:利用第五偏移值D5与第二虚拟原点值O2计算出第二罩幕图案MCH与第二虚拟原点之间的第六偏移值D6。详言之,在本实施例中,可利用公式(九):D6=D5-O2,计算出第六偏移值D6。举例而言,将上述的第五偏移值D5(即1微米)与第二虚拟原点值O2(即-0.25微米)代入公式(九),可得出第六偏移值D6为1.25微米。
接着,进行步骤S17:判断第六偏移值D6是否在规格值的范围内。在本实施中,规格值的范围例如为大于或等于-1微米至小于或等于1微米。第六偏移值D6(即1.25微米)超出规格值的范围。因此,制造者需依照图6中标示为「否」的箭头方向进行步骤S19:去除第二罩幕图案MCH。接着,进行步骤S20:利用第六偏移值 D6做为第二补正值,以再次进行步骤S14。于步骤S14重新形成第二罩幕图案MCH后,重复步骤S15-S17、S19-S20中的至少步骤S15-S17,以判断重新形成第二罩幕图案MCH与第二虚拟原点之间的第六偏移值D6是否在规格值的范围内。详言之,若重复进行步骤S15-S17后,判断重新形成第二罩幕图案MCH与第二虚拟原点之间的第六偏移值D6是在规格值的范围内,则可依照图6中标示为「是」的箭头方向进行步骤S18:利用第二罩幕图案MCH图案化第四膜层CH’,以形成具有第四对位记号40(标示于图8)的第四膜层图案CH(标示于图8)。
若重复进行步骤S15-S17后,判断重新形成第二罩幕图案MCH与第二虚拟原点之间的第六偏移值D6仍然不在规格值的范围内,则需再次重复步骤S19、S20、S14-S17,直到于步骤S17中判断出再次形成第二罩幕图案CH与第二虚拟原点之间的第六偏移值D6是在规格值的范围内,方进行步骤S18,以形成第四膜层图案CH(标示于图8)。
需说明的是,形成第四膜层图案的方法并不限于图6所示。在其他实施例中,亦可视实际的需求,以不同的方法形成第四膜层图案,以下利用图7为例说明之。
图7为本发明另一实施例的形成第四膜层图案的流程示意图。请参照图1、图5及图7,首先,进行步骤S22:去除第一罩幕图案MSD(标示于图1),而露出第三膜层图案SD(标示于图5)。接着,请参照图5及图7,进行步骤S23:在第三膜层图案SD上形成第四膜层CH’。需说明的是,为清楚表达起见,在图5中,是以无任何花 色的图样代表第四膜层CH’。第四膜层CH’例如为全面性覆盖第一膜层图案GE、第二膜层图案SE、第三膜层图案SD的完整图案。请参照图5及图7,接着,进行步骤S24:利用第一对位记号10与第三对位记号30量测出第一膜层图案GE与第三膜层图案SD之间的第七偏移值D7。详言之,请参照图5,第三对位记号30中位于第一象限R1的条状图案31与第一对位记号10的支干12在方向x上相隔一段距离I。第三对位记号30中位于第三象限R3的条状图案31与第一对位记号10的支干12在方向x上相隔一段距离J。制造者在量测出距离I、J后,可将距离I、J代入公式(十):D7=(I-J)/2,以获得第一膜层图案GE与第三膜层图案SD之间在方向x上的第七偏移值D7。举例而言,若距离I为19.5微米,距离J为18.5微米,则将距离I、J代入公式(十)后可计算出第七偏移值D7为0.5微米。
请参照图5及图7,接着,进行步骤S25:利用第七偏移值D7算出第三虚拟原点值O3。详言之,在图7的实施例中,可利用公式(十一):O3=D7/2,计算出第三虚拟原点值O3。举例而言,将第七偏移值D7(即0.5微米)代入公式(十一)后,可获得第三虚拟原点值O3为0.25微米。
请参照图5及图7,接着,进行步骤S26:在第四膜层CH’上形成用以图案化第四膜层CH’的第二罩幕图案MCH。第二罩幕图案MCH具有第二罩幕对位记号40’。接着,进行步骤S27:利用第一对位记号10与第二罩幕对位记号40’量测出第一膜层图案GE与第二罩幕图案MCH之间的第八偏移值D8。详言之,请参照图5,第二罩幕对位记号40’中位于第一象限R1的条状图案41’与第一对位 记号10的支干12在方向x上相隔一段距离G。第二罩幕对位记号40’中位于第三象限R3的条状图案41’与第一对位记号10的支干12在方向x上相隔一段距离H。制造者在量测出距离G、H后,可将距离G、H代入公式(十二):D8=(G-H)/2,以获得第一膜层图案GE与第二罩幕图案MCH之间在方向x上的第八偏移值D8。举例而言,若距离G为8微米,距离H为6微米,则将距离G、H代入公式(十二)后可计算出第八偏移值D8为1微米。
请参照图5及图7,接着,进行步骤S28:利用第五偏移值D5与第三虚拟原点值O3计算出第二罩幕图案MCH与第二虚拟原点之间的第九偏移值D9。详言之,在图7的实施例中,可利用公式(十三):D9=D8-O3,计算出第九偏移值D9。举例而言,将上述的第八偏移值D8(即1微米)、第三虚拟原点值O3(即0.25微米)代入公式(十三),可得第九偏移值D9为0.75。
请参照图5及图7,接着,进行步骤S29:判断第九偏移值D9是否在规格值的范围内。在图7的实施例中,规格值的范围例如为大于或等于-1微米至小于或等于1微米。第九偏移值D9(即0.75微米)在规格值的范围内。因此,不需进行补正,制造者可依照标示为「是」的箭头指示,进行步骤S30:利用第二罩幕图案MCH图案化第四膜层CH’,以形成具有第四对位记号40(标示于图8)的第四膜层图案CH(标示于图8)。
在其他实施例中,若第九偏移值D9不在规格值的范围内,制造者需依照图7中标示为「否」的箭头方向进行步骤S31:去除第二罩幕图案MCH。接着,进行步骤S32:利用第九偏移值D9做为 第三补正值,以再次进行步骤S26。然后,重复步骤S26-S29、S30-S31中的至少步骤S26-S29,以判断重新形成第二罩幕图案MCH与第三虚拟原点之间的第九偏移值D9是否在规格值的范围内。详言之,若重复进行步骤S26-S29后,判断重新形成第二罩幕图案MCH与第三虚拟原点之间的第九偏移值D9是在规格值的范围内,则可依照图7中标示为「是」的箭头方向进行步骤S30:利用第二罩幕图案MCH图案化第四膜层CH’,以形成具有第四对位记号40(标示于图8)的第四膜层图案CH(标示于图8)。若重复进行步骤S26-S29后,判断重新形成第二罩幕图案MCH与第三虚拟原点之间的第九偏移值D6仍然不在规格值的范围内,则须再次重复步骤S31、32、S26-S29,直到于步骤S29中判断出再次形成的第二罩幕图案MCH与第三虚拟原点之间的第九偏移值D9是在规格值的范围内,方可进行步骤S30,以形成第四膜层图案CH(标示于图8)。
上述的形成第四膜层图案CH的发明精神亦用以形成后续的第五膜层,以下以图8、9为例说明之。图8为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、利用前述方法形成的第四膜层图案、第五膜层以及用以图案化第五膜层的第三罩幕图案的上视示意图。请参照图8,在本实施例中,第四膜层图案CH(以无花色的图样代表)还具有暴露出漏极s的开口TH。换言之,第四对位记号40与夹设在薄膜晶体管与像素电极间的绝缘层属于同一膜层图案。需说明的是,本发明并不限定第四膜层图案CH必需是绝缘层,在其他实施例中,第四膜层图案CH亦可为像素阵列基板的其他膜层图案。
图9为本发明一实施例的形成第五膜层图案的流程示意图。请参照图5、图8及图9,首先,进行步骤S34:去除第二罩幕图案MCH(标示于图5),以露出第四膜层图案CH(标示于图8)。请参照图8及图9,接着,进行步骤S35:在第四膜层图案CH上形成第五膜层PE’。第五膜层PE’可为全面性覆盖第一膜层图案GE、第二膜层图案SE、第三膜层图案SD、第四膜层图案CH的完整图案。接着,进行步骤S36:在第五膜层PE’上形成用以图案化第五膜层PE’的第三罩幕图案MPE。第三罩幕图案MPE具有第三罩幕对位记号50’。在本实施例中,第三罩幕对位记号50’包括分别配置在第一象限R1、第二象限R2、第三象限R3以及第四象限R4的多个条状图案51’。
请参照图8及图9,接着,进行步骤S37:利用第一对位记号10与第三罩幕对位记号50’量测出第一膜层图案GE与第三罩幕图案MPE之间的第十偏移值D10。详言之,第三罩幕对位记号50’之位于第一象限R1的条状图案51’与第一对位记号10的支干12在方向x上相隔一段距离K。第三罩幕对位记号50’之位于第三象限R3的条状图案51’与第一对位记号10的支干12在方向x上相隔一段距离L。制造者在量测出距离K、L后,可将距离K、L代入公式(十四):D10=(K-L)/2,以获得第一膜层图案GE与第三罩幕图案MPE之间在方向x上的第十偏移值D10。举例而言,若距离K为8微米,距离L为6微米,则将距离K、L代入公式(十四)后可计算出第一膜层图案GE与第三罩幕图案MPE之间在方向x上的第十偏移值D10为1微米。
请参照图8及图9,接着,进行步骤S38:利用第十偏移值D10与第一虚拟原点值O1计算出第三罩幕图案MPE与第一虚拟原点之间的第十一偏移值D11。详言之,在本实施例中,可利用公式(十五):D11=D10-O1,计算出第十一偏移值D11。举例而言,若将上述的第十偏移值D10(即1微米)以及第一虚拟原点值O1(即-0.5微米)代入公式(十五),则可得第十一偏移值D11为1.5微米。
请参照图8及图9,接着,进行步骤S39:判断第十一偏移值D11是否在规格值的范围内。在图9的实施例中,规格值的范围为大于或等于-1微米至小于或等于1微米。第十一偏移值D11(即1.5微米)超出规格值的范围。因此,制造者需依照图9中标示为「否」的箭头方向进行步骤S41:去除第三罩幕图案MPE。接着,进行步骤S42:利用第十一偏移值D11做为第四补正值,以再次进行步骤S36。接着,重复步骤S36-S39、S41-S42中的至少步骤S36-S39,直到第十一偏移值D11在规格值的范围内。详言之,若重复进行步骤S36-S39后,判断重新形成的第三罩幕图案MPE与第一虚拟原点之间的第十一偏移值D11是在规格值的范围内,则可依照图9中标示为「是」的箭头方向进行步骤S40:利用符合规格的第三罩幕图案MPE图案化第五膜层PE’,以形成第五膜层图案PE。若重复进行步骤S36-S39后,判断重新形成第三罩幕图案MPE与第一虚拟原点之间的第十一偏移值D11仍然不在规格值的范围内,则须再次重复步骤S41、S42、S36-S39,直到于步骤S39中判断出再次形成第三罩幕图案MPE与第一虚拟原点之间的第十一偏移值D11是在规格值的范围内,方进行步骤S40,以形成第五膜层图案PE(标示于图10)。
图10为本发明一实施例的第一膜层图案、第二膜层图案、利用前述方法形成的第三膜层图案、利用前述方法形成的第四膜层图案以及利用前述方法形成的第五膜层图案的上视示意图。请参照图8及图10,在利用第三罩幕图案MPE(标示于图8)图案化第五膜层PE’(标示于图8)后,接着可去除第三罩幕图案MPE,以露出第五膜层图案PE(标示于图10)。如图10所示,在本实施例中,第五膜层图案PE还具有用以填入开口TH而与漏极d电性连接的像素电极PX。需说明的是,本发明并不限定第五膜层图案PE必需是像素电极PX所属膜层图案,在其他实施例中,第五膜层图案PE亦可为像素阵列基板的其他膜层图案。
此外,需说明的是,形成第五膜层图案PE的方法并不限于图9所示。在其他实施例中,亦可视实际需求,以不同的方法形成第五膜层图案PE,以下利用图11为例说明之。
图11为本发明另一实施例的形成第五膜层图案的流程示意图。请参照图5、图8及图11,首先,进行步骤S44:去除第二罩幕图案MCH(标示于图5),以露出第四膜层图案CH(标示于图8)。请参照图8及图11,接着,进行步骤S45:在第四膜层图案CH上形成第五膜层PE’。第五膜层PE’可为全面性覆盖第一膜层图案GE、第二膜层图案SE、第三膜层图案SD、第四膜层图案CH的完整图案。
请参照图8及图11,接着,进行步骤S46:利用第一对位记号10与第四对位记号40量测出第一膜层图案GE与第四膜层图案CH之间的第十二偏移值D12。详言之,第四对位记号40之位于第一象 限R1的条状图案41与第一对位记号10的支干12在方向x上相隔一段距离M。第四对位记号40之位于第三象限R3的条状图案41与第一对位记号10的支干12在方向x上相隔一段距离N。制造者在量测出距离M、N后,可将距离M、N代入公式(十六):D12=(M-N)/2,以获得第一膜层图案GE与第四膜层图案CH之间在方向x上的第十二偏移值D12。举例而言,若距离M为19.75微米,距离N为18.25微米,则将距离M、N代入公式(十六)后可计算出第一膜层图案GE与第四膜层图案CH之间在方向x上的第十二偏移值D12为0.75微米。
请参照图8及图11,接着,进行步骤S47:利用第十二偏移值D12计算出第一膜层图案GE与第四膜层图案CH之间的第四虚拟原点值O4。详言之,在本实施例中,可利用公式(十七):O4=D12/2,计算出第四虚拟原点值O4。举例而言,若将上述的第十二偏移值D10(即0.75微米)代入公式(十七),则可计算出第四虚拟原点值O4为0.375微米。接着,进行步骤S48:在第五膜层PE’上形成用以图案化第五膜层PE’的第三罩幕图案MPE。第三罩幕图案MPE具有第三罩幕对位记号50’。在图10的实施例中,第三罩幕对位记号50’包括分别配置于第一象限R1、第二象限R2、第三象限R3、第四象限R4的多个条状图案51’。
请参照图8及图11,接着,进行步骤S49:利用第一对位记号10与第三罩幕对位记号50’量测出第一膜层图案GE与第三罩幕图案MPE之间的第十三偏移值D13。详言之,第三罩幕对位记号50’的位于第一象限R1的条状图案51’与第一对位记号10的支干12在 方向x上相隔一段距离K。第三罩幕对位记号50’的位于第三象限R3的条状图案51’与第一对位记号10的支干12在方向x上相隔一段距离L。制造者在量测出距离K、L后,可将距离K、L代入公式(十八):D13=(K-L)/2,以获得第一膜层图案GE与第三罩幕图案MPE之间在方向x上的第十三偏移值D13。举例而言,若距离K为8微米,距离L为6微米,则将距离K、L代入上列公式(十八)后可计算出第一膜层图案GE与第三罩幕图案MPE之间在方向x上的第十三偏移值D13为1微米。
请参照图8及图11,接着,进行步骤S50:利用第十三偏移值D13与第四虚拟原点值O4计算出第三罩幕图案MPE与第四虚拟原点之间的第十四偏移值D14。详言之,在本实施例中,可将第十三偏移值D13与第四虚拟原点值O4代入公式(十九):D14=D13-O4,便可获得第十四偏移值D14。举例而言,若将上述的第十三偏移值D13(即1微米)以及上述的第四虚拟原点值O4(即0.375微米)代入公式(十九),可获得第十四偏移值D14为0.625微米。
请参照图8及图11,接着,进行步骤S51:判断第十四偏移值D14是否在规格值的范围内。在图11的实施例中,规格值的范围例如为大于或等于-1微米至小于或等于1微米。第十四偏移值D14(即0.625微米)在规格值的范围内。因此,不需进行补正,制造者可依照标示为「是」的箭头指示,进行步骤S52:利用第三罩幕图案MPE图案化第五膜层PE’,以形成第五膜层图案PE(标示于图10)。
在其他实施例中,若第十四偏移值D14不在规格值的范围内,制造者需依照图11中标示为「否」的箭头方向进行步骤S53:去除 第三罩幕图案MPE。接着,进行步骤S54:利用第十四偏移值D14做为第四补正值,以再次进行步骤S48。接着,重复步骤S48-S50、S53-S54中的至少步骤S48-S50,以判断重新形成第三罩幕图案MPE与第四虚拟原点之间的第十四偏移值D14是否在规格值的范围内。详言之,若重复进行步骤S48-S50后,判断重新形成第三罩幕图案MPE与第四虚拟原点之间的第十四偏移值D14是在规格值的范围内,则可依照图11中标示为「是」的箭头方向进行步骤S52:利用第三罩幕图案MPE图案化第五膜层PE’,以形成具第五膜层图案PE。若重复进行步骤S48-S50后,判断重新形成第三罩幕图案MPE与第四虚拟原点之间的第十四偏移值D14仍然不在规格值的范围内,则须再次重复步骤S53、24、S48-S50,直到于步骤S50中判断出再次形成的第三罩幕图案MPE与第四虚拟原点之间的第十四偏移值D14是在规格值的范围内,方可进行步骤S52,以形成第五膜层图案PE。
综上所述,本发明的形成膜层图案的方法是至少用以:在具有第一对位记号的第一膜层图案以及具有第二对位记号的第二膜层图案上形成第三膜层图案。特别是,将第一膜层图案与第二膜层图案之间的虚拟原点视为基准,并判断做为第三膜层图案的罩幕的罩幕图案与虚拟原点之间的偏移量是否在规格值的范围内,以使第三膜层与第一膜层图案之间的对位精度、第三膜层与第二膜层图案之间的对位精度提升。如此一来,公知技术中,由于各膜层图案只对第一膜层的对位记号对位,而造成其他膜层间的对位误差过大的问题便可获得改善。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims (17)

1.一种形成膜层图案的方法,具有一第一对位记号的一第一膜层图案、具有一第二对位记号的一第二膜层图案、一第三膜层以及用以图案化该第三膜层且具有一第一罩幕对位记号的一第一罩幕图案依序堆栈在一基板上,该形成膜层图案的方法包括下列步骤:
(1)利用该第一对位记号与该第二对位记号量测出该第一膜层图案与该第二膜层图案之间的一第一偏移值D1;
(2)利用该第一偏移值D1计算出一第一虚拟原点值O1;
(3)利用该第二对位记号与该第一罩幕对位记号量测出该第二膜层图案与用以图案化该第三膜层的该第一罩幕图案之间的一第二偏移值D2;
(4)利用该第一虚拟原点值O1与该第二偏移值D2计算出该第一罩幕图案与一第一虚拟原点之间的一第三偏移值D3;
(5)判断该第三偏移值D3是否在一规格值的范围内,若该第三偏移值D3在该规格值的范围内则进行步骤(6),若该第三偏移值D3不在该规格值的范围内则进行步骤(7)-(9);
(6)利用该第一罩幕图案图案化该第三膜层,以形成具有一第三对位记号的一第三膜层图案;
(7)去除该第一罩幕图案;
(8)利用该第三偏移值D3做为一第一补正值,以重新形成用以图案化该第三膜层的该第一罩幕图案;以及
(9)重复步骤(3)-(5)、(7)-(8)中的至少步骤(3)-(5),直到判断该第三偏移值D3在该规格值的范围内。
2.如权利要求1所述的形成膜层图案的方法,其特征在于,在步骤(2)中还包括:
利用公式:O1=(D1/2),计算出该第一虚拟原点值O1。
3.如权利要求2所述的形成膜层图案的方法,其特征在于,步骤(4)为:
利用公式:D3=O1+D2,计算出该第三偏移值D3。
4.如权利要求1所述的形成膜层图案的方法,其特征在于,在步骤(5)中当该第三偏移值D3在该规格值的范围内,还包括:
(10)去除该第一罩幕图案;
(11)在该第三膜层图案上形成一第四膜层;
(12)利用该第二对位记号与该第三对位记号量测出该第二膜层图案与该第三膜层图案之间的一第四偏移值D4;
(13)利用该第一偏移值D1以及该第四偏移值D4计算出一第二虚拟原点值O2;
(14)在该第四膜层上形成用以图案化该第四膜层的一第二罩幕图案,该第二罩幕图案具有一第二罩幕对位记号;
(15)利用该第一对位记号与该第二罩幕对位记号量测出该第一膜层图案与该第二罩幕图案之间的一第五偏移值D5;
(16)利用该第五偏移值D5与该第二虚拟原点值O2计算出该第二罩幕图案与一第二虚拟原点之间的一第六偏移值D6;
(17)判断该第六偏移值是否在该规格值的范围内,若该第六偏移值D6在该规格值的范围内则进行下列步骤(18),若该第六偏移值D6不在该规格值的范围内则进行下列步骤(19)-(21);
(18)利用该第二罩幕图案图案化该第四膜层,以形成具有一第四对位记号的一第四膜层图案
(19)去除该第二罩幕图案;
(20)利用该第六偏移值D6做为一第二补正值,以进行步骤(14);
(21)重复步骤(15)-(17)、(19)-(20)中的至少步骤(15)-(17),直到判断该第六偏移值D6在该规格值的范围内。
5.如权利要求4所述的形成膜层图案的方法,其特征在于,步骤(13)为:
利用公式:O2=D1+(D4/2),计算出该第二虚拟原点值O2。
6.如权利要求5所述的形成膜层图案的方法,其特征在于,步骤(16)为:
利用公式:D6=D5-O2,计算出该第六偏移值D6。
7.如权利要求1所述的形成膜层图案的方法,其特征在于,在步骤(5)中当该第三偏移值D3在该规格值的范围内,还包括:
(22)去除该第一罩幕图案;
(23)在该第三膜层图案上形成一第四膜层;
(24)利用该第一对位记号与该第三对位记号量测出该第一膜层图案与该第三膜层图案之间的一第七偏移值D7;
(25)利用该第七偏移值D7算出一第三虚拟原点值O3;
(26)在该第四膜层上形成用以图案化该第四膜层的一第二罩幕图案,该第二罩幕图案具有一第二罩幕对位记号;
(27)利用该第一对位记号与该第二罩幕对位记号量测出该第一膜层图案与该第二罩幕图案之间的一第八偏移值D8;
(28)利用该第八偏移值D8与该第三虚拟原点值O3计算出该第二罩幕图案与一第二虚拟原点之间的一第九偏移值D9;
(29)判断该第九偏移值D9是否在该规格值的范围内,若该第九偏移值D9在该规格值的范围内则进行下列步骤(30),若该第九偏移值D9不在该规格值的范围内则进行下列步骤(31)-(33);
(30)利用该第二罩幕图案图案化该第四膜层,以形成具有一第四对位记号的一第四膜层图案;
(31)去除该第二罩幕图案;
(32)利用该第九偏移值D9做为一第三补正值,以再次进行步骤(26);
(33)重复步骤(27)-(29)、(31)-(32)中的至少步骤(27)-(29),直到判断该第九偏移值D9在该规格值的范围内。
8.如权利要求7所述的形成膜层图案的方法,其特征在于,步骤(25)为:
利用公式:O3=D7/2,计算出该第三虚拟原点值O3。
9.如权利要求8所述的形成膜层图案的方法,其特征在于,步骤(28)为:
利用公式:D9=D8-O3,计算出该第九偏移值D9。
10.如权利要求7所述的形成膜层图案的方法,其特征在于,该第九偏移值D9在该规格值的范围内,该形成膜层图案的方法更包括:
(34)去除该第二罩幕图案;
(35)在该第四膜层图案上形成一第五膜层;
(36)在该第五膜层上形成用以图案化该第五膜层的一第三罩幕图案,该第三罩幕图案具有一第三罩幕对位记号;
(37)利用该第一对位记号与该第三罩幕对位记号量测出该第一膜层图案与该第三罩幕图案之间的一第十偏移值D10;以及
(38)利用该第十偏移值D10与该第一虚拟原点值O1计算出该第三罩幕图案与该第一虚拟原点之间的一第十一偏移值D11;
(39)判断该第十一偏移值D11是否在该规格值的范围内,若该第十一偏移值D11在该规格值的范围内则进行下列步骤(40),若该第十一偏移值D11不在该规格值的范围内则进行下列步骤(41)-(43);
(40)利用该第三罩幕图案图案化该第五膜层,以形成一第五膜层图案;
(41)去除该第三罩幕图案;以及
(42)利用该第十一偏移值D11做为一第四补正值,以再次进行步骤(36);
(43)重复步骤(37)-(39)、(41)-(42)中的至少步骤(37)-(39),直到判断该第十一偏移值D11在该规格值的范围内。
11.如权利要求10所述的形成膜层图案的方法,其特征在于,步骤(38)为:
利用公式:D11=D10-O1,计算出该第十一偏移值D11。
12.如权利要求7所述的形成膜层图案的方法,其特征在于,当该第九偏移值D9在该规格值的范围内,还包括:
(44)去除该第二罩幕图案;
(45)在该第四膜层图案上形成一第五膜层;
(46)利用该第一对位记号与该第四对位记号量测出该第一膜层图案与该第四膜层图案之间的一第十二偏移值D12;
(47)利用该第十二偏移值D12计算出该第一膜层图案与该第四膜层图案之间的一第四虚拟原点值O4;
(48)在该第五膜层上形成用以图案化该第五膜层的一第三罩幕图案,该第三罩幕图案具有一第三罩幕对位记号;
(49)利用该第一对位记号与该第三罩幕对位记号量测出该第一膜层图案与该第三罩幕图案之间的一第十三偏移值D13;
(50)利用该第十三偏移值D13与该第四虚拟原点值O4计算出该第三罩幕图案与一第四虚拟原点之间的一第十四偏移值D14;
(51)判断该第十四偏移值D14是否在该规格值的范围内,若该第十四偏移值D14在该规格值的范围内则进行下列步骤(52),若该第十四偏移值D14不在该规格值的范围内则进行下列步骤(53)-(55);
(52)利用该第三罩幕图案图案化该第五膜层,以形成一第五膜层图案;
(53)去除该第三罩幕图案;
(54)利用该第十四偏移值D14做为一第五补正值,以再次进行步骤(47);
(55)重复步骤(48)-(51)、(53)-(54)中的至少步骤(48)-(51),直到判断该第十四偏移值D14在该规格值的范围内。
13.如权利要求12所述的形成膜层图案的方法,其特征在于,步骤(47)为:
利用公式:O4=D12/2,计算出该第四虚拟原点值O4。
14.如权利要求13所述的形成膜层图案的方法,其特征在于,步骤(50)为:
利用公式:D14=D13-O4,计算出该第十四偏移值D14。
15.如权利要求14所述的形成膜层图案的方法,其特征在于,该第一对位记号为一十字型标记,该十字型标记将该基板划分为沿逆时针方向依序配置的一第一象限、一第二象限、一第三象限以及一第四象限。
16.如权利要求15所述的形成膜层图案的方法,其特征在于,该第二对位记号、该第一罩幕对位记号、该第三对位记号、该第二罩幕对位记号、该第三罩幕对位记号、该第四对位记号的至少其中之一包括:分别配置在该第一象限、该第二象限、该第三象限以及该第四象限的多个条状图案,该十字型标记包括互相垂直且交错的二支干,而任一该条状图案与至少一该支干相隔一段距离。
17.如权利要求12所述的形成膜层图案的方法,其特征在于,该第一膜层图案还具有一薄膜晶体管的一栅极,该第二膜层图案还具有一薄膜晶体管的一信道,该第三膜层图案还具有该薄膜晶体管的一源极与一漏极,该第四膜层图案还具有暴露出该漏极的一开口,而该第五膜层图案还具有用以填入该开口而与该漏极电性连接的一像素电极。
CN201410116809.0A 2014-03-27 2014-03-27 形成膜层图案的方法 Expired - Fee Related CN103887217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410116809.0A CN103887217B (zh) 2014-03-27 2014-03-27 形成膜层图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410116809.0A CN103887217B (zh) 2014-03-27 2014-03-27 形成膜层图案的方法

Publications (2)

Publication Number Publication Date
CN103887217A CN103887217A (zh) 2014-06-25
CN103887217B true CN103887217B (zh) 2017-01-18

Family

ID=50956051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410116809.0A Expired - Fee Related CN103887217B (zh) 2014-03-27 2014-03-27 形成膜层图案的方法

Country Status (1)

Country Link
CN (1) CN103887217B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490154B2 (en) * 2015-01-15 2016-11-08 Applied Materials, Inc. Method of aligning substrate-scale mask with substrate
CN108089770B (zh) * 2018-02-09 2021-02-23 合肥鑫晟光电科技有限公司 触摸屏母版及其制作方法、触摸屏和显示触控装置
CN110660779B (zh) * 2019-09-26 2021-01-29 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN110716359A (zh) * 2019-10-14 2020-01-21 深圳市华星光电技术有限公司 阵列基板及其制造方法与对准精度检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207496B1 (en) * 1998-12-17 2001-03-27 Lg Semicon Co., Ltd. Method of forming capacitor of semiconductor device
CN101013672A (zh) * 2007-02-07 2007-08-08 友达光电股份有限公司 薄膜晶体管及半导体元件的制作方法
CN101383270A (zh) * 2007-09-03 2009-03-11 海力士半导体有限公司 形成半导体器件微图案的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355236B1 (ko) * 2000-09-21 2002-10-11 삼성전자 주식회사 자기 정렬된 컨택 형성 방법 및 이를 이용한 반도체소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207496B1 (en) * 1998-12-17 2001-03-27 Lg Semicon Co., Ltd. Method of forming capacitor of semiconductor device
CN101013672A (zh) * 2007-02-07 2007-08-08 友达光电股份有限公司 薄膜晶体管及半导体元件的制作方法
CN101383270A (zh) * 2007-09-03 2009-03-11 海力士半导体有限公司 形成半导体器件微图案的方法

Also Published As

Publication number Publication date
CN103887217A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103887217B (zh) 形成膜层图案的方法
CN105511235B (zh) 套刻键标、形成套刻键标的方法和测量套刻精度的方法
CN105225978B (zh) 叠对误差的校正方法
CN105094447B (zh) 触控感测装置及其制造方法
CN106493042A (zh) 点胶方法及点胶系统
US9747682B2 (en) Methods for measuring overlays
CN104317158B (zh) 一种掩膜板、掩膜板组、彩膜基板及显示装置
CN103760728B (zh) 一种阵列基板及其显示装置
CN104950590B (zh) 计量图案布局及其使用方法
CN104279958A (zh) 用于指导校正的led显示装置空间位置检测方法及系统
US20160377991A1 (en) Method of layer management with double-layer overlay accuracy control, calibration mark and measurement system
CN103293740A (zh) 液晶显示面板
CN108628107A (zh) 套刻误差测量方法及套刻标记
CN104637395A (zh) 用于基板上的标识结构、基板以及形成基板的标识结构的方法
CN102095370A (zh) 三x组合标记的检测识别方法
CN102540553A (zh) 一种具有标尺结构的彩色滤光基板及其制造方法
CN107843992A (zh) 一种显示面板
CN104952851B (zh) 对准标记及其对准方法
CN103926716A (zh) 一种基板及其信号线的标注方法
US20130200535A1 (en) Overlay mark for multiple pre-layers and currently layer
CN104465474B (zh) 显示器件转印定位装置及其方法
KR101714616B1 (ko) 세 개 층의 오버레이를 측정하는 방법
CN106707687A (zh) 一种pcb板曝光方法及装置
CN104134005A (zh) 预置位偏差计算方法
CN105607308A (zh) 一种测量标尺、以及制造方法和使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

CF01 Termination of patent right due to non-payment of annual fee