CN101383270A - 形成半导体器件微图案的方法 - Google Patents

形成半导体器件微图案的方法 Download PDF

Info

Publication number
CN101383270A
CN101383270A CNA2008101307401A CN200810130740A CN101383270A CN 101383270 A CN101383270 A CN 101383270A CN A2008101307401 A CNA2008101307401 A CN A2008101307401A CN 200810130740 A CN200810130740 A CN 200810130740A CN 101383270 A CN101383270 A CN 101383270A
Authority
CN
China
Prior art keywords
layer
insulating barrier
auxiliary patterns
auxiliary
siliceous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101307401A
Other languages
English (en)
Other versions
CN101383270B (zh
Inventor
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101383270A publication Critical patent/CN101383270A/zh
Application granted granted Critical
Publication of CN101383270B publication Critical patent/CN101383270B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种形成半导体器件微图案的方法，在半导体衬底上形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层(BARC)和第一辅助图案。蚀刻含硅BARC层以形成含硅BARC图案。在含硅BARC图案和第一辅助图案的表面上形成绝缘层。在硬掩模层和绝缘层上形成第二辅助层。实施蚀刻工艺使得第二辅助层保留在含硅BARC图案之间的硬掩模层上，由此形成第二辅助图案。除去在第一辅助图案上以及含硅BARC图案与第二辅助图案之间的单元栅极区域中绝缘层。蚀刻硬掩模层，由此形成硬掩模图案。使用硬掩模图案作为蚀刻掩模对蚀刻目标层进行蚀刻。

Description

形成半导体器件微图案的方法
相关申请的交叉引用
本申请要求2007年9月3日提交的韩国专利申请10-2007-088888的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及形成半导体器件微图案的方法，并且更具体涉及可以形成比曝光设备的分辨率更微细的图案的半导体器件微图案的形成方法。
背景技术
高度集成的器件中实现的最小线宽日益变小。然而，用于实现微线宽的曝光设备受限于其固有分辨率。具体地，含硅(Si)光刻胶图案通过使用曝光设备对含硅光刻胶层实施曝光和显影工艺而形成。因此，由于含硅光刻胶层的有限的分辨率，在曝光和显影工艺中施加含硅光刻胶层变得困难。
发明内容
本发明涉及一种形成半导体器件微图案的方法，所述方法可以形成比曝光设备的分辨率更微细的图案。
根据本发明一个方面的形成半导体器件微图案的方法，在半导体衬底上形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层(BARC)和第一辅助图案。使用第一辅助图案作为蚀刻掩模来蚀刻含硅BARC层，由此形成含硅BARC图案。在含硅BARC图案和第一辅助图案的表面上形成绝缘层。在硬掩模层和绝缘层上形成第二辅助层。实施蚀刻工艺使得第二辅助层保留在含硅BARC图案之间的硬掩模层上以形成第二辅助图案。除去在第一辅助图案上以及在含硅BARC图案与第二辅助图案之间的绝缘层。使用含硅BARC图案和第二辅助图案作为蚀刻掩模蚀刻硬掩模层，由此形成硬掩模图案。使用硬掩模图案作为蚀刻掩模对蚀刻目标层进行蚀刻。
蚀刻目标层可以由绝缘材料或导电材料膜构成。硬掩模层可具有非晶碳层和氧氮化硅(SiON)层的堆叠结构。第一辅助图案可以由光刻胶层形成。第一辅助图案的关键尺寸(CD)可以是通过最终工艺形成的微图案的间距的约一半。
绝缘层可由有机层或非晶碳层形成。在绝缘层的形成工艺中，可在硬掩模层上形成绝缘层。可由具有不同于含硅BARC图案和第二辅助层的蚀刻选择性的材料形成绝缘层。绝缘层可具有与第一辅助图案相同的蚀刻选择性。沉积在含硅BARC图案和第一辅助图案的侧面上的绝缘层的厚度可以是通过最终工艺形成的微图案的间距的约一半。
可使用回蚀工艺蚀刻第二辅助层。在第二辅助层的蚀刻工艺期间，第二辅助图案保留在与第一辅助图案相同的高度。可通过干蚀刻工艺除去绝缘层。绝缘层可具有与含硅BARC图案和第二辅助图案不同的蚀刻选择性。
在除去绝缘层时，在硬掩模层上形成的绝缘层可保留在第二辅助图案下方。在除去绝缘层时，也可除去第一辅助图案。可在含硅BARC图案之间形成第二辅助图案。
根据本发明一个方面的形成半导体器件微图案的方法，在半导体衬底上形成蚀刻目标层、硬掩模层、含硅BARC层和第一辅助图案。在半导体衬底中限定单元栅极区域、选择晶体管区域和周边区域。使用第一辅助图案作为蚀刻掩模来蚀刻含硅BARC层，由此形成含硅BARC图案。在含硅BARC图案和第一辅助图案的表面上形成绝缘层。在硬掩模层和绝缘层上形成第二辅助层。除去在选择晶体管区域和周边区域中形成的第二辅助层。实施蚀刻工艺，使得在单元栅极区域中形成的第二辅助层保留在含硅BARC图案之间的硬掩模层上以形成第二辅助图案。除去单元栅极区域中的在第一辅助图案上以及含硅BARC图案与第二辅助图案之间的绝缘层。使用含硅BARC图案和第二辅助图案作为蚀刻掩模，蚀刻硬掩模层由此形成硬掩模图案。使用硬掩模图案作为蚀刻掩模对蚀刻目标层进行蚀刻。
蚀刻目标层可由硅化钨(WSiX)层形成。可以在蚀刻目标层和半导体衬底之间形成隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层的堆叠结构。硬掩模层可具有非晶碳层和氧氮化硅(SiON)层的堆叠结构。
第一辅助图案可以由光刻胶层形成。第一辅助图案的CD可以是通过最终工艺形成的微图案的间距的约一半。绝缘层可由具有与第二辅助层和含硅BARC图案不同的蚀刻选择性的材料形成。绝缘层可由有机层或非晶碳层形成。绝缘层可在硬掩模层上形成。绝缘层可具有与第一辅助图案相同的蚀刻选择性。
沉积在含硅BARC图案的侧面上的绝缘层的厚度可以是通过最终工艺形成的微图案间距的约一半。第二辅助层可由含硅光刻胶层形成。使用干蚀刻工艺可除去在选择晶体管区域和周边区域中形成的第二辅助层。在单元栅极区域中形成的第二辅助层的蚀刻工艺期间，可除去选在择晶体管区域中保留的第二辅助层。
可使用回蚀工艺蚀刻保留在选择晶体管区域中的第二辅助层。在第二辅助层的蚀刻工艺期间，第二辅助图案保留在与第一辅助图案相同的高度。绝缘层可具有与含硅BARC图案和第二辅助图案不同的蚀刻选择性。在除去单元栅极区域中形成的绝缘层时，可除去在选择晶体管区域和周边区域中形成的绝缘层。可使用干蚀刻工艺除去在选择晶体管区域和周边区域中形成的绝缘层。
在除去绝缘层时，在硬掩模层上形成的绝缘层可保留在第二辅助图案下方。绝缘层具有与第一辅助图案相同的蚀刻选择性。当除去绝缘层时，也可除去第一辅助图案。第二辅助图案可在含硅BARC图案之间形成。在蚀刻目标层的蚀刻工艺期间，对可以在蚀刻目标层和半导体衬底之间形成的隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层进行蚀刻，由此形成栅极。
附图说明
图1A至1H是说明根据本发明第一实施方案的形成半导体器件微图案的方法的截面图；和
图2A至2I是说明根据本发明第二实施方案的形成半导体器件微图案的方法的截面图。
具体实施方式
将参考附图描述根据本发明的具体的实施方案。然而，本发明不限于所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要求的范围所限定。
图1A至1H是说明根据本发明第一实施方案的形成半导体器件微图案的方法的截面图。对半导体衬底的单元栅极区域实施工艺步骤。
参考图1A，在半导体衬底100上形成蚀刻目标层102。蚀刻目标层102可以是绝缘材料、导电材料等的膜。在蚀刻目标层102上形成硬掩模层104和含硅的底部抗反射涂层(BARC)106。硬掩模层104可具有非晶碳层104a和氧氮化硅(SiON)层104b的堆叠结构。
在含硅BARC层106上形成第一辅助图案108。第一辅助图案108可以由光刻胶层形成。当使用普通光刻胶层而不是通过使用含硅光刻胶层形成第一辅助图案108时，可形成比曝光设备的分辨率更微细的图案。第一辅助图案108的关键尺寸(CD)是通过最终工艺形成的微图案的间距的约一半。
参考图1B，使用第一辅助图案108作为蚀刻掩模来蚀刻含硅BARC层106，由此形成含硅BARC图案106a。在含硅BARC层的蚀刻工艺期间，部分除去第一辅助图案108。因此，形成其中堆叠含硅BARC图案106a和第一辅助图案108的图案。
参考图1C，在含硅BARC图案106a和第一辅助图案108的表面上形成绝缘层110。绝缘层110可由有机层或非晶碳层形成。在绝缘层110的形成工艺期间，绝缘层110可形成在含硅BARC图案106a和第一辅助图案108的表面上以及硬掩模层104上表面的一部分上。绝缘层110由相对于在后续工艺中将形成的第二辅助层112和含硅BARC图案106a的材料具有不同蚀刻选择性的材料形成。因此，在用于除去绝缘层110的后续工艺期间，可除去含硅BARC图案106a和第二辅助图案112a而没有损伤。沉积在含硅BARC图案106a和第一辅助图案108的侧面上的每个绝缘层110的厚度是在最终工艺中形成的微图案间距的约一半。
参考图1D，在硬掩模层104和绝缘层110上形成第二辅助层112，使得具有含硅BARC图案106a和第一辅助图案108的堆叠结构的图案之间的间隔被填隙(gap filled)。第二辅助层112可由含硅光刻胶层形成。因此，第二辅助层112具有与绝缘层110不同的蚀刻选择性。
参考图1E，蚀刻第二辅助层112直至暴露绝缘层110的上表面，由此形成第二辅助图案112a。蚀刻工艺可使用回蚀工艺来实施。在第二辅助层112的蚀刻工艺中，在绝缘层110之间形成的第二辅助层112保留在与第一辅助图案108相同的高度。第二辅助层112具有不同于绝缘层110的蚀刻选择性。这样，含硅BARC图案106a和第二辅助图案112a具有相同的蚀刻选择性。
参考图1F，将通过第二辅助层112的蚀刻工艺所暴露的绝缘层110以及在含硅BARC图案106a与第二辅助图案112a之间形成的绝缘层110除去。可使用干蚀刻工艺除去绝缘层110。当除去绝缘层110时，也除去第一辅助图案108。如上文参考图1C所述，如果在硬掩模层104上形成绝缘层110，当除去绝缘层110时，绝缘层110保留在第二辅助图案112a下方。
绝缘层110相对于含硅BARC图案106a和第二辅助图案112a的材料具有不同的蚀刻选择性，但是与第一辅助图案108具有相同蚀刻选择性。如上所述，通过在含硅BARC图案106a之间形成第二辅助图案112a，含硅BARC图案106a可形成为具有期望的间距。
参考图1G，使用含硅BARC图案106a和第二辅助图案112a作为蚀刻掩模，蚀刻硬掩模层104，由此形成具有期望的线和间隔的硬掩模图案104c。使用干蚀刻工艺除去硬掩模层104。通过使含硅BARC图案106a和第二辅助图案112a形成为具有相同蚀刻选择性，可容易地对硬掩模层104实施蚀刻工艺。因此，可均匀地形成硬掩模图案104c。换言之，与通过使用具有不同蚀刻选择性的含硅BARC图案106a和第二辅助图案112a来蚀刻硬掩模层104相比，当使用具有相同蚀刻选择性的含硅BARC图案106a和第二辅助图案112a来蚀刻硬掩模层104时，蚀刻工艺更易于实施。
除去含硅BARC图案106a和第二辅助图案112a，以形成由硬掩模图案104c组成的微图案。
参考图1H，使用具有期望的线和间隔的硬掩模图案104c作为蚀刻掩模，对蚀刻目标层102进行蚀刻，由此形成目标图案102a。然后除去硬掩模图案104c。
如上所述，由于使用普通光刻胶层形成第一辅助图案108，因此当形成含硅BARC图案106a时，可形成比现有曝光设备的分辨率更微细的图案。
上述方法可用于如下制造NAND快闪存储器件的方法。
图2A至2I是说明根据本发明第二实施方案的形成半导体器件微图案的方法的截面图。
参考图2A，在其中限定有单元栅极区域A、选择晶体管区域B和周边区域C的半导体衬底200上形成蚀刻目标层202。蚀刻目标层202可由硅化钨(WSiX)层形成。在硅化钨(WSiX)层和半导体衬底200之间形成隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层的堆叠结构。
在蚀刻目标层202上形成硬掩模层204和含硅BARC层206。硬掩模层204可具有非晶碳层204a、氧氮化硅(SiON)层204b的堆叠结构。
在含硅BARC层206上形成第一辅助图案208。第一辅助图案208可由光刻胶层形成。当使用普通光刻胶层而不是通过使用含硅光刻胶层形成第一辅助图案208时，可形成比曝光设备的分辨率更微细的图案。第一辅助图案208的CD是通过最终工艺形成的微图案间距的约一半。
参考图2B，使用第一辅助图案208作为蚀刻掩模蚀刻含硅BARC层206，由此形成含硅BARC图案206a。在含硅的BARC层的蚀刻工艺期间，部分除去第一辅助图案208。因此，形成其中堆叠含硅BARC图案206a和第一辅助图案208的图案。
参考图2C，在含硅BARC图案206a和第一辅助图案208的表面上形成绝缘层210。绝缘层210可由有机层或非晶碳层形成。在绝缘层210的形成工艺期间，绝缘层210可形成在含硅BARC图案206a和第一辅助图案208的表面上以及硬掩模层204的上表面的一部分上。绝缘层210由相对于在后续工艺中将形成的第二辅助层212和含硅BARC图案206a的材料具有不同蚀刻选择性的材料形成。因此，在用于除去绝缘层210的后续工艺期间，可除去含硅BARC图案206a和第二辅助图案212a而没有损伤。沉积在含硅BARC图案206a和第一辅助图案208的侧面上的每一个绝缘层210的厚度是在最终工艺中形成的微图案间距的约一半。
参考图2D，在硬掩模层204和绝缘层210上形成第二辅助层212，使得在具有含硅BARC图案206a和第一辅助图案208的堆叠结构的图案之间的间隔被填隙。第二辅助层212可由含硅光刻胶层形成。因此，第二辅助层212具有与绝缘层210不同的蚀刻选择性。
参考图2E，在单元栅极区域A的第二辅助层212上形成光刻胶图案(未显示)，使得选择晶体管区域B和周边区域C暴露。除去在选择晶体管区域B和周边区域C中形成的第二辅助层212，这是由于微图案在选择晶体管区域B和周边区域C中是不必要的。
使用光刻胶图案作为蚀刻掩模，除去选择晶体管区域B和周边区域C中形成的第二辅助层212。其后，除去光刻胶图案。
参考图2F，蚀刻在单元栅极区域A中形成的第二辅助层212直至暴露绝缘层210的上表面，由此在单元栅极区域A中形成第二辅助图案212a。蚀刻工艺可使用回蚀工艺来实施。在绝缘层210之间形成的第二辅助层212保留在与第一辅助图案208相同的高度。除去在选择晶体管区域B中形成的第二辅助层212，直至绝缘层210的上表面暴露。第二辅助层212与绝缘层210具有不同的蚀刻选择性。因此，含硅BARC图案206a和第二辅助图案212a具有相同的蚀刻选择性。
参考图2G，将通过第二辅助层212的蚀刻工艺暴露的绝缘层210以及在含硅BARC图案206a与第二辅助图案212a之间形成的绝缘层210除去。可使用干蚀刻工艺除去绝缘层210。如上文参考图2C所述，如果绝缘层210形成在硬掩模层204上，当除去绝缘层210时，绝缘层210保留在第二辅助图案212a下方。因此，当除去绝缘层210时，也除去第一辅助图案208。
绝缘层210与含硅BARC图案206a和第二辅助图案212a具有不同的蚀刻选择性，但是与第一辅助图案208具有相同的蚀刻选择性。如上所述，通过在含硅BARC图案206a之间形成第二辅助图案212a，含硅BARC图案206a可形成为具有期望的间距。当除去在单元栅极区域A中形成的绝缘层210时，也除去在选择晶体管区域B和周边区域C中形成的绝缘层210。
参考图2H，使用含硅BARC图案206a和第二辅助图案212a作为蚀刻掩模蚀刻硬掩模层204，由此形成具有期望的线和间隔的硬掩模图案204c。使用干蚀刻工艺除去硬掩模层204。通过使含硅BARC图案206a和第二辅助图案212a形成为具有相同蚀刻选择性，可容易对硬掩模层204实施蚀刻工艺。因此，可均匀地形成硬掩模图案204c。换言之，与通过使用具有不同蚀刻选择性的含硅BARC图案206a和第二辅助图案212a来蚀刻硬掩模层204相比，当使用具有相同蚀刻选择性的含硅BARC图案206a和第二辅助图案212a的蚀刻工艺蚀刻硬掩模层204时更易于实施蚀刻工艺。
除去含硅BARC图案206a和第二辅助图案212a，以形成由硬掩模图案204c构成的微图案。
参考图2I，使用具有期望的线和间隔的硬掩模图案204c作为蚀刻掩模对蚀刻目标层202进行蚀刻，由此形成目标图案202a。然后除去硬掩模图案204c。
在蚀刻目标层202的蚀刻工艺期间，对在蚀刻目标层202和半导体衬底200之间形成的隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层也进行蚀刻，由此形成栅极。然后除去硬掩模图案204c。
如上所述，当通过使用普通光刻胶层的第一辅助图案208来形成含硅BARC图案206a时，可形成比现有曝光设备的分辨率更微细的图案。
如上所述，本发明具有下列优点。
第一，通过使用作为第一辅助图案的普通光刻胶层形成含硅的BARC图案，可形成比现有曝光设备的分辨率更微细的图案。
第二，不需要用于形成微图案的现有的双曝光蚀刻技术(DEET)方法或现有的间隔物形成工艺。因此，可减少工艺步骤的数目。
第三，由于减少了工艺步骤的数目，可降低大量制造器件的成本。
提出本文公开的实施方案以使得本领域技术人员能够容易实施本发明，并且本领域技术人员可通过这些实施方案的组合来实施本发明。因此，本发明的范围不限于如上所述的实施方案，并且应解释为仅仅由所附权利要求和它们的等同物所限定。

Claims (41)

1.一种形成半导体器件微图案的方法，所述方法包括:
在半导体衬底上形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层(BARC)和第一辅助图案；
使用所述第一辅助图案作为蚀刻掩模来蚀刻所述含硅BARC层，由此形成含硅BARC图案；
在所述含硅BARC图案和所述第一辅助图案上形成绝缘层；
在所述硬掩模层和所述绝缘层上形成第二辅助层；
实施蚀刻工艺，使得所述第二辅助层保留在所述含硅BARC图案之间的所述硬掩模层上，由此形成第二辅助图案；
除去在所述第一辅助图案上以及在所述含硅BARC图案与所述第二辅助图案之间的所述绝缘层；
使用所述含硅BARC图案和所述第二辅助图案作为蚀刻掩模来蚀刻所述硬掩模层，由此形成硬掩模图案；和
使用所述硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。
2.根据权利要求1所述的方法，其中所述蚀刻目标层包括绝缘材料或导电材料的膜。
3.根据权利要求1所述的方法，其中所述硬掩模层具有非晶碳层和氧氮化硅(SiON)层的堆叠结构。
4.根据权利要求1所述的方法，其中所述第一辅助图案包括光刻胶层。
5.根据权利要求1所述的方法，其中所述第一辅助图案的关键尺寸(CD)是通过最终工艺形成的微图案的间距的约一半。
6.根据权利要求1所述的方法，其中所述绝缘层包括有机层或非晶碳层。
7.根据权利要求1所述的方法，其中在所述绝缘层的形成工艺中，在所述硬掩模层上形成所述绝缘层。
8.根据权利要求1所述的方法，其中所述绝缘层由具有不同于所述含硅BARC图案和所述第二辅助层的蚀刻选择性的材料形成。
9.根据权利要求1所述的方法，其中所述绝缘层具有与所述第一辅助图案相同的蚀刻选择性。
10.根据权利要求1所述的方法，其中沉积在所述含硅BARC图案和所述第一辅助图案上的侧面上的绝缘层的厚度是通过最终工艺形成的微图案的间距的约一半。
11.根据权利要求1所述的方法，其中使用回蚀工艺蚀刻所述第二辅助层。
12.根据权利要求1所述的方法，其中在所述第二辅助层的蚀刻工艺期间，所述第二辅助图案具有与所述第一辅助图案相同的高度。
13.根据权利要求1所述的方法，其中通过干蚀刻工艺除去所述绝缘层。
14.根据权利要求1所述的方法，其中所述绝缘层具有不同于所述含硅BARC图案和所述第二辅助图案的蚀刻选择性。
15.根据权利要求7所述的方法，其中当除去所述绝缘层时，在所述硬掩模层上形成的所述绝缘层保留在所述第二辅助图案下方。
16.根据权利要求1所述的方法，其中当除去所述绝缘层时，除去所述第一辅助图案。
17.根据权利要求1所述的方法，其中所述第二辅助图案形成在所述含硅BARC图案之间。
18.一种形成半导体器件微图案的方法，所述方法包括:
在半导体衬底上形成蚀刻目标层、硬掩模层、含硅BARC层和第一辅助图案，其中在所述半导体衬底中限定单元栅极区域、选择晶体管区域和周边区域；
使用所述第一辅助图案作为蚀刻掩模来蚀刻所述含硅BARC层，由此形成含硅BARC图案；
在所述含硅BARC图案和所述第一辅助图案的表面上形成绝缘层；
在所述硬掩模层和所述绝缘层上形成第二辅助层；
除去在所述选择晶体管区域和所述周边区域中形成的所述第二辅助层；
实施蚀刻工艺，使得在所述单元栅极区域中形成的所述第二辅助层保留在所述含硅BARC图案之间的所述硬掩模层上，由此形成第二辅助图案；
在所述单元栅极区域中，除去在所述第一辅助图案上以及在所述含硅BARC图案与所述第二辅助图案之间的绝缘层；
使用所述含硅BARC图案和所述第二辅助图案作为蚀刻掩模来蚀刻所述硬掩模层，由此形成硬掩模图案；和
使用所述硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。
19.根据权利要求18所述的方法，其中所述蚀刻目标层包括硅化钨(WSiX)层。
20.根据权利要求18所述的方法，其中在所述蚀刻目标层和所述半导体衬底之间形成隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层的堆叠结构。
21.根据权利要求18所述的方法，其中所述硬掩模层具有非晶碳层和氧氮化硅(SiON)层的堆叠结构。
22.根据权利要求18所述的方法，其中所述第一辅助图案包括光刻胶层。
23.根据权利要求18所述的方法，其中所述第一辅助图案的CD是通过最终工艺形成的微图案的间距的约一半。
24.根据权利要求18所述的方法，其中所述绝缘层由具有不同于所述第二辅助层和所述含硅BARC图案的蚀刻选择性的材料形成。
25.根据权利要求18所述的方法，其中所述绝缘层由有机层或非晶碳层形成。
26.根据权利要求18所述的方法，其中在所述绝缘层形成工艺中，在所述硬掩模层上形成所述绝缘层。
27.根据权利要求18所述的方法，其中所述绝缘层具有与所述第一辅助图案相同的蚀刻选择性。
28.根据权利要求18所述的方法，其中沉积在所述含硅BARC图案的侧面上的所述绝缘层的厚度是通过最终工艺形成的微图案的间距的约一半。
29.根据权利要求18所述的方法，其中所述第二辅助层包括含硅光刻胶层。
30.根据权利要求18所述的方法，其中使用干蚀刻工艺除去在所述选择晶体管区域和所述周边区域中形成的所述第二辅助层。
31.根据权利要求18所述的方法，其中在所述单元栅极区域中形成的所述第二辅助层的蚀刻工艺期间，除去在所述选择晶体管区域中保留的所述第二辅助层。
32.根据权利要求31所述的方法，其中使用回蚀工艺蚀刻在所述选择晶体管区域中保留的所述第二辅助层。
33.根据权利要求18所述的方法，其中在所述第二辅助层的蚀刻工艺期间，所述第二辅助图案具有与所述第一辅助图案相同的高度。
34.根据权利要求18所述的方法，其中所述绝缘层具有不同于所述含硅BARC图案和所述第二辅助图案的蚀刻选择性。
35.根据权利要求18所述的方法，其中当除去在所述单元栅极区域中形成的所述绝缘层时，除去在所述选择晶体管区域和所述周边区域中形成的绝缘层。
36.根据权利要求35所述的方法，其中使用干蚀刻工艺除去在所述选择晶体管区域和所述周边区域中形成的绝缘层。
37.根据权利要求26所述的方法，其中当除去所述绝缘层时，在所述硬掩模层上形成的所述绝缘层保留在所述第二辅助图案下方。
38.根据权利要求18所述的方法，其中所述第一辅助图案具有与所述绝缘层相同的蚀刻选择性。
39.根据权利要求18所述的方法，其中当除去所述绝缘层时，除去所述第一辅助图案。
40.根据权利要求18所述的方法，其中所述第二辅助图案形成在所述含硅BARC图案之间。
41.根据权利要求40所述的方法，其中在所述蚀刻目标层的蚀刻工艺期间，蚀刻所述隧道绝缘层、所述用于浮置栅极的第一导电层、所述介电层和所述用于控制栅极的第二导电层，由此形成栅极，其中所述隧道绝缘层、所述用于浮置栅极的第一导电层、所述介电层和所述用于控制栅极的第二导电层形成在所述蚀刻目标层和所述半导体衬底之间。
CN2008101307401A 2007-09-03 2008-07-14 形成半导体器件微图案的方法 Expired - Fee Related CN101383270B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0088888 2007-09-03
KR1020070088888A KR100965011B1 (ko) 2007-09-03 2007-09-03 반도체 소자의 미세 패턴 형성방법
KR1020070088888 2007-09-03

Publications (2)

Publication Number Publication Date
CN101383270A true CN101383270A (zh) 2009-03-11
CN101383270B CN101383270B (zh) 2010-06-09

Family

ID=40408163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101307401A Expired - Fee Related CN101383270B (zh) 2007-09-03 2008-07-14 形成半导体器件微图案的方法

Country Status (4)

Country Link
US (1) US20090061641A1 (zh)
JP (1) JP5014276B2 (zh)
KR (1) KR100965011B1 (zh)
CN (1) CN101383270B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376536A (zh) * 2010-08-04 2012-03-14 海力士半导体有限公司 形成精细图案的方法
CN103887217A (zh) * 2014-03-27 2014-06-25 华映视讯（吴江）有限公司 形成膜层图案的方法
JP2019204965A (ja) * 2015-08-28 2019-11-28 マイクロン テクノロジー，インク． 導電性ラインを含むデバイスを形成する方法
CN110622282A (zh) * 2017-05-12 2019-12-27 应用材料公司 在基板和腔室部件上沉积金属硅化物层

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685627B2 (en) 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
KR101024712B1 (ko) * 2007-12-20 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20120034782A1 (en) * 2010-08-04 2012-02-09 Hynix Semiconductor Inc. Method of Forming Fine Patterns
US8529777B2 (en) * 2011-09-12 2013-09-10 Tdk Corporation Method of making a mask, method of patterning by using this mask and method of manufacturing a micro-device
KR102354460B1 (ko) 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207339A (ja) * 1984-03-30 1985-10-18 Matsushita Electronics Corp パタ−ン形成方法
JPS62234333A (ja) * 1986-04-04 1987-10-14 Matsushita Electronics Corp 微細溝加工用マスクの形成方法
JPH01110727A (ja) * 1987-10-23 1989-04-27 Nec Corp 半導体装置の製造方法
JPH0626202B2 (ja) * 1987-10-30 1994-04-06 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン パターン付け方法
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JPH02266517A (ja) * 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
US7052972B2 (en) * 2003-12-19 2006-05-30 Micron Technology, Inc. Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
US7575992B2 (en) * 2005-09-14 2009-08-18 Hynix Semiconductor Inc. Method of forming micro patterns in semiconductor devices
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100784062B1 (ko) * 2006-01-20 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7314810B2 (en) * 2006-05-09 2008-01-01 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
KR100734464B1 (ko) * 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7384874B2 (en) * 2006-09-29 2008-06-10 Hynix Semiconductor Method of forming hardmask pattern of semiconductor device
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20090087990A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
KR101077453B1 (ko) * 2009-03-31 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376536A (zh) * 2010-08-04 2012-03-14 海力士半导体有限公司 形成精细图案的方法
CN103887217A (zh) * 2014-03-27 2014-06-25 华映视讯（吴江）有限公司 形成膜层图案的方法
CN103887217B (zh) * 2014-03-27 2017-01-18 华映视讯（吴江）有限公司 形成膜层图案的方法
JP2019204965A (ja) * 2015-08-28 2019-11-28 マイクロン テクノロジー，インク． 導電性ラインを含むデバイスを形成する方法
CN110622282A (zh) * 2017-05-12 2019-12-27 应用材料公司 在基板和腔室部件上沉积金属硅化物层
CN110622282B (zh) * 2017-05-12 2023-08-04 应用材料公司 在基板和腔室部件上沉积金属硅化物层

Also Published As

Publication number Publication date
JP2009060083A (ja) 2009-03-19
KR20090023825A (ko) 2009-03-06
US20090061641A1 (en) 2009-03-05
CN101383270B (zh) 2010-06-09
JP5014276B2 (ja) 2012-08-29
KR100965011B1 (ko) 2010-06-21

Similar Documents

Publication Publication Date Title
CN101383270B (zh) 形成半导体器件微图案的方法
CN101281857B (zh) 半导体器件的制造方法
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
US7879729B2 (en) Method of forming a micro pattern of a semiconductor device
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
KR101093241B1 (ko) 반도체 소자의 패턴 형성방법
US20080160747A1 (en) Method of forming a gate of a semiconductor device
US20090170325A1 (en) Method of forming a semiconductor device pattern
WO2011002590A1 (en) Method of forming contact hole arrays using a hybrid spacer technique
CN101303972B (zh) 形成半导体器件微图案的方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100632658B1 (ko) 반도체 소자의 금속배선 형성방법
US8597530B2 (en) Method of forming semiconductor device
US20090162794A1 (en) Method for fabricating semiconductor device
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20130714