JPH0626202B2 - パターン付け方法 - Google Patents

パターン付け方法

Info

Publication number
JPH0626202B2
JPH0626202B2 JP19076788A JP19076788A JPH0626202B2 JP H0626202 B2 JPH0626202 B2 JP H0626202B2 JP 19076788 A JP19076788 A JP 19076788A JP 19076788 A JP19076788 A JP 19076788A JP H0626202 B2 JPH0626202 B2 JP H0626202B2
Authority
JP
Japan
Prior art keywords
mandrel
layer
spacer
organic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19076788A
Other languages
English (en)
Other versions
JPH01124219A (ja
Inventor
ウイリアム・ジヨセフ・コート
ドナルド・マクアルピン・ケニイ
マイケル・リン・カーバー
マイケル・アルバート・リーチ
ジエフリイ・アレン・ロビンソン
ロバート・ウエイン・スイートサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01124219A publication Critical patent/JPH01124219A/ja
Publication of JPH0626202B2 publication Critical patent/JPH0626202B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は基板上にイメージ・パターンを形成する方法に
関する。
B.従来技術 最近数年来、集積回路加工技術で、サブミクロン級のイ
メージを作成する多くの異なる方法が提案されてきた。
これらの方法の大部分は、通常のフォトリソグラフィ技
法に基づいている。その他の方法は、より新式の露光シ
ステム(たとえば、X線、電子ビームなど)に基づいて
いる。上記露光システムのどれを用いても、その線源強
度、ビーム焦点、及びその他のパラメータがあいまっ
て、信頼性のあるプリント可能な最小の特徴サイズを確
定する。
最近、現在の用途にとっては大きすぎるイメージしかつ
くれない光学的技法をうまく利用することにより、光学
的技法の技術的寿命を延ばそうとする努力がなされてい
る。これらの最小イメージを補完する1方法は側壁構造
を使用するものである。この技術では、普通ほぼ垂直な
側壁を有する材料の塊である「マンドレル」を共形層で
被覆する。次に、共形層を異方性エッチングして、その
水平表面(すなわち、マンドレルの上面)にある部分を
除去する。共形層の垂直面(すなわち、マンドレルの側
壁)に当たる部分は残り、側壁スペーサを形成する。あ
る応用例では、下側の層にイメージを画定するマスクと
して、側壁を被覆したマンドレルが使用される。ヴァル
シュニー(Varshney)、「反応イオン・エッチングを利用
する自己整合型VMOS構造(Self-Aligned VMOS Stru
cture Using Reactive Ion Etching)」、IBMテクニ
カル・ディスクロージャ・ブルティン、第22巻、第8
号、1980年1月、3705〜3706ページ、を参
照されたい。この論文では、酸化物マンドレルを共形酸
化物層で被覆し、これをエッチングして酸化物スペーサ
を画定し、マンドレル・スペーサ複合体で下側のシリコ
ン層中にイメージを画定する。他の応用例では、スペー
サを除去せずに、マンドレルを除去し、スペーサでイメ
ージを画定する。たとえば、1985年3月5日付けで
トルンプ(Trump)等に授与され、本発明の出願人に譲
渡された、「サブミクロン級の大きさの構造体を作成す
る方法(Method of Making Structures with Dimension
s in the Submicrometer Range)」と題する米国特許第
4502914号明細書を参照されたい。ポリマー製マ
ンドレルを、酸化シリコンまたは窒化シリコンの共形層
で被覆する。マンドレルの側壁上にスペーサを画定した
あと、マンドレルを除去し、下側のシリコン基板中に深
いトレンチをエッチングするためのマスクとしてスペー
サを使用する。
上記の参照文献からわかるように、共形層とマンドレル
の材料は、その結果得られる構造をどのようなマスキン
グに用いるかによって決まる。マンドレルとスペーサの
組合せがマスクの働きをする応用例では、両材料とも下
側の層をパターン付けするエッチャントに対する耐性が
なければならない。スペーサだけがマスクの働きをする
応用例では、マンドレルは、スペーサをあまり腐蝕せず
にエッチングできる材料製としなければならない。
上記の各参照文献では、側壁スペーサを画定する共形層
として酸化シリコン及び窒化シリコンを用いている。こ
れら両材料とも、通常、温度175℃以上で付着させ
る。こうした高い付着温度では、有機マンドレル構造体
(たとえば、フォトレジスト)が再流動し始めることが
ある。さらに、これらの層を酸化物または窒化物の不動
態層上に付着させる場合、スペーサを画定する間に、こ
のような下側の層までエッチングされる場合がある。
したがって、通常の共形層につきものの高い付着温度と
エッチングし過ぎの問題を避けながら、上記の各応用例
で、同じマンドレルとスペーサの組合せを使うことがで
きれば有利である。
C.発明が解決しようとする問題点 したがって、本発明の目的は、イメージ露光装置のフォ
トリソグラフィ上の限界を補完するためのパターン付け
方法を提供することにある。
本発明のもうひとつの目的は、複数のパターン付け応用
例で使用できるマンドレルとスペーサの組合せを提供す
ることにある。
本発明のさらにもうひとつの目的は、マンドレルを高い
処理温度にさらさずに、有機マンドレル上にスペーサを
設けることである。
D.問題点を解決するための手段 本発明のこれらの目的及びその他の目的は、室温で有機
マンドレル構造体上に共形有機層を付着させる工程によ
り実現される。その結果得られたマンドレルとスペーサ
の対は、複数のパターン付け応用例に適合している。す
なわち、マンドレルとスペーサの組合せを複合マスクと
して使用することができ、またスペーサだけでマスクと
して働けるように、有機スペーサをほとんど除去せず
に、マンドレルを除去することもできる。下側の不動態
層をほとんどエッチングせずに、有機層をパターン付け
することができる。
E.実施例 第1図に示すように、基板1上に形成されたマンドレル
10上に、共形有機層20が被覆されている。図示し易
くするために、基板1は一塊の材料として示されてい
る。第3図ないし第5図に示すように、本発明の工程
は、上面に一層または複数の導体層、半導体層または絶
縁体層あるいはそれらのすべてを付着させた、半導体層
または絶縁体層で実施することができる。マンドレル1
0は、有機樹脂材料から作成される。たとえば、市販の
どのポリイミドも(たとえば、デュポン社から市販され
ている「PI2555」)使用できる。あるいは、市販
のどの感光性ポリマーも(たとえば、アメリカン・ヘキ
スト社(American Hoechst Corp.)のAZフォトレジス
ト製品グループから市販されている「AZ1350
J」、「AZ1350J」はアメリカン・ヘキスト社の
商標名)使用できる。ポリイミド類を使用する場合は、
ポリイミドのブランケット層を付着させ、パターン付け
したフォトレジスト層を通してイメージ通りに露出させ
る。次いで、異方性酸素ガス・プラズマにさらすことに
よりポリイミド層の露出部分を除去する。ただし、以下
でより詳しく説明するように、感光性ポリマーを使って
マンドレル構造体を実施することが好ましい。
共形有機層は、低温で共形的に付着させることのできる
どの有機材料からでも製作できる。このような材料の一
つは、ポリ−p−キシリレン、すなわち「パリレン(pa
rylene)」である。本発明に関連する実験を行なうに当
たっては、次のような工程でパリレンを付着させた。通
常のチューブ形反応装置内部ウェハを垂直に向け、ジ−
p−キシリレンのガス流をウェハに対して垂直にし、反
応装置内の中心に向かわせた。反応装置の圧力は、50
ミリトルに保った。反応装置内部の乱流を最小限にする
ため、ガス出口弁をその最小の「開口」設定に保った。
実際には、側壁勾配が80度より大きな1.6ミクロン
のマンドレル上に、室温で厚さが最高0.7μmのパリ
レン層を共形的に被覆させた。
パリレンは、いくつかの有益な材料特性をもつ。パリレ
ンを室温で付着させ、その後エッチ・ステップも低温で
実施するので、従来のように、200℃〜250℃の加
熱ステップにかけてフォトレジスト・マンドレル10を
「硬化する」必要がない。
さらに、パリレンは、従来技術に使用されている酸化シ
リコン層や窒化シリコン層よりも共形性が高い(共形性
95%程度)。パリレン付着は、表面律速反応であり、
本来、高度の共形過程である。
次いで、第2図に示すように、有機パリレン層20を異
方性エッチングして、マンドレル10の側壁上にスペー
サ20Aを設ける。異方性酸素ガス・プラズマ中でパリ
レン層20を異方性エッチングすることにより、スペー
サ20Aを画定する。プラズマは、通常の異方性反応イ
オン・エッチングの条件(すなわち、10〜20ミリト
ル未満の圧力と直流約400ボルト)に保つ。この異方
性エッチングの進行中に、マンドレル10の上部も侵食
されることがある。ただし、マンドレルの厚さは通常、
共形層の厚みよりはるかに大きいので、ある程度マンド
レルがエッチングされても、本発明の機能に有害な影響
はない。さらに、酸化物も窒化物も酸素プラズマ中でほ
とんどエッチングされないので、エッチ・ストップを挿
入して酸化物または窒化物あるいはその両方の下側不動
態層を保護する必要がない。
その結果得られる上記有機マンドレルと有機スペーサの
組合せは、様々のパターン付け応用例で利用できる一連
のエッチング特性を示すことがわかった。次に、これら
のパターン付け応用例のいくつかについて論じることに
する。
第3図は、本発明のマンドレルとスペーサの組合せを用
いる第1のパターン付けの方法を示す。この工程で、基
板1上に付着させた1層の導電材14から複数の導線を
画定する。導電層14上に、エッチ・ストップ層12
A、12Bを付着させる。マンドレル・スペーサ対の形
成後、スペーサをほとんど腐食しないエッチャントにさ
らして、マンドレルを除去する。より具体的には、N−
メチルピロリドン(NMP)はパリレン・スペーサを除
去せずに通常の感光性ポリマーを完全に除去することが
わかった。硫酸−硝酸の混酸、フォトレジストのブラン
ケット露光後の希水酸化カリウム、それにアセトンを使
用しても同様の結果が得られた。つまり、パリレン・ス
ペーサは、通常のどのフォトレジスト溶媒にも損なわれ
ないものと思われる。したがって、第3図に示すよう
に、スペーサ20Aはそのまま残り、下のエッチ・スト
ップ層12A、12Bのパターン付けに使用できる。次
いで、パターン付け済みのエッチ・ストップ層が、下の
導電層14をパターン付けするマスクとして働く。19
87年3月10日付けでオグラ等に授与され、本出願人
に譲渡された「サブミクロン級の側壁イメージ転写にお
いて線の非対称エッチングを防止する方法(Method of
Preventing Asymmetric Etching of Lines in Sub-Micr
ometer Range Sidewall Image Transfer)」と題する、
米国特許第4648937号明細書に、スペーサを画定
してから層12A、12B、14をパターン付けする方
法のより詳しい記載がある。その開示を引用により本明
細書に組み入れる。
第4図は、本発明の有機マンドレルと有機スペーサの組
合せを用いた第2のパターン付け方法を示す。この工程
では、基板1の上にある厚い絶縁層16を貫く開口が形
成される。絶縁層16は、ドープしない酸化シリコン、
リンケイ酸ガラス(PSG)、ホウリンケイ酸ガラス
(BPSG)またはポリイミドなどの有機樹脂でよい。
ドープしない酸化シリコンまたはガラスで絶縁層16を
作成する場合には、92%CF48%O2のプラズマに当
ててパターン付けすることができる。絶縁層16がポリ
イミドの場合には、側壁スペーサ20Aを画定したのと
同じ酸素プラズマ中でパターン付けすることができる。
どちらの場合でも、パリレンと通常のフォトレジスト材
は同程度のエッチ速度を有することがわかった。この酸
素プラズマとCF4/O2プラズマ中のエッチ速度が同程
度である結果、同じ環境中でパリレンとフォトレジスト
の組合せを完全に除去することができる。絶縁層16の
破線部分の除去中に、マンドレル10とスペーサ20A
の同等な部分が除去される。
第5図は、本発明の有機マンドレルと有機スペーサの組
合せを用いた第3のパターン付け方法を示す。第4図に
示した工程と同様に、絶縁層16内に開口を画定する。
第5図では、マスキング構造の水平部分が除去されるよ
うな条件のもとで、絶縁層16をエッチングする。その
結果生じる開口は、傾斜した側壁をもつ。スペーサ20
Aを画定した後、酸素が全混合ガスの40%〜60%を
占めるCF4/O2プラズマに基板をさらす。エッチ室は
40〜70ミリトルの圧力に保つ。この条件で、マンド
レルとスペーサの組合せは水平に侵食される。エッチン
グ進行中に、スペーサ20Aは完全に除去される。マス
キング構造が水平に侵食されると、下の絶縁層16の諸
部分が異なる時間エッチャントにさらされる。その結果
生じる開口は、(第4図を参照して説明したエッチング
順序で得られる垂直な側壁に比べて)傾斜した側壁を有
する。上記の工程は、やはりガス・プラズマ中のパリレ
ン・スペーサ20Aと有機樹脂マンドレル10の間のエ
ッチング速度が類似していることを利用している。
第3図ないし第5図に示した工程に関して説明したよう
に、本発明の有機マンドレルと有機スペーサの組合せ
は、従来技術の他のマンドレルとスペーサの組合せによ
ってもたらされない複数の特性を示す。下の酸化物層ま
たは窒化物層あるいはその両方をほとんど侵食しないガ
ス・プラズマ中で、スペーサを画定する。マンドレル
は、スペーサを除去しない湿性溶媒にさらして、除去す
ることができる。酸素とハロカーボンをベースにしたガ
ス・プラズマ中、マンドレルとスペーサは同程度のエッ
チング速度を有する。最後に、このスペーサはいくつか
の有益な材料特性(すなわち、低い付着温度と高い共形
性)を示す。
当業者には明らかなように、上記の説明は本発明の特定
の実施方式に関して行なったが、本発明の範囲から逸脱
せずに、様々の変更を加えることができる。たとえば、
本発明をパリレンに関して具体的に説明したが、室温で
共形的に付着できるその他の有機材料でも上記と同じ結
果が得られる。同様に、本発明のマンドレルとスペーサ
の組合せを用いる3通りの工程順序を示したが、マンド
レルとスペーサの組合せを用いるその他の工程も本発明
の材料を使って実施することができる。
【図面の簡単な説明】
第1図及び第2図は、本発明の工程ステップを施される
基板の断面図である。 第3図は、本発明の第1の実施例による工程を施される
基板の断面図である。 第4図は、本発明の第2の実施例による工程を施される
基板の断面図である。 第5図は、本発明の第3の実施例による工程を施される
基板の断面図である。 1……基板、10……マンドレル、12A、12B……
エッチ・ストップ層、14……導電層、16……絶縁
層、20……パリレン層、20A……スペーサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・リン・カーバー アメリカ合衆国ヴアーモント州バーリント ン、セント・ポール・ストリート418番地 (72)発明者 マイケル・アルバート・リーチ アメリカ合衆国ヴアーモント州ウイヌース キイ、ウエスト・ストリート235番地 (72)発明者 ジエフリイ・アレン・ロビンソン アメリカ合衆国ヴアーモント州エセツク ス・ジヤンクシヨン、キローレン・ドライ ブ9番地 (72)発明者 ロバート・ウエイン・スイートサー アメリカ合衆国ヴアーモント州エセツク ス・ジヤンクシヨン、ブローンズ・リバ ー・ロード199番地 (56)参考文献 特開 昭56−112734(JP,A) 特開 昭57−130431(JP,A) 特開 昭62−105426(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】酸素プラズマまたは酸素−ハロカーボン混
    合ガスプラズマによってエッチング可能な表面層を有す
    る基板上に、実質的に垂直な側壁を有する、ポリイミド
    または感光性ポリマー製のマンドレルを形成し、 上記基板及び上記マンドレル上にポリ−p−キシリレン
    の共形層を付着し、 上記共形層を異方性エッチングして上記マンドレルの側
    壁にスペーサを形成し、 上記マンドレル及び上記スペーサの組合せをマスクとし
    て用いて、酸素プラズマまたは酸素−ハロカーボン混合
    ガスプラズマ雰囲気中で上記表面層をエッチングするこ
    と を含むパターン付け方法。
JP19076788A 1987-10-30 1988-08-01 パターン付け方法 Expired - Lifetime JPH0626202B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11496087A 1987-10-30 1987-10-30
US114960 1987-10-30

Publications (2)

Publication Number Publication Date
JPH01124219A JPH01124219A (ja) 1989-05-17
JPH0626202B2 true JPH0626202B2 (ja) 1994-04-06

Family

ID=22358518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19076788A Expired - Lifetime JPH0626202B2 (ja) 1987-10-30 1988-08-01 パターン付け方法

Country Status (3)

Country Link
EP (1) EP0313814B1 (ja)
JP (1) JPH0626202B2 (ja)
DE (1) DE3852370T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651857A (en) * 1995-09-08 1997-07-29 International Business Machines Corporation Sidewall spacer using an overhang
DE19945140B4 (de) * 1999-09-21 2006-02-02 Infineon Technologies Ag Verfahren zur Herstellung einer Maskenschicht mit Öffnungen verkleinerter Breite
DE10142590A1 (de) 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4589984B2 (ja) * 2007-06-08 2010-12-01 東京エレクトロン株式会社 微細パターンの形成方法
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP2009088085A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
TWI493598B (zh) * 2007-10-26 2015-07-21 Applied Materials Inc 利用光阻模板遮罩的倍頻方法
JP6019966B2 (ja) * 2012-09-10 2016-11-02 大日本印刷株式会社 パターン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2003660A (en) * 1977-08-19 1979-03-14 Plessey Co Ltd Deposition of material on a substrate
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59163829A (ja) * 1983-03-08 1984-09-14 Matsushita Electronics Corp パタ−ン形成方法
JPS6273633A (ja) * 1985-09-26 1987-04-04 Mitsubishi Electric Corp パタ−ン形成方法
JPS62106456A (ja) * 1985-11-01 1987-05-16 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3852370D1 (de) 1995-01-19
EP0313814A3 (en) 1991-01-02
EP0313814A2 (en) 1989-05-03
DE3852370T2 (de) 1995-05-24
EP0313814B1 (en) 1994-12-07
JPH01124219A (ja) 1989-05-17

Similar Documents

Publication Publication Date Title
US4838991A (en) Process for defining organic sidewall structures
US4689113A (en) Process for forming planar chip-level wiring
JP4430814B2 (ja) 有機化合物含有絶縁層の異方性エッチング
US6291137B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US5316974A (en) Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US5275695A (en) Process for generating beveled edges
US4461672A (en) Process for etching tapered vias in silicon dioxide
US6001538A (en) Damage free passivation layer etching process
JPS6260813B2 (ja)
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US5792672A (en) Photoresist strip method
JPS6350860B2 (ja)
JPH0665753B2 (ja) プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術
EP0875928B1 (en) Metallization in semiconductor devices
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0626202B2 (ja) パターン付け方法
US4855252A (en) Process for making self-aligned contacts
JP5433374B2 (ja) 有機化合物含有絶縁層の異方性エッチング方法
TW594860B (en) Method for manufacturing semiconductor device
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
US4425183A (en) Metal bevel process for multi-level metal semiconductor applications
US20060134921A1 (en) Plasma etching process
JPH10326830A (ja) 半導体装置の製造方法