JP4589984B2 - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法 Download PDF

Info

Publication number
JP4589984B2
JP4589984B2 JP2008149271A JP2008149271A JP4589984B2 JP 4589984 B2 JP4589984 B2 JP 4589984B2 JP 2008149271 A JP2008149271 A JP 2008149271A JP 2008149271 A JP2008149271 A JP 2008149271A JP 4589984 B2 JP4589984 B2 JP 4589984B2
Authority
JP
Japan
Prior art keywords
film
forming
gas
fine pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008149271A
Other languages
English (en)
Other versions
JP2009016814A (ja
Inventor
滋 中島
一秀 長谷部
保華 周
光秋 岩下
礼二 新納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008149271A priority Critical patent/JP4589984B2/ja
Publication of JP2009016814A publication Critical patent/JP2009016814A/ja
Application granted granted Critical
Publication of JP4589984B2 publication Critical patent/JP4589984B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Description

この発明は、半導体プロセスに用いられ、露光装置の解像限界以下のパターンを形成する微細パターンの形成方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅は、微細化されてきている。一般的に、微細パターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、該レジストパターンをエッチングのマスクに用いて下地の各種薄膜をエッチングすることで形成される。
微細パターンを形成するためにはフォトリソグラフィ技術が重要であるが、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。
解像限界以下のパターンを形成する技術としては、例えば、特許文献１に記載されている。特許文献１においては、基本的に、下地膜上に解像限界の間隔でシリコン窒化膜（以下本明細書では犠牲膜という）を形成し、該犠牲膜の側壁上に側壁シリコン酸化膜（以下本明細書では側壁スペーサという）を形成し、上記犠牲膜を除去するとともに側壁スペーサを残し、残った側壁スペーサをエッチングのマスクに用いて下地膜をエッチングする。
このような技術によれば、側壁スペーサの幅を犠牲膜の幅よりも細くできるので、この側壁スペーサをエッチングのマスクに用いることで、解像限界以下の幅を持つ下地膜のパターンを形成することができる。
特開２０００−１７３９７９号公報
フォトリソグラフィ技術の解像限界以下の幅を持つ微細パターンを形成する一つの手法として、特許文献１に記載されるように、犠牲膜を利用した微細パターンの形成方法がある。
しかし、側壁スペーサを形成するための犠牲膜は、犠牲膜上にレジスト膜を形成し、フォトリソグラフィ技術を用いてレジスト膜を、所定の間隔を持つパターンに加工し、加工されたレジスト膜をエッチングのマスクに用いてエッチングすることで形成される。このため、製造工程が多くなる、という事情がある。
この発明は、解像限界以下の幅を持つ微細パターンを、少ない製造工程で形成できる微細パターンの形成方法を提供することを目的とする。
上記課題を解決するために、この発明の第１態様に係る微細パターンの形成方法は、基板上に、薄膜を形成する工程と、前記薄膜上に、レジスト膜を最上層に設けた多層膜を形成する工程と、前記多層膜を、フォトリソグラフィ技術を用いて、所定の間隔を持つパターンに加工する工程と、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記加工された多層膜、及び前記薄膜上に、前記薄膜及び前記多層膜とは異なったシリコン酸化膜を形成する工程と、前記シリコン酸化膜を後退させ、前記加工された多層膜の側壁上に側壁スペーサを形成する工程と、前記加工された多層膜を除去する工程と、前記側壁スペーサをマスクに用いて、前記薄膜を加工する工程と、を具備する。
また、この発明の第２態様に係る微細パターンの形成方法は、基板上に、第１の薄膜を形成する工程と、前記第１の薄膜上に、この第１の薄膜とは異なる膜からなる第２の薄膜を形成する工程と、前記第２の薄膜上に、この第２の薄膜とは異なる膜からなるハードマスク膜を形成する工程と、前記ハードマスク膜上に、レジスト膜を最上層に設けた多層膜を形成する工程と、前記多層膜を、フォトリソグラフィ技術を用いて、所定の間隔を持つパターンに加工する工程と、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記加工された多層膜、及び前記ハードマスク膜上に、前記ハードマスク膜及び前記多層膜とは異なるシリコン酸化膜を形成する工程と、前記シリコン酸化膜を後退させ、前記加工された多層膜の側壁上に側壁スペーサを形成する工程と、前記加工された多層膜を除去する工程と、前記側壁スペーサをマスクに用いて、前記ハードマスク膜を加工する工程と、前記ハードマスク膜をマスクに用いて、前記第２の薄膜を加工する工程と、を具備する。
この発明によれば、解像限界以下の幅を持つ微細パターンを、少ない製造工程で形成できる微細パターンの形成方法を提供できる。
以下、添付図面を参照してこの発明の実施形態について具体的に説明する。
（第１の実施形態）
図１乃至図６は、この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
第１の実施形態は、この発明に係る微細パターンの形成方法の基本的なプロセスフローを例示するものである。
まず、図１に示すように、基板、本例では半導体基板１０１上に、薄膜１０２を形成する。本明細書においては、半導体基板１０１は、半導体、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体を含む、と定義する。薄膜１０２は、後に微細パターンに加工される膜であり、例えば、後に形成される側壁スペーサと異なった絶縁膜であっても良いし、導電膜であっても良い。本例では、一例として、薄膜１０２を導電性ポリシリコンとする。次いで、薄膜１０２上にフォトレジストを塗布し、フォトレジスト膜１０３を形成する。
次に、図２に示すように、フォトリソグラフィ技術を用いて、フォトレジスト膜１０３を、所定の間隔を持つレジストパターン１０３´に加工する。本例では、レジストパターン１０３´の一例として、ライン・アンド・スペースパターンとし、所定の間隔としては、露光装置の解像限界とする。例えば、本例では、レジストパターン１０３´の、平面方向に沿った幅Ｗｒが解像限界である。
次に、図３に示すように、レジストパターン１０３´、及び薄膜１０２上に、レジストパターン１０３´及び薄膜１０２とは異なったシリコン酸化膜１０５を形成する。本例のシリコン酸化膜１０５は、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給することでレジストパターン１０３´、及び薄膜１０２上に形成する。有機シリコンを含むソースガスと活性化された酸素種とを交互に供給しながら、シリコン酸化膜１０５を原子層レベル、もしくは分子層レベルで順次形成していくことで、シリコン酸化膜１０５を極めて低い温度、例えば、フォトレジスト膜１０３（レジストパターン１０３´）の耐熱温度以下の温度で形成することができる。活性化された酸素種の例としては、プラズマにより励起された酸素ラジカル、熱により励起された酸素ラジカル、及び光により励起された酸素ラジカル等を挙げることができる。また、光の例としては、レーザーや、波長３５０ｎｍ以下の紫外線を挙げることができる。
次に、図４に示すように、図３に示した構造体をエッチバックし、シリコン酸化膜１０５を、その表面から後退させ、レジストパターン１０３´の側壁上に側壁スペーサ１０５´を形成する。エッチバックの一例は、異方性エッチングであり、例えば、ＲＩＥ法などを利用すれば良い。側壁スペーサ１０５´の、平面方向沿った幅ＷＳｉＯ２は、レジストパターン１０３´の幅Ｗｒよりも狭くできるので、幅ＷＳｉＯ２は、解像限界以下にできる。
次に、図５に示すように、側壁スペーサ１０５´及び薄膜１０２をマスクに用いて、レジストパターン１０３´を除去する。レジストパターン１０３´の除去の一例は、アッシングである。
次に、図６示すように、側壁スペーサ１０５´をエッチングのマスクに用いて、薄膜１０２をエッチングし、薄膜１０２を、所定の間隔を持つパターンに加工する。加工された薄膜１０２の、平面方向沿った幅Ｗｔは側壁スペーサ１０５´の幅ＷＳｉＯ２と等しい、もしくはほぼ等しくなるので、幅Ｗｔは、解像限界以下にできる。
このようにして、第１の実施形態によれば、解像限界以下の幅Ｗｔを有する薄膜１０２の微細パターンを形成することができる。
さらに、第１の実施形態では、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給して薄膜１０２及びレジストパターン１０３´上に、シリコン酸化膜１０５を形成する。これにより、シリコン酸化膜１０５を極めて低い温度、例えば、フォトレジスト膜１０３（レジストパターン１０３´）の耐熱温度以下の温度で形成することができる。これについて、以下、詳しく説明する。
図７はシリコン酸化膜１０５の成膜に使用される成膜装置の一例を示す縦断面図、図８は図７の成膜装置を示す横断面図、図９は本実施形態におけるガスの供給のタイミングを示すタイミングチャートである。なお、図８においては、加熱装置を省略している。
図７及び図８に示すように、成膜装置８０は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハＷを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図８参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
また、成膜装置８０は、処理容器１内へ酸素含有ガス、例えばＯ２ガスを供給する酸素含有ガス供給機構１４と、処理容器１内へＳｉソースガスを供給するＳｉソースガス供給機構１５と、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構１６とを有している。
本実施形態においては、シリコン酸化膜１０５を成膜するためのＳｉソースガスとして有機シリコンを含むＳｉソースガスを用いる。有機シリコンを含むＳｉソースガスの例は、アミノシラン系プリカーサーである。アミノシラン系プリカーサーの例は、１価または２価のアミノシラン系プリカーサーである。１価または２価のアミノシラン系プリカーサーの具体的な例は、例えば、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＢＡＳ（ブチルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）、及びＢＥＭＡＳ（ビスエチルメチルアミノシラン）である。
また、アミノシラン系プリカーサーとしては、３価のアミノシラン系プリカーサーを用いることもできる。３価のアミノシラン系プリカーサーの例は、ＴＤＭＡＳ（トリジメチルアミノシラン）である。
また、有機シリコンを含むＳｉソースガスとしては、アミノシラン系プリカーサーの他、エトキシシラン系プリカーサーを用いることもできる。エトキシシラン系プリカーサーの例は、例えば、ＴＥＯＳ（テトラエトキシシラン）である。
酸素含有ガス供給機構１４は、酸素含有ガス供給源１７と、酸素含有ガス供給源１７から酸素含有ガスを導く酸素含有ガス配管１８と、この酸素含有ガス配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸素含有ガス分散ノズル１９とを有している。この酸素含有ガス分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸素含有ガス、例えばＯ２ガスを吐出することができるようになっている。
また、Ｓｉソースガス供給機構１５は、Ｓｉソースガス供給源２０と、このＳｉソースガス供給源２０からＳｉソースガスを導くＳｉソースガス配管２１と、このＳｉソースガス配管２１に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＳｉソースガス分散ノズル２２と、を有している。ここではＳｉソースガス分散ノズル２２は２本設けられており（図８参照）、各Ｓｉソースガス分散ノズル２２には、その長さ方向に沿って複数のガス吐出孔２２ａが所定の間隔を隔てて形成されており、各ガス吐出孔２２ａから水平方向に処理容器１内に略均一に有機シリコンを含むＳｉソースガスを吐出することができるようになっている。なお、Ｓｉソースガス分散ノズル２２は１本のみであってもよい。
さらに、パージガス供給機構１６は、パージガス供給源２３と、パージガス供給源２３からパージガスを導くパージガス配管２４と、このパージガス配管２４に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル２５とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
酸素含有ガス配管１８、Ｓｉソースガス配管２１、パージガス配管２４には、それぞれ開閉弁１８ａ、２１ａ、２４ａおよびマスフローコントローラのような流量制御器１８ｂ、２１ｂ、２４ｂが設けられており、酸素含有ガス、Ｓｉソースガスおよびパージガスをそれぞれ流量制御しつつ供給することができるようになっている。
上記処理容器１の側壁の一部には、酸素含有ガスのプラズマを形成するプラズマ生成機構３０が形成されている。このプラズマ生成機構３０は、上記処理容器１の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長く形成された開口３１をその外側より覆うようにして処理容器１の外壁に気密に溶接されたプラズマ区画壁３２を有している。プラズマ区画壁３２は、断面凹部状をなし上下に細長く形成され、例えば石英で形成されている。また、プラズマ生成機構３０は、このプラズマ区画壁３２の両側壁の外面に上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極３３と、このプラズマ電極３３に給電ライン３４を介して接続され高周波電力を供給する高周波電源３５とを有している。そして、上記プラズマ電極３３に高周波電源３５から例えば１３．５６ＭＨｚの高周波電圧を印加することにより酸素含有ガスのプラズマが発生し得る。なお、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。
上記のようなプラズマ区画壁３２を形成することにより、処理容器１の側壁の一部が凹部状に外側へ窪ませた状態となり、プラズマ区画壁３２の内部空間が処理容器１の内部空間に一体的に連通された状態となる。また、開口３１は、ウエハボート５に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
上記酸素含有ガス分散ノズル１９は、処理容器１内を上方向に延びていく途中で処理容器１の半径方向外方へ屈曲されて、上記プラズマ区画壁３２内の最も奥の部分（処理容器１の中心から最も離れた部分）に沿って上方に向けて起立されている。このため、高周波電源３５がオンされて両電極３３間に高周波電界が形成された際に、酸素含有ガス分散ノズル１９のガス噴射孔１９ａから噴射された酸素ガスがプラズマ化されて処理容器１の中心に向けて拡散しつつ流れる。
上記プラズマ区画壁３２の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー３６が取り付けられている。また、この絶縁保護カバー３６の内側部分には、図示しない冷媒通路が設けられており、例えば冷却された窒素ガスを流すことにより上記プラズマ電極３３を冷却し得るようになっている。
上記２本のＳｉソースガス分散ノズル２２は、処理容器１の内側壁の上記開口３１を挟む位置に起立して設けられており、このＳｉソースガス分散ノズル２２に形成された複数のガス噴射孔２２ａより処理容器１の中心方向に向けてＳｉソースガスとして１分子内に１個または２個のアミノ基を有するアミノシランガスを吐出し得るようになっている。
一方、処理容器１の開口３１の反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面凹部状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。
成膜装置８０の各構成部の制御、例えばバルブ１８ａ、２１ａ、２４ａの開閉による各ガスの供給・停止、マスフローコントローラ１８ｂ、２１ｂ、２４ｂによるガス流量の制御、および高周波電源３５のオン・オフ制御、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、工程管理者が成膜装置８０を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置８０の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置８０で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置８０の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置８０での所望の処理が行われる。
次に、以上のように構成された成膜装置を用いて行なわれるシリコン酸化膜１０５の成膜方法の一例を、図９を参照して説明する。
例えば５０〜１００枚の半導体ウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。ウエハエハＷとしては、直径３００ｍｍのものが例示される。
そして、処理容器１内を真空ウエハ所定のプロセス圧力に維持するととともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。
この際の成膜処理の一例を、図９に示す。本一例は、有機シリコンを含むＳｉソースガスとして、アミノシランガス、例えば、ＢＴＢＡＳを用いた場合であるが、他のアミノシランガスを用いた場合、及びエトキシシランガスを用いた場合においても同様に実施することができる。
図９に示すように、成膜処理の一例においては、有機シリコンを含むＳｉソースガスを処理容器１内に流してＳｉソースを吸着させる工程Ｓ１と、活性化された酸素種、本例では酸素含有ガスをプラズマ化し、活性化された酸素種としてプラズマにより励起された酸素ラジカルを処理容器１に供給してＳｉソースガスを酸化させる工程Ｓ２とを交互に繰り返す。さらに、本一例おいては、これら工程Ｓ１と工程Ｓ２との間で処理容器１内から処理容器１内に残留するガスを除去する工程Ｓ３を実施する。
具体的には、本一例においては、工程Ｓ１において、Ｓｉソースガス供給機構１５のＳｉソースガス供給源２０からＳｉソースガスとして１分子内に２個のアミノ基を有するアミノシランガス、例えばＢＴＢＡＳをＳｉソースガス配管２１およびＳｉソースガス分散ノズル２２を介してガス吐出孔２２ａから処理容器１内にＴ１の期間供給する。これにより、半導体ウエハウエハソースを吸着させる。このときの期間Ｔ１は１〜６０ｓｅｃが例示される。また、Ｓｉソースガスの流量は１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
工程Ｓ２の活性化された酸素種を供給する工程においては、酸素含有ガス供給機構１４の酸素含有ガス供給源１７から酸素含有ガスとして例えばＯ２ガスを酸素含有ガス配管１８および酸素含有ガス分散ノズル１９を介してガス吐出孔１９ａから吐出し、このとき、プラズマ生成機構３０の高周波電源３５をオンにして高周波電界を形成し、この高周波電界により酸素含有ガス、例えばＯ２ガスをプラズマ化する。そして、プラズマにより励起された酸素ラジカルを含んでいる酸素含有ガスを処理容器１内に供給する。これにより、半導体ウエハＷに吸着されたＳｉソースが酸化されてＳｉＯ２が形成される。この処理の期間Ｔ２は５〜３００ｓｅｃの範囲が例示される。また、酸素含有ガスの流量は半導体ウエハＷの搭載枚数によっても異なるが、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、高周波電源３５の周波数は１３．５６ＭＨｚが例示され、パワーとしては５〜１０００Ｗが採用される。また、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
この場合に、酸素含有ガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを挙げることができる。これらの酸素含有ガスは、高周波電界を印加してプラズマ化し、プラズマにより励起された酸素ラジカルを含む酸化剤として用いられる。このように酸素含有ガスをプラズマ化し、活性化された酸素種としてプラズマにより励起された酸素ラジカルを含む酸化剤を用いることにより、ＳｉＯ２膜の成膜が３００℃以下、さらには１００℃以下、理想的には室温でも成膜が可能となる。酸化剤としては活性化された酸素種を含むものであれば、酸素含有ガスをプラズマ化したものに限らない。しかし、活性化された酸素種を含む酸化剤は、酸素含有ガスをプラズマ化して得ることが好ましい。その中でもＯ２ガスをプラズマ化して得ることが好ましい。
また、工程Ｓ１と工程Ｓ２との間に行われる工程Ｓ３は、工程Ｓ１の後または工程Ｓ２の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせる工程であり、処理容器１内を真空排気しつつパージガス供給機構１６のパージガス供給源２３からパージガス配管２４およびパージガスノズル２５を介してパージガスとして不活性ガス例えばＮ２ガスを供給することにより行われる。この工程Ｓ３の期間Ｔ３としては１〜６０ｓｅｃが例示される。また、パージガス流量としては５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。なお、この工程Ｓ３は処理容器１内に残留しているガスを除去することができれば、パージガスを供給せずに全てのガスの供給を停止した状態で真空引きを継続して行うようにしてもよい。ただし、パージガスを供給することにより、短時間で処理容器１内の残留ガスを除去することができる。なお、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
このようにして、工程Ｓ１と工程Ｓ２との間に処理容器１内からガスを除去する工程Ｓ３を挟んで交互に間欠的にＳｉソースガスと活性化された酸素種を含む酸化剤、本例ではプラズマにより励起された酸素ラジカルを含む酸化剤とを繰り返し供給することにより、ＳｉＯ２膜の薄い膜を一層ずつ繰り返し積層して所定の厚さとすることができる。
このときの反応例を図１０に示す。図１０には反応例が模式的に示される。本反応例では、一例としてＳｉソースガスにＢＴＢＡＳを用いたときを例示する。
図１０（ａ）に示すように、既に堆積されたＳｉＯ２膜の表面にはＯＨ基が存在しており、そこにＳｉソースとして例えばＢＴＢＡＳが供給される。そして、Ｓｉソースが吸着される工程（工程Ｓ１）においては、図１０（ｂ）に示すように、ＢＴＢＡＳのＳｉが表面のＯＨ基のＯと反応してトリメチルアミノ基を離脱させる。このとき、アミノ基を２個有するアミノシランであるＢＴＢＡＳはＯＨとの反応性が高く、また、構造的にこのようなＳｉの反応の障害になり難いため、Ｓｉの吸着反応が速やかに進行する。このとき脱離したトリメチルアミノ基は工程Ｓ３により処理容器１から除去される。そして、次の酸化工程（工程Ｓ２）においては、図１０（ｃ）に示すように、トリメチルアミノ基が離脱した後のＳｉ化合物がＯ２ガスプラズマのような活性化された酸素種を含む酸化剤によって酸化されてＳｉＯ２となる（ただし、表面にはＨが吸着してＯＨ基が形成されている）。このように、Ｏ２ガスプラズマのような活性化された酸素種を含む酸化剤を用いた酸化反応は、純粋な化学的反応と異なり高い温度が不要であるから低温での反応が可能である。
ＢＴＢＡＳは、Ｓｉソースガスとして用いる１分子内に２個のアミノ基を有するアミノシランガスである。このようなアミノシランガスとしては、上記ＢＴＢＡＳの他、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）を挙げることができる。
なお、Ｓｉソースガスには、１分子内に３個以上のアミノ基を有するアミノシランガス、を用いることも可能であるし、１分子内に１個のアミノ基を有するアミノシランガスを用いることも可能である。
第１の実施形態は、Ｓｉソースとして有機シリコンを含むソースガスを用い、酸化処理において反応が温度を上昇させずに進行するＯ２ガスプラズマのような活性化された酸素種を含む酸化剤を用い、これらを交互に供給するので、良好な膜質のＳｉＯ２膜を１００℃以下、さらには室温といった従来では考えられない低温でかつ高い成膜レートで成膜することができる。
このように、本実施形態では、原理的に１００℃以下という極低温で成膜することができるが、それよりも高い温度であっても成膜が可能である。ただし、成膜温度が上昇するに従って膜厚ばらつきが大きくなることと、レジストパターン１０３´に与える熱的な影響とを考慮すると、成膜温度は１００℃以下であることが最も好ましい。
次に、第１の実施形態に基づいて実際に成膜した結果について説明する。
まず、酸化剤について実験を行った。ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用い、これらを交互に供給することでＳｉＯ２膜を成膜した。ここでは、処理容器内に３００ｍｍウエハを１００枚挿入し、成膜温度を１００℃とし、ＢＴＢＡＳの供給量を３０ｍＬ／ｍｉｎ（ｓｃｃｍ）、圧力を５３Ｐａにして工程Ｓ１を３０ｓｅｃ行い、Ｏ２ガスの供給量を２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、圧力を６６５Ｐａ、１３．５６ＭＨｚの高周波パワーを５０Ｗにして工程Ｓ２を４０ｓｅｃ行い、これを４２サイクル繰り返してＳｉＯ２膜を成膜した。なお、処理容器内のパージのため、工程Ｓ１前には処理容器内の真空引きを継続しつつ３５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でパージガスとしてＮ２ガスを７ｓｅｃの間供給し、工程Ｓ２の前には処理容器内の真空引きを継続しつつ３５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でパージガスとしてＮ２ガスを６ｓｅｃの間供給した。
比較のため、工程Ｓ２の酸化処理の際の酸化剤としてＯ３ガスをプラズマ化せずに２５０ｇ／Ｎｍ３の流量で供給した以外は上記条件と同じにしてＳｉＯ２膜を成膜した。
その結果、本発明に基づいて酸化剤として活性化された酸素種を含むＯ２ガスプラズマを用いた場合には、活性化された酸素種を含まないＯ３ガスを用いた場合よりも５倍程度の成膜レート（速度）が得られることが確認された。また、Ｏ２ガスプラズマを用いた場合には、膜厚の面内ばらつきも極めて小さいことも確認された。
次に、成膜温度について実験を行った。
ここでは、ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用いて、成膜温度以外は上記実験と同様にして成膜を行った。温度は、室温（２５℃）、７５℃、１００℃、２００℃、３００℃と変化させて実験を行った。
その結果、１００℃以下という低温においても高い成膜レートで成膜することができ、室温でも十分に実用的な成膜が可能であることが確認された。また、１００℃以下、特に、７５℃〜２５℃（室温）という低温域においては、高い成膜レートで、均一性の高い膜圧を得られることが確認された。また、成膜温度が３００℃を超えると膜厚ばらつきが大きくなり、成膜温度は３００℃以下が好ましいことが確認された。特に、レジストパターンの上に成膜する場合には１００℃以下が好ましいのは前述した通りである。
次に、シリコン酸化膜１０５形成時の不純物濃度を測定した。
ここでは、ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用いて成膜した場合と、Ｏ３ガスを用いて成膜した場合とで、不純物として炭素Ｃ、及び窒素Ｎの濃度を比較してみた。測定には、二次イオン質量分析（ＳＩＭＳ）を用いた。
その結果を図１１に示す。この図に示すように、Ｏ２ガスプラズマを用いて成膜した場合の炭素Ｃの濃度、及び窒素Ｎの濃度を、それぞれ“１”として規格化したとき、Ｏ３ガスを用いて成膜した場合には、炭素Ｃの濃度は２０倍、窒素Ｎの濃度は８倍という測定結果が得られた。この結果から、シリコン酸化膜１０５形成時に、Ｏ２ガスプラズマを用いて成膜することが、不純物の低減に有効であることが確認された。フォトレジストは一般的にアンモニアに弱く、アンモニアの発生がフォトレジストポイズニングの一因となる。アンモニアの発生を抑制するためには、窒素Ｎの発生を抑制することが有効である。Ｏ２ガスプラズマを用いて酸化処理すると、窒素Ｎの発生量を少なく抑えることができるため、フォトレジストポイズニングを抑制することが可能となる。これは、レジストパターン１０３´を被覆するシリコン酸化膜１０５の形成に有利である。
図３に示したシリコン酸化膜１０５は、上記成膜装置８０と、上述した成膜方法とにより、フォトレジスト膜１０３（レジストパターン１０３´）の耐熱温度以下の極めて低い温度で、かつ、膜厚の制御性も良く形成することができる。よって、レジストパターン１０３´を、側壁スペーサ１０５´を形成するための基体（犠牲膜）として利用することが可能となる。レジストパターン１０３´を犠牲膜として利用することで、例えば、特許文献１に記載された微細パターンの形成方法に比較して、例えば、犠牲膜のパターニング工程（フォトリソグラフィ工程）を省略することができる。よって、第１の実施形態によれば、解像限界以下の幅を持つ微細パターンを、少ない製造工程で形成できる、という利点を得ることができる。
このようにして形成された薄膜１０２の微細パターンは、例えば、トランジスタのゲート電極、又はチャネル領域に利用することができる。また、トランジスタのような能動素子に限らず、半導体メモリのビット線のように、高密度に配置される配線や、各種の集積回路パターンに利用することができる。また、薄膜１０２の微細パターンは、半導体素子を分離する素子分離領域や、あるいは半導体素子を形成する素子領域にも利用することができる。
（第２の実施形態）
図１２乃至図１８は、この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
第２の実施形態は、この発明に係る微細パターンの形成方法を、実際の半導体プロセスに、より好適に適用できる一例を示すものである。
まず、図１２に示すように、半導体基板１０１上に、エッチングストッパ膜１０６を形成する。エッチングストッパ膜１０６は、次に形成される薄膜をエッチングしたとき、そのエッチングを停止させる膜である。本例では、一例としてエッチングストッパ膜１０６をシリコン窒化膜とする。次いで、エッチングストッパ膜１０６上に、このエッチングストッパ膜１０６とは異なる膜からなる薄膜１０２を形成する。本例では、一例として、薄膜１０２を、第１の実施形態と同様に導電性ポリシリコン膜とする。次いで、薄膜１０２上に、この薄膜１０２とは異なる膜からなるハードマスク膜１０７を形成する。ハードマスク膜１０７は、薄膜１０２をエッチングするときのエッチングのマスクとなる膜である。本例では、一例としてハードマスク膜１０７をシリコン窒化膜とする。次いで、ハードマスク膜１０７上にフォトレジストを塗布し、フォトレジスト膜１０３を形成する。
次に、図１３に示すように、フォトリソグラフィ技術を用いて、フォトレジスト膜１０３を、所定の間隔を持つレジストパターン１０３´に加工する。本例においても、レジストパターン１０３´は、第１の実施形態と同様に、ライン・アンド・スペースパターンであり、所定の間隔は露光装置の解像限界とする。本例においても、レジストパターン１０３´の、平面方向に沿った幅Ｗｒは解像限界である。
次に、図１４に示すように、レジストパターン１０３´、及びハードマスク膜１０７上に、レジストパターン１０３´及び薄膜１０２とは異なったシリコン酸化膜１０５を形成する。本例のシリコン酸化膜１０５も、第１の実施形態と同様に、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給することで形成する。これにより、シリコン酸化膜１０５を、例えば、フォトレジスト膜１０３（レジストパターン１０３´）の耐熱温度以下の温度で形成できる。
次に、図１５に示すように、図１４に示した構造体をエッチバックし、シリコン酸化膜１０５を、その表面から後退させ、レジストパターン１０３´の側壁上に側壁スペーサ１０５´を形成する。エッチバックの一例は、異方性エッチングであり、例えば、ＲＩＥ法などを利用すれば良い。側壁スペーサ１０５´の、平面方向沿った幅ＷＳｉＯ２は、レジストパターン１０３´の幅Ｗｒよりも狭くできるので、幅ＷＳｉＯ２は、解像限界以下にできる。
次に、図１６に示すように、側壁スペーサ１０５´及びハードマスク膜１０７をマスクに用いて、レジストパターン１０３´を除去する。レジストパターン１０３´の除去の一例は、アッシングである。
次に、図１７に示すように、側壁スペーサ１０５´をエッチングのマスクに用いて、ハードマスク膜１０７をエッチングし、ハードマスク膜１０７を、所定の間隔を持つパターンに加工する。加工されたハードマスク膜１０７の、平面方向沿った幅Ｗｈは側壁スペーサ１０５´の幅Ｗｓｓと等しい、もしくはほぼ等しくなるので、幅Ｗｈは、解像限界以下にできる。
次に、図１８に示すように、例えば、側壁スペーサ１０５´を除去した後、加工されたハードマスク膜１０７をマスクに用いて、薄膜１０２を、所定の間隔を持つパターンに加工する。加工された薄膜１０２の、平面方向沿った幅Ｗｔはハードマスク膜１０７の幅Ｗｈと等しい、もしくはほぼ等しくなる。よって、幅Ｗｔは、解像限界以下にできる。
このようにして、第２の実施形態によれば、解像限界以下の幅Ｗｔを有する薄膜１０２の微細パターンを形成することができる。
第２の実施形態においても、第１の実施形態と同様に、シリコン酸化膜１０５を、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給して形成するので、レジスパターン１０３´を、側壁スペーサ１０５´を形成するための基体（犠牲膜）として利用することができる。レジストパターン１０３´を犠牲膜として利用することで、例えば、犠牲膜のパターニング工程（フォトリソグラフィ工程）を省略でき、解像限界以下の幅を持つ微細パターンを、少ない製造工程で形成できる、という利点を得ることができる。
さらに、第２の実施形態においては、薄膜１０２の下にエッチングストッパ膜１０６を形成し、さらに、薄膜１０２の上にハードマスク膜１０７を形成する。このため、例えば、側壁スペーサ１０５´をエッチングのマスクに用いて薄膜１０２をエッチングし、薄膜１０２を加工する場合に比較して、膜厚が厚い薄膜１０２を加工できる、という利点を得ることができる。また、薄膜１０２のエッチングはエッチングストッパ膜１０６で停止するので、膜厚が厚い薄膜１０２をエッチングしたとしても、薄膜１０２の下に過剰にエッチングが進まない、という利点を得ることができる。このような利点から、第２の実施形態によれば、例えば、アスペクト比（高さ／幅）が高い薄膜１０２のパターンを形成できる。アスペクト比が高い薄膜１０２のパターンは、例えば、平面からみた面積は小さいが断面積は大きい。このため、抵抗値を小さくすることができ、配線パターン、例えば、半導体メモリのビット線パターンのような配線パターンの適用に有利である。
また、第１の薄膜として熱酸化膜等のゲート絶縁膜を用い、第２の薄膜としてゲート電極となるポリシリコン等を用いることで、微細化されたゲート構造を形成することが可能となる。
（第３の実施形態）
図１９乃至図２４は、この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
第３の実施形態は、レジストパターン１０３´を、トリミングする例である。レジストパターン１０３´をトリミングすることで、薄膜１０２からなる微細パターンを、さらに微細に形成することができる。
まず、図１９に示すように、図１及び図２を参照して説明した方法に従って、薄膜１０２上に、レジストパターン１０３´を形成する。本例では、レジストパターン１０３´の、平面方向に沿った幅Ｗｒが解像限界である。
次に、図２０に示すように、レジストパターン１０３を´をトリミングし、トリミングされたレジストパターン１０３´Ｓを得る（本明細書ではトリミング処理と呼ぶ）。トリミング処理の条件の一例は、活性化された酸素種、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。活性化された酸素種の例としては、プラズマにより励起された酸素ラジカル、熱により励起された酸素ラジカル、及び光により励起された酸素ラジカル等を挙げることができる。また、光の例としては、レーザーや、波長３５０ｎｍ以下の紫外線を挙げることができる。レジストパターン１０３を´をトリミングすることで、トリミングされたレジストパターン１０３´Ｓの、平面方向に沿った幅Ｗｒ´は解像限界以下に狭まる。
次に、図２１に示すように、トリミングされたレジストパターン１０３´Ｓ、及び薄膜１０２上に、第１の実施形態と同様に、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給することで、シリコン酸化膜１０５を形成する。これにより、シリコン酸化膜１０５を、例えば、フォトレジスト膜１０３（レジストパターン１０３´、トリミングされたレジストパターン１０３´Ｓ）の耐熱温度以下の温度で形成することができる。
次に、図２２に示すように、図２１に示した構造体をエッチバック、例えば、ＲＩＥ法を用いてシリコン酸化膜１０５をエッチバックし、シリコン酸化膜１０５の表面を後退させ、トリミングされたレジストパターン１０３´Ｓの側壁上に、側壁スペーサ１０５´を形成する。側壁スペーサ１０５´の、平面方向沿った幅ＷＳｉＯ２は、トリミングされたレジストパターン１０３´Ｓの幅Ｗｒ´よりも狭くなり、幅ＷＳｉＯ２も解像限界以下にできる。
次に、図２３に示すように、側壁スペーサ１０５´及び薄膜１０２をマスクに用いて、トリミングされたレジストパターン１０３´Ｓを除去する。除去の一例は、アッシングである。
次に、図２４に示すように、側壁スペーサ１０５´をエッチングのマスクに用いて、薄膜１０２をエッチングし、薄膜１０２を、所定の間隔を持つパターンに加工する。加工された薄膜１０２の、平面方向沿った幅Ｗｔは側壁スペーサ１０５´の幅ＷＳｉＯ２と等しい、もしくはほぼ等しくなるので、幅Ｗｔは、解像限界以下にできる。
さらに、第３の実施形態によれば、レジストパターン１０３´がトリミングされるので、側壁スペーサ１０５´間のスペース幅Ｓｔも解像限界以下にできる。
このようにして、第３の実施形態によれば、解像限界以下の幅Ｗｔと、解像限界以下のスペースＳｔとを有する薄膜１０２の微細パターンを形成することができる。
さらに、第３の実施形態によれば、特に、図２４に示すように、薄膜１０２の幅Ｗｔと、スペース幅Ｓｔとを１：１、あるいはほぼ１：１とすることもできる。
もちろん、第３の実施形態においても、第１の実施形態と同様に、シリコン酸化膜１０５を、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給して形成するので、レジスパターン１０３´を、側壁スペーサ１０５´を形成するための基体（犠牲膜）として利用することができる。レジストパターン１０３´を犠牲膜として利用することで、例えば、犠牲膜のパターニング工程（フォトリソグラフィ工程）を省略でき、解像限界以下の幅を持つ微細パターンを、少ない製造工程で形成できる、という利点を得ることができる。
なお、第３の実施形態は、第２の実施形態と組み合わせることが可能である。この場合には、例えば、図１３を参照して説明した工程と、図１４を参照して説明した工程との間に、図２０を参照して説明したトリミング処理を挿入すれば良い。得られる利点は、第２の実施形態から得られる利点に、第３の実施形態から得られる利点を併せたものになる。
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では本発明を複数の半導体ウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
さらに、上記実施形態は、２枚から１５枚程度の少量一括処理を目的としたセミ・バッチ方式、又はミニ・バッチ方式の成膜装置に適用することができる。

また、エトキシシランガス、及びアミノシランガスとしては、上記実施形態に示したものに限らない。また、活性化された酸素種として種々の酸素含有ガスプラズマを例示したが、これに限らず、ラジカル化している酸素を含むものであれば適用可能である。
さらに、上記実施形態においては、Ｓｉソースガスと活性化された酸素種とを完全に交互に供給したが、Ｓｉソースガスを供給するときにも活性化された酸素種を供給するようにしてもよい。
また、上記実施形態においては、酸化シリコン膜を低温成膜する例について説明したが、酸化シリコン膜の他、窒化シリコン膜や、炭化シリコン膜なども成膜することができる。
さらに、上記実施形態においては、プラズマを形成する機構を処理容器に一体的に組み込んだ例について説明したが、これに限定されず、処理容器とは別体で設け処理容器の外で予めプラズマ化して処理容器に導入するリモートプラズマ装置を用いてもよい。
また、条規実施形態においては、薄膜１０２を導電性ポリシリコンとしたが、導電性アモルファスシリコンや、導電性シリコンを含む導電膜でも良く、さらにはシリコン酸化膜、即ち、ＳｉＯ２系の絶縁膜であっても良い。
また、例えば、図２５Ａに示すように、薄膜１０２を絶縁膜１０２ａとし、図２５Ｂに示すように、絶縁膜１０２ａ間を半導体、例えば、シリコン１１０ａで埋め込み、絶縁膜１０２ａの上面、及びシリコン１１０ａの上面を平坦化する。このようにすると、シリコン１１０ａを半導体素子が形成される素子領域とし、微細パターンとして形成された絶縁膜１０２ａを素子分離領域とした半導体装置を構成することができる。
また、図２５Ａ及び図２５Ｂに示した例とは反対に、図２６Ａに示すように、薄膜１０２を半導体、例えば、シリコン膜１０２ｂとし、図２６Ｂに示すように、シリコン膜１０２ｂ間を絶縁物１１０ｂで埋め込む。このようにすると、微細パターンとして形成されたシリコン膜１０２ｂを素子領域とし、絶縁物１１０ｂを素子分離領域とした半導体装置を構成することができる。
さらに、図２７に示すように、微細パターンとして形成された薄膜１０２は、トランジスタのゲートや配線ばかりでなく、Ｆｉｎ型ＦＥＴのチャネルとしても利用することができる。
さらに、上記実施形態では、レジスト膜１０３を単層の膜として図示していたが、レジスト膜１０３は、図２８に示すように、最上層をレジスト膜とし、下層に、例えば、反射防止膜（ＢＡＲＣ）を備えた多層膜とすることも可能である。
さらにまた、被処理体としては、半導体ウエハに限定されず、ＬＣＤガラス基板等の他の基板にも本発明を適用することができる。
この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 シリコン酸化膜１０５を形成するための成膜装置の一例を示す縦断面図。 シリコン酸化膜１０５を形成するための成膜装置の一例を示す横断面図。 シリコン酸化膜１０５を形成するための成膜方法におけるガスの供給のタイミングを示すタイミングチャート シリコン酸化膜１０５の成膜方法を実施する際の反応を説明するための模式図 Ｏ２ガスプラズマを用いて成膜した場合と、Ｏ３ガスを用いて成膜した場合とで、不純物量を比較した図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の応用例を示す断面図 この発明の応用例を示す断面図 この発明の応用例を示す断面図 この発明の変形例を示す断面図
符号の説明
１０１；半導体基板
１０２；薄膜
１０３；フォトレジスト膜
１０３´；レジストパターン
１０５；シリコン酸化膜
１０５´；側壁スペーサ
１０６；エッチングストッパ膜
１０７；ハードマスク膜

Claims (14)

  1. 基板上に、薄膜を形成する工程と、
    前記薄膜上に、レジスト膜を最上層に設けた多層膜を形成する工程と、
    前記多層膜を、フォトリソグラフィ技術を用いて、所定の間隔を持つパターンに加工する工程と、
    有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記加工された多層膜、及び前記薄膜上に、前記薄膜及び前記多層膜とは異なったシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜を後退させ、前記加工された多層膜の側壁上に側壁スペーサを形成する工程と、
    前記加工された多層膜を除去する工程と、
    前記側壁スペーサをマスクに用いて、前記薄膜を加工する工程と、
    を具備することを特徴とする微細パターンの形成方法。
  2. 基板上に、第１の薄膜を形成する工程と、
    前記第１の薄膜上に、この第１の薄膜とは異なる膜からなる第２の薄膜を形成する工程と、
    前記第２の薄膜上に、この第２の薄膜とは異なる膜からなるハードマスク膜を形成する工程と、
    前記ハードマスク膜上に、レジスト膜を最上層に設けた多層膜を形成する工程と、
    前記多層膜を、フォトリソグラフィ技術を用いて、所定の間隔を持つパターンに加工する工程と、
    有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記加工された多層膜、及び前記ハードマスク膜上に、前記ハードマスク膜及び前記多層膜とは異なるシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜を後退させ、前記加工された多層膜の側壁上に側壁スペーサを形成する工程と、
    前記加工された多層膜を除去する工程と、
    前記側壁スペーサをマスクに用いて、前記ハードマスク膜を加工する工程と、
    前記ハードマスク膜をマスクに用いて、前記第２の薄膜を加工する工程と、
    を具備することを特徴とする微細パターンの形成方法。
  3. 前記第１の薄膜は、エッチングストッパ膜であることを特徴とする請求項２に記載の微細パターンの形成方法。
  4. 前記多層膜を、フォトリソグラフィ技術を用いて、所定の間隔を持つパターンに加工した後、前記加工された多層膜をトリミングし、前記加工された多層膜を微細化する工程を、さらに具備することを特徴とする請求項１乃至請求項３いずれか一項に記載の微細パターンの形成方法。
  5. 前記ソースガスとして、アミノシラン系プリカーサーを用いることを特徴とする請求項１乃至請求項４いずれか一項に記載の微細パターンの形成方法。
  6. 前記アミノシラン系プリカーサーは、１価または２価のアミノシラン系プリカーサーであることを特徴とする請求項５に記載の微細パターンの形成方法。
  7. 前記１価または２価のアミノシラン系プリカーサーは、
    ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、
    ＢＤＭＡＳ（ビスジメチルアミノシラン）、
    ＢＤＥＡＳ（ビスジエチルアミノシラン）、
    ＤＭＡＳ（ジメチルアミノシラン）、
    ＤＥＡＳ（ジエチルアミノシラン）、
    ＤＰＡＳ（ジプロピルアミノシラン）、
    ＢＡＳ（ブチルアミノシラン）、
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）、
    ＢＥＭＡＳ（ビスエチルメチルアミノシラン）、
    から選択された少なくとも１種を用いることを特徴とする請求項６に記載の微細パターンの形成方法。
  8. 前記活性化された酸素種として、プラズマにより励起された酸素ラジカルを用いることを特徴とする請求項１乃至請求項７いずれか一項に記載の微細パターンの形成方法。
  9. 前記プラズマにより励起された酸素ラジカルは、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスのいずれかから選択される少なくとも１種をプラズマ化して得ることを特徴とする請求項８に記載の微細パターンの形成方法。
  10. 前記シリコン酸化膜は真空保持可能な処理容器内で形成され、前記ソースガスを前記処理容器内へ供給する工程と、前記活性化された酸素種を前記処理容器内へ供給する工程とを交互に実施して形成することを特徴とする請求項１乃至請求項９いずれか一項に記載の微細パターンの形成方法。
  11. 前記ソースガスを前記処理容器内へ供給する工程と、前記活性化された酸素種を前記処理容器内へ供給する工程との間に、前記処理容器内に残留しているガスを除去する工程を挿入することを特徴とする請求項１０に記載の微細パターンの形成方法。
  12. 前記処理容器内に残留しているガスを除去する工程は、前記処理容器内を真空引きしながら前記処理容器内にパージガスを導入することを特徴とする請求項１１に記載の微細パターンの形成方法。
  13. 前記シリコン酸化膜を形成する際の成膜温度が前記多層膜の耐熱温度以下であることを特徴とする請求項１乃至請求項１２いずれか一項に記載の微細パターンの形成方法。
  14. 前記成膜温度は１００℃以下であることを特徴とする請求項１３に記載の微細パターンの形成方法。
JP2008149271A 2007-06-08 2008-06-06 微細パターンの形成方法 Active JP4589984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149271A JP4589984B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007153185 2007-06-08
JP2008149271A JP4589984B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2009016814A JP2009016814A (ja) 2009-01-22
JP4589984B2 true JP4589984B2 (ja) 2010-12-01

Family

ID=40093793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149271A Active JP4589984B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法

Country Status (5)

Country Link
US (1) US8168375B2 (ja)
JP (1) JP4589984B2 (ja)
KR (1) KR101011490B1 (ja)
TW (1) TW200913010A (ja)
WO (1) WO2008149989A1 (ja)

Families Citing this family (329)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101785B1 (ko) * 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
CN101680089A (zh) * 2007-06-15 2010-03-24 应用材料股份有限公司 用于图案加载应用的低温sacvd工艺
WO2008157068A2 (en) * 2007-06-15 2008-12-24 Applied Materials, Inc. Oxygen sacvd to form sacrificial oxide liners in substrate gaps
JP5275085B2 (ja) * 2009-02-27 2013-08-28 株式会社東芝 半導体装置の製造方法
JP5336283B2 (ja) * 2008-09-03 2013-11-06 信越化学工業株式会社 パターン形成方法
JP4982457B2 (ja) * 2008-09-11 2012-07-25 信越化学工業株式会社 パターン形成方法
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP4985987B2 (ja) * 2008-10-15 2012-07-25 信越化学工業株式会社 パターン形成方法
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
JP5238556B2 (ja) * 2009-03-10 2013-07-17 東京エレクトロン株式会社 基板処理方法
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5275094B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
JP5425514B2 (ja) * 2009-04-16 2014-02-26 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成方法
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20120059557A (ko) * 2009-09-17 2012-06-08 도쿄엘렉트론가부시키가이샤 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101096907B1 (ko) * 2009-10-05 2011-12-22 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
US8252691B2 (en) 2010-04-14 2012-08-28 Asm Genitech Korea Ltd. Method of forming semiconductor patterns
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
US8343881B2 (en) * 2010-06-04 2013-01-01 Applied Materials, Inc. Silicon dioxide layer deposited with BDEAS
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法
JP2012174976A (ja) * 2011-02-23 2012-09-10 Tokyo Electron Ltd パターンの形成方法
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8809169B2 (en) 2011-09-30 2014-08-19 Tokyo Electron Limited Multi-layer pattern for alternate ALD processes
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
JP5962022B2 (ja) * 2012-01-18 2016-08-03 住友電気工業株式会社 半導体光素子の製造方法
JP6127535B2 (ja) * 2012-02-03 2017-05-17 大日本印刷株式会社 ナノインプリント用テンプレートの製造方法
JP5250141B2 (ja) * 2012-07-13 2013-07-31 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
JP6171453B2 (ja) * 2013-03-25 2017-08-02 大日本印刷株式会社 ナノインプリントモールドの製造方法
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR20150109088A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치의 미세패턴 형성방법
US9583337B2 (en) 2014-03-26 2017-02-28 Ultratech, Inc. Oxygen radical enhanced atomic-layer deposition using ozone plasma
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
JP6235974B2 (ja) 2014-09-24 2017-11-22 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102337410B1 (ko) 2015-04-06 2021-12-10 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
TWI627704B (zh) * 2015-09-03 2018-06-21 東京威力科創股份有限公司 間隔件輪廓之修整方法
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US10770291B2 (en) * 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
JP6804277B2 (ja) 2016-11-30 2020-12-23 東京エレクトロン株式会社 処理方法および処理装置
JP6804280B2 (ja) * 2016-12-07 2020-12-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10475736B2 (en) 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11499222B2 (en) 2018-06-27 2022-11-15 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10950442B2 (en) * 2018-07-06 2021-03-16 Tokyo Electron Limited Methods to reshape spacers for multi-patterning processes using thermal decomposition materials
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11092551B2 (en) * 2019-10-17 2021-08-17 International Business Machines Corporation Staircase surface-enhanced raman scattering substrate
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130431A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Manufacture of semiconductor device
JPH01124219A (ja) * 1987-10-30 1989-05-17 Internatl Business Mach Corp <Ibm> パターン付け方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838991A (en) 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JP2000173979A (ja) 1998-12-07 2000-06-23 Sanyo Electric Co Ltd エッチングマスク及び微細パターンの形成方法
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
KR100449028B1 (ko) * 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
US7189652B1 (en) 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
JP4396547B2 (ja) * 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
JP4305427B2 (ja) * 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
TWI334163B (en) * 2007-03-30 2010-12-01 Nanya Technology Corp Method of pattern transfer
KR101101785B1 (ko) * 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130431A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Manufacture of semiconductor device
JPH01124219A (ja) * 1987-10-30 1989-05-17 Internatl Business Mach Corp <Ibm> パターン付け方法

Also Published As

Publication number Publication date
WO2008149989A1 (ja) 2008-12-11
KR20090051186A (ko) 2009-05-21
TWI370483B (ja) 2012-08-11
JP2009016814A (ja) 2009-01-22
US8168375B2 (en) 2012-05-01
TW200913010A (en) 2009-03-16
US20100112496A1 (en) 2010-05-06
KR101011490B1 (ko) 2011-01-31

Similar Documents

Publication Publication Date Title
JP4589984B2 (ja) 微細パターンの形成方法
JP4659856B2 (ja) 微細パターンの形成方法
KR101131709B1 (ko) 반도체 처리용 성막 방법, 반도체 처리용 성막 장치, 및컴퓨터로 판독 가능한 매체
JP5258229B2 (ja) 成膜方法および成膜装置
JP4638550B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8202805B2 (en) Substrate processing method
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US9142403B2 (en) Method of forming boron-containing silicon oxycarbonitride film and method of forming silicon oxycarbonitride film
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP2011040561A (ja) 半導体装置の製造方法。
JP2011066164A (ja) マスクパターンの形成方法及び半導体装置の製造方法
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100910

R150 Certificate of patent or registration of utility model

Ref document number: 4589984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250