JP2012174976A - パターンの形成方法 - Google Patents

パターンの形成方法 Download PDF

Info

Publication number
JP2012174976A
JP2012174976A JP2011037158A JP2011037158A JP2012174976A JP 2012174976 A JP2012174976 A JP 2012174976A JP 2011037158 A JP2011037158 A JP 2011037158A JP 2011037158 A JP2011037158 A JP 2011037158A JP 2012174976 A JP2012174976 A JP 2012174976A
Authority
JP
Japan
Prior art keywords
forming
film
resist film
opening
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011037158A
Other languages
English (en)
Inventor
Kenichi Koyama
賢一 小山
Hidetami Yaegashi
英民 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011037158A priority Critical patent/JP2012174976A/ja
Priority to TW101104451A priority patent/TW201246296A/zh
Priority to US13/402,547 priority patent/US20120211873A1/en
Priority to KR1020120017957A priority patent/KR20120096903A/ko
Publication of JP2012174976A publication Critical patent/JP2012174976A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

【課題】ＬＥＬＥプロセスよりも少ない工程数で、フォトリソグラフィ技術を２度使用することなく、微細なホール又はトレンチパターンを形成する方法を提供すること。
【解決手段】被処理体の上にレジスト膜を成膜し、成膜した前記レジスト膜をパターニングする、レジスト膜形成工程と、前記被処理体及び前記レジスト膜を被覆するようにスペーサ膜を成膜して、前記スペーサ膜で囲まれた凹部を形成する、スペーサ膜成膜工程と、前記凹部の底面にある前記被処理体及び前記レジスト膜の上面を露出させると共に、前記レジスト膜の側面側に前記スペーサ膜が残るようにエッチングして、前記凹部から第１の開口部を形成する、第１開口部形成工程と、前記レジスト膜を除去することにより第２の開口部を形成する、第２開口部形成工程と、を含むパターンの形成方法。
【選択図】図１

Description

本発明は、基板上にホール又はトレンチパターンを形成するパターンの形成方法に関する。
半導体デバイスの高集積化に伴い、より微細に加工するプロセス技術が要求されている。半導体デバイスを微細にパターニングする技術としては、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをマスクとして下地膜をエッチングする方法などが一般的である。
しかしながら近年、フォトリソグラフィ技術の解像限界以下にまで、半導体デバイスを微細化することが要求されてきている。また、露光技術においても、現在主流であるＡｒＦ液浸タイプの解像限界は、４ｘｎｍ世代で限界に達すると言われている。
更に微細な３ｘｎｍ世代を達成するために、ＬＥＬＥ（Ｌｉｔｈｏｇｒａｐｈｙ Ｅｔｃｈｉｎｇ Ｌｉｔｈｏｇｒａｐｈｙ Ｅｔｃｈｉｎｇ）プロセスなどの、ダブルパターニング技術の開発が盛んに行われている。具体的には、例えば特許文献１では、第１のレジスト膜よりなる第１のレジスト開口パターンを形成し、形成した第１のレジスト開口パターンを用いて下地膜に第１のホール又はトレンチパターンを形成する。次いで、第２のレジスト膜よりなる第２のレジスト開口パターンを形成し、形成した第２のレジスト開口パターンを用いて下地膜に第２のホール又はトレンチパターンを形成するプロセスが開示されている。
特開２００５−１２９７６１号公報
しかしながら、ＬＥＬＥプロセスによるダブルパターニングを行ってレジストパターンを形成する場合、次のような問題がある。
ＬＥＬＥプロセスでは、塗布現像装置により第１のレジスト開口パターンを形成した後、エッチング装置によりエッチングを行って第１のホール又はトレンチパターンを形成する。その後、塗布現像装置により第２のレジスト開口パターンを形成した後、再びエッチング装置によりエッチングを行って第２のホール又はトレンチパターンを形成する。そのため、工程数が増えるという問題点を有する。また、プロセス全体としてフォトリソグラフィ技術を２回行うため、プロセス全体としてのコストが高くなるという問題点も有する。
本発明は上記の点に鑑みてなされたものであり、ＬＥＬＥプロセスよりも少ない工程数で、フォトリソグラフィ技術を２度使用することなく、微細なホール又はトレンチパターンを形成する方法を提供することを課題とする。
本発明によれば、
被処理体の上にレジスト膜を成膜し、成膜した前記レジスト膜をパターニングする、レジスト膜形成工程と、
前記被処理体及び前記レジスト膜を被覆するようにスペーサ膜を成膜して、前記スペーサ膜で囲まれた凹部を形成する、スペーサ膜成膜工程と、
前記凹部の底面にある前記被処理体及び前記レジスト膜の上面を露出させると共に、前記レジスト膜の側面側に前記スペーサ膜が残るようにエッチングして、前記凹部から第１の開口部を形成する、第１開口部形成工程と、
前記レジスト膜を除去することにより第２の開口部を形成する、第２開口部形成工程と、を含むパターンの形成方法が提供される。
本発明によれば、ＬＥＬＥプロセスよりも少ない工程数で、フォトリソグラフィ技術を２度使用することなく、微細なホール又はトレンチパターンを形成する方法を提供できる。
実施の形態に係るホール又はトレンチパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図（その１）である。 実施の形態に係るホール又はトレンチパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図（その２）である。 実施の形態に係るホール又はトレンチパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図（その３）である。 実施の形態に係るホール又はトレンチパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図（その４）である。 実施の形態に係るホール又はトレンチパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図（その５）である。 本実施の一形態における、ホールパターンの形成方法を説明するための図であり、各工程におけるＳＥＭ像である。 本実施の一形態における、トレンチパターンの形成方法を説明するための図であり、想定するトレンチパターンの模式図及び各工程におけるＳＥＭ像である。
以下、本発明を実施するための形態について図面と共に説明する。
図１〜図５は、実施の形態に係るパターンの形成方法を説明するための図であり、各工程における基板構造の一例を示す模式図である。図１〜図５における（ａ）の図は各工程における基板構造の一例を示す平面図であり、図１〜図５における（ｂ）の図は、そのＡ１−Ａ２断面図であり、図２〜図５における（ｃ）の図は、Ａ３−Ａ４断面図である。
また、図１〜図５では、被処理体として、図示しない基板上に形成された１種類の下地膜を使用しているが、これに限定されない。例えば、基板上に下記で挙げる材質の下地膜を１種類又は２種類以上を積層した構造であっても良い。
下地層の材質は、特に限定されるものではなく、例えばＴＥＯＳ（テトラエトキシシラン：Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、ＳｉＯＮ膜、又はＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜とＢＡＲＣの複合膜、即ちＳｉを含んだＢＡＲＣであるＳｉＡＲＣ等を用いることができる。
［レジスト膜の形成工程］
図１に本発明のパターンの形成方法における、レジスト膜の形成工程後の基板構造の一例を示す。レジスト膜の形成工程では、下地膜上に、レジスト膜１１を成膜し、成膜したレジスト膜１１を所定のパターンにパターニングする。
まず、下地膜１０の上に、例えば露光装置を組み込んだ塗布現像装置を用いたスピンオンにより、レジスト膜１１を成膜する。レジスト膜１１の材質として、例えばＡｒＦレジストを用いることができる。その後、例えば露光装置を組み込んだ塗布現像装置を用いたフォトリソグラフィ技術により、成膜したレジスト膜１１をパターニングする。レジスト膜の成膜時の膜厚及びパターニングのピッチは当業者が適宜選択できるものである。
［スペーサ膜の成膜工程］
次いで、レジスト膜１１が形成された下地膜１０を被覆するように、スペーサ膜１２を成膜するスペーサ膜の成膜工程について説明する。図２及び図３に、スペーサ膜の成膜工程時及び成膜工程後における、基板構造の一例を示す。
スペーサの材質としては、特に限定されないが、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌｘＯｙ）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯｘ）、窒化シリコン（ＳｉＮ）、アモルファスシリコン、ポリシリコンのいずれか１種類又は２種類以上を併用して使用することができる。
スペーサの成膜方法としては、特に限定されないが、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法、以下「ＡＬＤ法」という）が好ましい。ＡＬＤ法とは、基板上に原料化合物の分子をモノレイヤごとに表面への吸着、反応による成膜、系内のリセットを繰り返し行うことによって、段差被覆性の高い膜を形成させる方法である。詳細な膜の成膜方法は下記で示すが、概略的には、例えば、シリコンを含む原料ガスを成膜装置の処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。
ＡＬＤ法は高精度の膜厚制御、組成制御及び段差被覆性が可能であり、また、使用できる材料の選択肢が広いことから好ましい。さらに、例えば２３℃〜２５℃といった、半導体デバイスの他の製造プロセスを行う温度で成膜できるため好ましい。以下ＡＬＤ法によって例えばＳｉＯ２を成膜する方法について説明する。
シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、１分子内に２個のアミノ基を有するアミノシランガス、例えばビスターシャルブチルアミノシラン（以下、「ＢＴＢＡＳ」という）を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間Ｔ１供給する。これにより、基板上にＢＴＢＡＳを吸着させる。時間Ｔ１は、例えば１〜６０ｓｅｃとすることができる。シリコンを含む原料ガスの流量は、１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。また、処理容器内の圧力は１３．３〜６６５Ｐａとすることができるが、これらのパラメータは形成する膜の種類は厚さに基づき、当業者が適宜選択することができる。
次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたＯ２ガスを、ガス供給ノズルを介して処理容器内に所定の時間Ｔ２供給する。これにより、基板上に吸着されたＢＴＢＡＳが酸化され、ＳｉＯ２膜が形成される。時間Ｔ２は、例えば５〜３００ｓｅｃとすることができる。また、酸素を含むガスの流量は、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。また、高周波電源の周波数は１３．５６ＭＨｚとすることができ、高周波電源の電力は５〜１０００Ｗとすることができる。また、処理容器内の圧力は１３．３〜６６５Ｐａとすることができる。これらのパラメータは当業者が適宜選択することができる。
また、シリコンを含む原料ガスを基板上に吸着させる工程と、シリコン材料を酸化させる工程とを切り換える際に、工程間に、処理容器内を真空排気しつつ例えばＮ２ガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間Ｔ３行うことができる。時間Ｔ３は、例えば１〜６０ｓｅｃとすることができる。また、パージガスの流量は、５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。これらのパラメータは当業者が適宜選択できることができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。
ＢＴＢＡＳは、シリコンを含む原料ガスとして用いる１分子内に２個のアミノ基を有するアミノシランガスである。このようなアミノシランガスとしては、上記ＢＴＢＡＳの他に、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスエチルメチルアミノシラン（ＢＥＭＡＳ）を用いることができる。更に、シリコン原料ガスとして、１分子内３個以上のアミノ基を有するアミノシランガスを用いることができ、１分子内に１個のアミノ基を有するアミノシランガスを用いることもできる。
一方、酸素を含むガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、ＳｉＯ２膜の成膜を３００℃以下の低温で行うことができ、更に酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を調整することにより、ＳｉＯ２膜の成膜を１００℃以下又は室温で成膜を行うことができる。
以上説明したような成膜方法により、レジスト膜１１及び下地膜１０を覆うようにスペーサ膜１２が成膜される。すなわち、レジスト膜を芯材とするピラーが形成されるようにスペーサ膜１２が成膜される。これにより、スペーサ膜１２の成膜が進行すると、図３（ａ）に示すように、スペーサ膜１２及びレジスト膜１１から成る複数のピラーに囲まれた、凹部１３が形成される。凹部１３の大きさは、レジスト膜１１のパターニング及びスペーサ膜１２の膜厚に依存するため、当業者が適宜選択することができるものである。また、凹部の形状も、レジスト膜１１のパターニング及びスペーサ膜１２の膜厚に依存するが、後のエッチング工程により丸みを帯びることがあるため、図４以降では円形で示しているが、これに限定されない。
［第１開口部形成工程］
次に、第１の開口部を形成する工程について説明する。図４は、第１の開口部を形成する工程後における、基板構造の一例を示す。
まず、レジスト膜１１の側壁方向のスペーサ膜１２であって、凹部１３の底面を形成するスペーサ膜１２以外のスペーサ膜１２を残すように、スペーサ膜の一部を異方性エッチングする。エッチングの方法としては、特に限定されず、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ； ＲＩＥ）等の方法を使用することができる。これにより、レジスト膜１１の上面より上にあるスペーサ膜に加え、凹部１３の底面を形成するスペーサ膜１２も除去され、下地膜１０上に第１の開口部１４となるホール又はトレンチパターンが形成される。
エッチャントガスの種類としては、スペーサ膜１２がＳｉＯ２、ＴｉＯｘ、ＳｉＮ、アモルファスシリコン、ポリシリコンなどの場合は、エッチャントガスとして、例えばＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。また、スペーサ膜１２が例えばＡｌｘＯｙ、ＡｌＮ、ＴｉＯｘよりなるときは、エッチャントガスとして、例えばＣｌ２、Ｃｌ２＋ＨＢｒ、Ｃｌ２＋Ｏ２、ＣＦ４＋Ｏ２、ＳＦ６、Ｃｌ２＋Ｎ２、Ｃｌ２＋ＨＣｌ、ＨＢｒ＋Ｃｌ２＋ＳＦ６等のいわゆるハロゲン系ガスを用いることができる。
エッチング処理は、処理容器と、処理容器内に処理ガスを供給するガス供給部と、処理容器内に設けられた基板を保持する保持部を有するプラズマエッチング装置を用いて行うことができる。処理容器内には、保持部の上方には、高周波電力が印加可能な上部電極が設けられており、保持部は高周波電力が印加可能な下部電極を兼ねている。保持部に基板を保持した状態で、ガス供給部より例えばＣＦ４ガス、Ｏ２ガス及びＡｒガスを処理容器内に供給し、処理容器内を例えば４０ｍＴｏｒｒの圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、処理ガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、スペーサ膜がエッチングされる。
［第２開口部形成工程］
次に、第２の開口部を形成する工程について説明する。図５に、第２の開口部を形成する工程後における、基板構造の一例を示す。
本工程では、レジスト膜１１を除去する。レジスト膜１１を除去する方法としては、特に限定されず、アッシング又はエッチングにより除去することができる。これにより、レジスト膜１１が除去された領域に第２の開口部１５となるホール又はトレンチパターンが形成される。
レジスト膜をエッチングにより除去する場合、用いるエッチャントガスに対するレジスト膜１１のエッチングレートが、用いるエッチャントガスに対するスペーサ膜１２のエッチングレートよりも大きいことが好ましい。このとき、スペーサ膜１２のエッチングレートに対するレジスト膜１１のエッチングレートの比である選択比が大きくなり、レジスト膜１１をエッチングする際に、スペーサ膜１２をほとんどエッチングしない。そのため、レジスト膜１１をエッチングする際に、スペーサ膜１２を形状精度良く残すことができる。
基板上に予め複数の下地膜を形成している場合は、その後の工程として、第１又は第２のホール又はトレンチパターンの底面を形成する下地膜をエッチングしても良い。
次に、本発明のプロセスによるホール又はトレンチパターンの形成に関する実施例を示す。
図６に本実施の一形態における、ホールパターンの形成方法を説明するための図であり、各工程におけるＳＥＭ像を示す。実施形態における全てのＳＥＭ像は、日立高分解能ＦＥＢ測長装置 ＣＧ４０００（株式会社日立ハイテクノロジーズ製）を用いて撮影した。
図６（ａ）は、レジスト膜の形成工程後のＳＥＭ像である。本実施の形態ではレジスト膜のハーフピッチｈｐ１は、４４ｎｍであった。図６（ｂ）は、スペーサ膜の成膜工程後のＳＥＭ像であり、スペーサ膜１２としてＳｉＯ２をＡＬＤ法により４０ｎｍ成膜し、ＳｉＯ２のピラーに囲まれた凹部１３が形成されていることがわかる。図６（ｃ）は、第２の開口部（ホールパターン）を形成する工程後のＳＥＭ像であり、本発明の手法により、ハーフピッチｈｐ２が３１ｎｍのホールパターンを作成することができた。
図７に本実施の別の形態における、トレンチパターンの形成方法を説明するための図を示す。図７（ａ）は実際に行ったトレンチパターンについて、第１の開口部１４と第２の開口部１５とを模式的に示している。本発明のトレンチパターンは当業者が適宜選択できるものであり、図７（ａ）のパターンに限定されない。
図７（ａ）のようなトレンチパターンを形成する場合、従来のＬＥＬＥプロセスでは、第１のレジスト膜よりなるよりなる開口パターンを形成し、形成した第１のレジスト開口パターンを用いて下地膜に第１の開口部を形成する。次いで、第２のレジスト膜よりなる第２のレジスト開口パターンを形成し、形成した第２のレジスト開口パターンを用いて下地膜に第２の開口部を形成するため、工程数が多くなる。また、レジスト開口パターンを２回行うため、フォトリソグラフィ技術を２回行う必要があり、コストが高くなる。
一方、本発明のパターンの形成方法では、第２の開口部１５に相当するパターンに、レジスト膜よりなるよりなるレジストパターンを形成する。その後、下地膜及びレジスト膜を被膜するようにスペーサ膜を成膜させる。スペーサ膜の成膜時に形成される、スペーサ膜で囲まれた凹部と、レジストパターンと、を利用することで、簡単にトレンチパターンを形成することができる。
また、前述したホールパターンと異なり、図７（ａ）のトレンチパターンにおいては、第１の開口部１４と第２の開口部１５の、平面視における開口の形状が異なっている。さらに、複数存在する第１の開口部１４は、互いに異なる２種以上の平面視における開口の形状を有している。このように、本発明のトレンチパターンの形成方法を用いれば、レジスト膜のパターニング時のパターンを直接転写する第２の開口部のパターンだけでなく、レジスト膜のパターニング時のパターンを直接転写しない第１の開口部のパターンについても、形状を自在に制御することが可能である。
図７（ａ）のトレンチパターンを実際に形成した例を図７（ｂ）及び図７（ｃ）に示す。図７（ｂ）は、レジスト膜の形成工程後のＳＥＭ像であり、図７（ｃ）は、第２の開口部（トレンチパターン）を形成する工程後のＳＥＭ像である。本発明の手法により、図７に示すような複雑なトレンチパターンを容易に形成することが可能である。即ち、従来のＬＥＬＥプロセスに比べ、工程数を削減してパターニングできる。また、フォトリソグラフィ技術を２回行う必要がないため、従来のＬＥＬＥプロセスと比してコストも削減される。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 下地膜
１１ レジスト膜
１２ スペーサ膜
１３ 凹部
１４ 第１の開口部
１５ 第２の開口部

Claims (6)

  1. 被処理体の上にレジスト膜を成膜し、成膜した前記レジスト膜をパターニングする、レジスト膜形成工程と、
    前記被処理体及び前記レジスト膜を被覆するようにスペーサ膜を成膜して、前記スペーサ膜で囲まれた凹部を形成する、スペーサ膜成膜工程と、
    前記凹部の底面にある前記被処理体及び前記レジスト膜の上面を露出させると共に、前記レジスト膜の側面側に前記スペーサ膜が残るようにエッチングして、前記凹部から第１の開口部を形成する、第１開口部形成工程と、
    前記レジスト膜を除去することにより第２の開口部を形成する、第２開口部形成工程と、を含むパターンの形成方法。
  2. 前記第１の開口部と前記第２の開口部の形状が異なる、請求項１に記載のパターン形成方法。
  3. 前記第１の開口部は複数存在し、互いに異なる２種以上の形状からなる、請求項１又は２に記載のパターン形成方法。
  4. 前記スペーサ膜は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化チタン、窒化シリコン、アモルファスシリコン、ポリシリコンのいずれか１種類又は２種類以上から成る、請求項１乃至３に記載のパターンの形成方法。
  5. 前記スペーサ膜は、ＡＬＤ法により成膜される、請求項１乃至４に記載のパターンの形成方法。
  6. 請求項１乃至５のいずれか一項に記載のパターンの形成方法により製造される半導体装置。
JP2011037158A 2011-02-23 2011-02-23 パターンの形成方法 Withdrawn JP2012174976A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011037158A JP2012174976A (ja) 2011-02-23 2011-02-23 パターンの形成方法
TW101104451A TW201246296A (en) 2011-02-23 2012-02-10 Pattern forming method
US13/402,547 US20120211873A1 (en) 2011-02-23 2012-02-22 Method for forming a pattern and semiconductor device
KR1020120017957A KR20120096903A (ko) 2011-02-23 2012-02-22 패턴 형성 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037158A JP2012174976A (ja) 2011-02-23 2011-02-23 パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2012174976A true JP2012174976A (ja) 2012-09-10

Family

ID=46652073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037158A Withdrawn JP2012174976A (ja) 2011-02-23 2011-02-23 パターンの形成方法

Country Status (4)

Country Link
US (1) US20120211873A1 (ja)
JP (1) JP2012174976A (ja)
KR (1) KR20120096903A (ja)
TW (1) TW201246296A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
US9837272B2 (en) 2015-04-22 2017-12-05 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275873B2 (en) * 2013-09-26 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masking process and structures formed thereby
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
KR100449028B1 (ko) * 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7795080B2 (en) * 2007-01-15 2010-09-14 Sandisk Corporation Methods of forming integrated circuit devices using composite spacer structures
JP4589984B2 (ja) * 2007-06-08 2010-12-01 東京エレクトロン株式会社 微細パターンの形成方法
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
KR100950480B1 (ko) * 2008-06-20 2010-03-31 주식회사 하이닉스반도체 스페이스 패터닝 기술을 이용한 반도체 소자의 활성영역형성방법
US8080443B2 (en) * 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
KR101045090B1 (ko) * 2008-11-13 2011-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20110055912A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
US9837272B2 (en) 2015-04-22 2017-12-05 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20120211873A1 (en) 2012-08-23
TW201246296A (en) 2012-11-16
KR20120096903A (ko) 2012-08-31

Similar Documents

Publication Publication Date Title
US11404272B2 (en) Film deposition apparatus for fine pattern forming
JP5638413B2 (ja) マスクパターンの形成方法
US8815495B2 (en) Pattern forming method and manufacturing method of semiconductor device
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
TWI479565B (zh) The formation of fine graphics
TWI698929B (zh) 半導體裝置的圖案化方法
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
US20150108619A1 (en) Method for patterning a semiconductor substrate
JP2012174976A (ja) パターンの形成方法
US9111875B2 (en) Pattern formation method
JP2011071279A (ja) 半導体装置の製造方法
CN103050396B (zh) 多层介质刻蚀方法
US7199034B1 (en) Flash memory device and method for fabricating the same
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2010205958A (ja) 半導体装置の製造方法
JP2009059855A (ja) ドライエッチング方法及び半導体装置の製造方法
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법
JP2006032722A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513