JP2006032722A

JP2006032722A - 半導体装置の製造方法

Info

Publication number: JP2006032722A
Application number: JP2004210491A
Authority: JP
Inventors: Kiminori Kiyono; 公師清野; Hisao Kato; 久雄加藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-02-02

Abstract

【課題】層間絶縁膜の表面の荒れを防ぐ半導体装置の製造方法を提供すること。
【解決手段】半導体基板１１上に層間絶縁膜１２を形成し、層間絶縁膜１２上にレジスト膜１４を形成し、レジスト膜１４にパターンを形成し、レジスト膜１４のパターン上面に表面膜１６を形成し、層間絶縁膜１２をエッチングする半導体装置の製造方法。

【選択図】図１

Description

本発明は、半導体基板上の層間絶縁膜にコンタクトホールなどの開口を形成する半導体装置の製造方法に関する。

半導体集積回路の高集積化、微細化が進展するにつれゲート電極は細線化され、ゲート酸化膜は薄膜化され、それに伴い半導体基板と配線層を接続するコンタクト形成工程においても微細加工限界に達しつつある。更に、ロジックとＤＲＡＭとの混載などでデバイスの高機能化も進展しており、ＵＬＳＩに代表される半導体微細加工技術は非常に困難を極めている。その中で、コンタクトホールの形成はトランジスタと配線を接続するために極めて重要な工程である。そのため、微細化の進展に伴い露光装置の光源はＡｒＦとなり、これの解像度に適合するレジストも高解像度のものを使用することとなる。

なお、高アスペクト比の開口部を形成する従来技術として、エッチング促進ガスとデポガスを添加して行う第１ステップと、エッチング促進ガスでエッチングを行う第２ステップの２段階のエッチング方法が知られている（特許文献１参照）。また、電子温度の異なる２以上のプラズマ領域を形成することによって、プラズマ中でのＣＦ_２に対するＦおよびイオンの生成量を独立に制御するドライエッチング方法が知られている（特許文献２参照）。

特開２００２−１４１３３６号公報特開２００１−０５３０６１号公報

ＡｒＦ光源対応のレジストは、エッチング耐性に劣るので、プラズマダメージによる影響が懸念される。特に高アスペクト比となるとその影響が大きくなる。また、微細パターンの形成において、定在波の影響があるため層間絶縁膜上に反射防止膜を用いるプロセスが一般的である。このプロセスを用いた場合、レジスト膜のパターン形成後に反射防止膜をエッチングし、その後層間絶縁膜をエッチングする工程が必要となる。反射防止膜のエッチングにおいてレジスト膜表面が荒れると、層間絶縁膜形成工程において、スパイクと呼ばれる１／１０〜１／１００程度の超微小コンタクトホールが層間絶縁膜上に発生する。

本発明は、このような層間絶縁膜の表面の荒れを防ぐ半導体装置の製造方法を提供することにある。
また、本発明は、微細化可能な半導体装置の製造方法を提供することにある。

本発明は、半導体基板上に層間絶縁膜を形成し、層間絶縁膜上にレジスト膜を形成し、レジスト膜にパターンを形成し、レジスト膜のパターン上面に表面膜を形成し、層間絶縁膜をエッチングすることを特徴とする半導体装置の製造方法にある。

本発明は、層間絶縁膜の表面の荒れを防ぐことができる。また、本発明は、微細化可能な半導体装置の製造方法を提供することができる。

本発明の実施の形態は、素子が組み込まれたシリコンウェハなどの半導体基板上に層間絶縁膜を形成し、その層間絶縁膜にコンタクトホールなどのパターンを形成する方法であり、図１を用いて説明する。図１は、半導体基板１１の中央部と外周部の一部の形状を示している。図１（Ａ）は、半導体基板１１上に層間絶縁膜１２を形成し、層間絶縁膜１２上に反射防止膜１３を形成し、反射防止膜１３上に開口部１５を有するレジスト膜１４のパターンを形成した状態を示している。図１（Ｂ）は、レジスト膜１４のパターンの上面と、レジスト膜１４のパターン開口部１５の側面に表面膜１６を形成した状態を示している。表面膜１６の形成によりレジスト膜１４のパターンの上面は厚膜化し、耐レジスト性が高まることになる。また、表面膜１６が開口部１５の側面に形成されることにより、耐レジスト性の向上とともに、レジスト膜１４の開口部１５の口径が小さくなり、小さな口径のコンタクトホール１７を形成することができる。図１（Ｃ）は、表面膜１６が形成されたレジスト膜１４のパターンをマスクとして、反射防止膜１３と層間絶縁膜１２をエッチングし、層間絶縁膜１２にコンタクトホール１７ａ、１７ｂを形成し、その後、反射防止膜１３を除去した状態を示している。なお、層間絶縁膜１２上にレジスト膜１４を形成するとは、層間絶縁膜１２上に直接レジスト膜１４を形成しても、又は、層間絶縁膜１２上に他の膜を配置し、その上にレジスト膜１４を形成する場合を含む。また、表面膜１６の形成方法は、膜を堆積しても、塗布しても、どのような方法でも表面膜１６が形成できればよい。

表面膜１６は、レジスト膜１４と一体として、エッチング耐性を向上できればよい。表面膜１６は、例えば、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上を用い、その時のガス圧力を１０ｍＴｏｒｒ〜５０ｍＴｏｒｒにすることにより、デポ膜をレジスト膜１４に堆積して、形成できる。１０ｍＴｏｒｒ以下では、表面膜１６の形成速度が著しく低下するため、形成に多大な時間を要するとともに、表面膜１６を形成する効果がなくなる。また、５０ｍＴｏｒｒ以上では、表面膜１６の形成が不均一になり、ホール形状が変形する。

層間絶縁膜１２は、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、シリコン炭酸化膜、シリコン酸窒化膜、ＳｉＯ_２、ＳｉＯＦ、ＢＰＳＧ、ＰＳＧもしくは有機シリコン膜の中で、単層もしくは２種類以上を用いて複層膜を使用する。また、反射防止膜１３は、シリコン膜、シリコン酸窒化膜もしくは有機材料を用いることが好ましい。レジスト膜１４は、その表面粗度をＲａ＝１５．０ｎｍ以下にすると、レジスト膜１４の荒れを防止できる。レジスト膜１４の表面粗度をＲａ＝１５．０ｎｍ以上にすると、半導体基板の面における表面層の均一性が失われる恐れがある。

以上のようにすることにより、レジスト膜１４の開口部１５は、半導体基板１１の中心部でも、外周部でも、基板１１の位置に拘わらず、等しい口径、また、所望な口径に形成できる。又は、層間絶縁膜１２にパターンを形成する際、層間絶縁膜１２がエッチングなどの処理でダメージを受けないようにすることができる。又は、層間絶縁膜１２に、より口径の小さな孔を形成することにある。又は、中央部のコンタクトホール１７ａと外周部のコンタクトホール１７ｂの口径を等しくすることができ、また、層間絶縁膜１２にスパイクの発生を抑制することができる。

［実施例１］
実施例１として、半導体装置の製造プロセスの例を説明する。半導体基板１１上に層間絶縁膜１２として、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）ガスを用い、プラズマＣＶＤ６００℃により６００ｎｍのシリコン酸化膜を形成した。その層間絶縁膜１２上に８０ｎｍの反射防止膜１３を形成した。その反射防止膜１３に４００ｎｍのレジスト膜１４を形成し、更にレジスト膜１４に開口部１５を有するパターンを形成した（図１（Ａ）参照）。レジスト膜１４のパターンの表面と、開口部１５の側面に表面膜１６を形成した（図１（Ｂ）参照）。表面膜１６が付着したレジスト膜１４のパターンをマスクとして、反射防止膜１３に開口部を形成し、更に、層間絶縁膜１２にコンタクトホール１７ａ、１７ｂを形成し、反射防止膜１３を除去した（図１（Ｃ）参照）。

詳しくは、レジスト膜１４のパターンは、ＡｒＦ露光機を用いて、１２０ｎｍ径（直径）に露光して形成された。表面膜１６は、ＩＣＰ型反応性イオンエッチング装置を用いて、ＣＨ_３Ｆ：５０ｓｃｃｍ、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒの条件で行われ、レジスト膜１４のパターンの上面や側面にデポ膜が堆積して、形成された。次いで、表面膜１６が堆積したレジスト膜１４のパターンをマスクとして、ＣＦ_４：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて、１５ｍＴｏｒｒのガス圧にて反射防止膜１３をエッチングした。同一装置にて残留のエッチングガスを除去後に、連続して層間絶縁膜（ＴＥＯＳ）１２のエッチングとしてＣ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び：Ａｒ：２００ｓｃｃｍの混合ガスを用いて５０ｍＴｏｒｒにて行った。

この時、レジスト膜１４の残膜厚は半導体基板１１の中央部で３００ｎｍ、外周部で２８５ｎｍであった。更に、レジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１７の径は、表面において中央部１７ａ、外周部１７ｂともに１０５ｎｍ程度であった。表面膜１６の付着工程の使用ガスは、ＣＨ_２Ｆ_２、ＣＨＦ_３、ＣＦ_４を単独で、もしくは２種類以上混合した場合でも、同様の効果が見られた。

「実施例１の効果」
反射防止膜１６のエッチング前にレジスト膜１４のパターンの表面や開口部１５の側面にＣＨＦ系ガスにて表面膜を付着することで、レジスト膜１４のエッチング耐性の向上が見られ、コンタクトホール１７の径の縮小も見られた。しかも、コンタクトホール１７のホール径の面内分布も均一であった。

［実施例２］
実施例２として、半導体装置の製造プロセスの例を説明する。図２には、半導体基板１１の中央部と外周部の形状を離して記載している。半導体基板１１上に第１層間絶縁膜１２１として、ＨＣＤ（Ｈｅｘａ−Ｃｈｌｏｒｏ−Ｄｉｓｉｌａｎｅ）ガスを用い、プラズマＣＶＤ４５０℃にてシリコン窒化膜を堆積した。更に、第２層間絶縁膜１２２としてＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）ガスを用い、プラズマＣＶＤ４００℃にて４５０ｎｍシリコン酸化膜を堆積した。更に、４００ｎｍのレジスト膜１４のパターンと８０ｎｍの反射防止膜１３をマスクとして、第２層間絶縁膜１２２と第１層間絶縁膜１２１にコンタクトホール１７１を形成した。

詳しくは、レジスト膜１４のパターンは、ＡｒＦ露光機を用いて１２０ｎｍ径（直径）にレジスト膜１４を露光して形成された。表面膜１６は、ＩＣＰ型反応性イオンエッチング装置を用いて、ＣＨ_３Ｆ：５０ｓｃｃｍ、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒの条件で行い、レジスト膜１４のパターンの表面や、開口部１５の側面に形成された。次いで、表面膜１６が付着したレジスト膜１４のパターンをマスクとして、ＣＦ_４：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて、１５ｍＴｏｒｒにて反射防止膜１３をエッチングした。同一装置にて残留のエッチングを除去後に、連続して第２層間絶縁膜（シリコン酸化膜）１２２のエッチングとしてＣ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒにてエッチングを行った。次いで、第１層間絶縁膜（シリコン窒化膜）１２１のエッチングとして、ＣＨ_２Ｆ_２：４０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：４００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒにてエッチングを行った。

この時、レジスト膜１４の残膜厚は半導体基板１１の中央部で２２５ｎｍ、外周部で２００ｎｍであった。更に、レジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１７１の径は、表面で中央部１７１ａ、外周部１７１ｂともに１０５ｎｍ程度であった。なお、表面膜１６の付着工程の使用ガスは、ＣＨ_２Ｆ_２、ＣＨＦ_３、ＣＦ_４を単独で、もしくは２種類以上混合しても、同様の効果が見られた。

［実施例２の効果］
反射防止膜１３のエッチング前にレジスト膜１４のパターンの表面や開口部１５の側面にＣＨＦ系ガスにて表面膜を付着することで、レジスト膜１４のエッチング耐性の向上が見られ、第１及び第２層間絶縁膜１２１、１２２であるシリコン酸化膜とシリコン窒化膜のエッチングを連続して行っても、レジスト残膜が２００ｎｍ以上あり、充分なエッチング耐性があることが明らかとなった。更に実施例１同様にコンタクトホール１７１の径の縮小も見られた。しかも、コンタクトホール１７１のホール径の面内分布も均一であった。

［比較例］
比較例として、半導体装置の製造プロセスの例を説明する。図３には、半導体基板１１の中央部と外周部の形状を離して記載している。半導体基板１１上にＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）ガスを用い、プラズマＣＶＤ６００℃により６００ｎｍの層間絶縁膜１２を形成した。その層間絶縁膜１２上に、８０ｎｍの反射防止膜１３を形成した。更に、その反射防止膜１３上に４００ｎｍのレジスト膜１４のパターンを形成した。レジスト膜１４のパターンは開口部１５を有している。そのレジスト膜１４のパターンをマスクとして反射防止膜１３と層間絶縁膜１２とをエッチングして、コンタクトホール１７２を形成した。なお、レジスト膜１４のパターンのマスクはＡｒＦ露光機を用いて１２０ｎｍ径に露光した。エッチングとしてはＩＣＰ型反応性イオンエッチング装置を用いて、反射防止膜１３のエッチングガスとしてＣＦ_４：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて２００ｍＴｏｒｒにてエッチングした。更に、同一装置にて残留のエッチングガスを除去後に、連続して層間絶縁膜（ＴＥＯＳ）１２のエッチングガスとしてＣ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて５０ｍＴｏｒｒにてエッチングを行った。この時、レジスト膜１４の残膜厚は中央部で２３０ｎｍ、外周部で１７０ｎｍであった。更にレジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１７２の径は、表面の中央部１７２ａでは１２０ｎｍであり、外周部１７２ｂで１３５ｎｍ程度であった。また、層間絶縁膜１２の中央部、及び外周部にスパイク１８が発生した。

［対比］
比較例では、表面のコンタクトホール径について、中央部と周辺部で大きさが異なり、面内分布が悪かった。即ち、このホール径は、中央部３６ａでは、１２０ｎｍであり、外周部３６では、１３５ｎｍであった。それに対して、実施例１と２とも、中央部と周辺部で大きさが同じであった。即ち、表面のコンタクトホール径は、中央部と周辺部とも１０５ｎｍであった。このように、実施例では、コンタクトホール径が中央部でも外周部でも同じで、面内分布がよく、しかも、ホール径が比較例では１２０ｎｍ（中央部）と１３５ｎｍ（周辺部）であるのに対して、実施例では１０５ｎｍ（中央部と周辺部）となり、縮小していた。

また、比較例では、レジスト膜１４の残膜量も中央部と周辺部でバラツキが大きく、例えば、中央部で２３０ｎｍであり、外周部で１７０ｎｍであり、所々にレジスト膜が薄くなっていた。そのために、層間絶縁膜の表面がエッチングされている部分や、微小スパイクの発生も見られた。それに対して、レジスト膜１４の残膜量は、実施例１では、中央部で３００ｎｍであり、外周部で２８５ｎｍであり、また、実施例２では、中央部で２２５ｎｍであり、外周部で２００ｎｍであり、中央部と周辺部でバラツキが少なく、層間絶縁膜の面のエッチングや微小スパイクの発生がみられなかった。

本発明は、上記実施例に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろな変形を取ることができる。

本発明の第１実施例における半導体基板上にコンタクトホールを形成する工程の断面概略図本発明の第２実施例における半導体基板上にコンタクトホールを形成する工程の断面概略図比較例における半導体基板上にコンタクトホールを形成する工程の断面概略図

符号の説明

１１・・・半導体基板
１２１・・第１層間絶縁膜
１２２・・第２層間絶縁膜
１３・・・反射防止膜
１４・・・レジスト膜
１５・・・レジスト膜のパターンの開口部
１６・・・表面膜
１７ａ・・実施例１の半導体基板中央部のコンタクトホール
１７ｂ・・実施例１の半導体基板外周部のコンタクトホール
１７１ａ・実施例２の半導体基板中央部のコンタクトホール
１７１ｂ・実施例２の半導体基板外周部のコンタクトホール
１７２ａ・比較例の半導体基板中央部のコンタクトホール
１７２ｂ・比較例の半導体基板外周部のコンタクトホール
１８・・・スパイク

Claims

半導体基板上に層間絶縁膜を形成し、層間絶縁膜上にレジスト膜を形成し、レジスト膜にパターンを形成し、レジスト膜のパターン上面に表面膜を形成し、層間絶縁膜をエッチングすることを特徴とする半導体装置の製造方法。
半導体基板上に層間絶縁膜を形成し、層間絶縁膜上にレジスト膜を形成し、レジスト膜に開口部を有するパターンを形成し、レジスト膜のパターンの開口部側面に表面膜を形成し、層間絶縁膜をエッチングすることを特徴とする半導体装置の製造方法。
請求項１又は２に記載の半導体装置の製造方法において、
層間絶縁膜上に反射防止膜を形成し、反射防止膜上にレジスト膜のパターンを形成することを特徴とする半導体装置の製造方法。
請求項１又は２に記載の半導体装置の製造方法において、
表面膜の形成に際して、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上を用い、ガス圧力を１０ｍＴｏｒｒ〜５０ｍＴｏｒｒとすることを特徴とする半導体装置の製造方法。
請求項１又は２に記載の半導体装置の製造方法において、
層間絶縁膜は、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、シリコン炭酸化膜、シリコン酸窒化膜、ＳｉＯ_２、ＳｉＯＦ、ＢＰＳＧ、ＰＳＧもしくは有機シリコン膜の中で、単層もしくは２種類以上を用いて複層膜とすることを特徴とする半導体装置の製造方法。
請求項１又は２に記載の半導体装置の製造方法において、
レジスト膜の表面粗度は、Ｒａ＝１５．０ｎｍ以下であることを特徴とする半導体装置の製造方法。
請求項３に記載の半導体装置の製造方法において、
反射防止膜は、シリコン膜、シリコン酸窒化膜、もしくは有機材料を用いることを特徴とする半導体装置の製造方法。