JP2010205958A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】多層マスクエッチングを用いたホール加工において、開口径及び深さの均一なホールを絶縁膜内に形成する。
【解決手段】窒化膜１上に、層間絶縁膜２とレジスト膜３とハードマスク膜４とを順に積層させた多層マスクを形成する工程と、層間絶縁膜２を露出させる開口を多層マスクに形成する工程と、フルオロカーボンを含むガスＦＲをエッチングガスとしてエッチングを行うことにより、開口内の層間絶縁膜２を除去しつつ、開口の周囲のハードマスク膜４を除去する工程（図３（ｂ））と、開口の周囲にレジスト膜３が露出する前に、ガスＦＲをガスＦＲよりもＣ／Ｆ（炭素原子数とフッ素原子数との比率）が高いフルオロカーボンを含むガスＦＰに切り替えてエッチングを行うことにより、開口から窒化膜１が底面をなすコンタクトホールを形成する工程（図３（ｃ））と、を含む。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。

コンタクトホールは、半導体素子と配線との接続や配線間の接続に用いられている。このコンタクトホールの微細化が進むにつれ、露光時に求められるレジスト性能とエッチング時のマスクとして求められるレジスト性能とを一つの膜で両立させることが困難になってきている。そこで、ハードマスクやレジストからなる多層マスクを用いた多層マスクエッチングが、用いられている。多層マスクエッチングによれば、露光時のパターン形成に必要となるレジストとエッチングでのパターン形成に必要となるマスクの機能とを分離してコンタクトやビアを形成することができる。多層マスクエッチングは、特に開口径０．１μｍ以下のホールの形成する場合において、重要な手段となっている。

非特許文献１には、いわゆる３層レジスト・プロセスが記載されている。これは、基板の表面段差を平坦化する厚い下層レジスト層、この下層レジスト層をエッチングする際のマスクを構成するための無機材料からなる薄い中間レジスト層、およびフォトリソグラフィと現像処理によりパターニングされる薄い上層レジスト層の３種類の層を使用するものである。

しかし、３層レジスト・プロセスにより形成されたエッチングマスクを用いてホール加工を行おうとすると、ウェハ面内におけるレジスト選択比がばらつき、結果的に寸法変換差の面内ばらつきが生じることが問題となる。そこで、特許文献１では、３層レジスト・プロセスで形成されるマスクを介してＳｉＯ_２層間絶縁膜をドライエッチングする際、該マスク表面のＳＯＧ（Spin on Glass）中間層パターンが除去されるまではエッチング反応系のＣ／Ｆ比を相対的に大きく維持し、ＳＯＧ中間層パターンの消失後はＣ／Ｆ比を低下させる技術が提案されている。これにより、ウェハ面内における寸法変換差のばらつきを効果的に抑制し、３層レジスト・プロセスによるコンタクトホール加工を真に実用的なプロセスとすることが記載されている。

特開平６−１９６４５０号公報

Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ，ｖｏｌ.１６，Ｎｏ．６，（１９７９），ｐ．１６２０−１６２４

しかしながら、上記特許文献１記載の技術は、以下の点で改善の余地を有していた。すなわち、ハードマスク膜とレジスト膜と絶縁膜とからなる多層マスクにホール加工を行う際、ウェハ全面に露出したハードマスク膜がエッチングされることで、エッチャントが大量に消費されてしまう。そのため、Ｃ_４Ｆ_６などのＣ／Ｆ比（炭素原子数とフッ素原子数との比率）の高いデポジションリッチなフルオロカーボンガスでエッチングを行うと、ホール底面へのエッチャント供給が不足し、ホール内の絶縁膜のエッチング速度が極端に低下する。また、ハードマスク・パターンのエッチャント消費量がパターン疎密に依存することで、ホール内の絶縁膜に対するエッチング速度もパターン疎密に依存して変化し、疎パターン領域ほどエッチング速度が大きく減少する。その結果、ハードマスク・パターンが消失するまでの間に、ホール内で除去された絶縁膜の厚みに大きな差が生じてしまい、得られるホールの深さが不均一となる。

本発明によれば、
窒化膜上に、絶縁膜とレジスト膜とハードマスク膜とを順に積層させた多層マスクを形成する工程と、
前記絶縁膜を露出させる開口を前記多層マスクに形成する工程と、
フルオロカーボンを含む第一のガスをエッチングガスとしてエッチングを行うことにより、前記開口内の前記絶縁膜を除去しつつ、前記開口の周囲の前記ハードマスク膜を除去する工程と、
前記開口の周囲に前記レジスト膜が露出する前に、前記第一のガスを前記第一のガスよりもＣ／Ｆ（炭素原子数とフッ素原子数との比率）が高いフルオロカーボンを含む第二のガスに切り替えてエッチングを行うことにより、前記開口から前記窒化膜が底面をなすホールを形成する工程と、
を含む、
半導体装置の製造方法が提供される。

この発明によれば、多層マスクに形成された開口内の絶縁膜を除去する工程において、開口の周囲にレジスト膜が露出する前に、エッチングガスを、Ｃ／Ｆ比の低いガスからＣ／Ｆ比の高いガスに切り替える。これにより、開口の周囲にエッチャントを大量に消費するハードマスクが存在していても、開口内にエッチャントを十分に供給することができる。したがって、開口内の絶縁膜を均一に除去することができる。一方、レジスト膜の露出後にＣ／Ｆ比の高いガスを用いると、エッチング速度が速すぎて開口径が拡大するという問題がある。そこで、レジスト膜の露出前にＣ／Ｆ比の高いガスに切り替えることで、レジスト膜で囲まれた開口を保護して、開口の拡大を防ぎつつ、開口内の絶縁膜をゆっくりエッチングする。したがって、開口径及び深さの均一なホールを絶縁膜に形成することができる。

本発明によれば、多層マスクエッチングを用いたホール加工において、開口径及び深さの均一なホールを絶縁膜内に形成することができる。

実施の形態に係る半導体装置の製造方法を示した断面図である。 実施の形態に係る半導体装置の製造方法を示した断面図である。 実施の形態に係る半導体装置の製造方法を示した断面図である。 実施例の結果を示す図である。 関連する技術を説明する図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１〜３は、本実施形態の半導体装置の製造方法を説明する断面図である。この方法は、窒化膜１上に、層間絶縁膜２とレジスト膜３とハードマスク膜４とを順に積層させた多層マスクを形成する工程（図１（ａ））と、層間絶縁膜２を露出させる開口１０を多層マスクに形成する工程（図２（ａ））と、フルオロカーボンを含むガスＦＲ（第一のガス）をエッチングガスとしてエッチングを行うことにより、開口１０内の層間絶縁膜２を除去しつつ、開口１０の周囲のハードマスク膜４を除去する工程（図３（ａ））と、開口１０の周囲にレジスト膜３が露出する（図２（ｂ））前に、ガスＦＲをガスＦＲよりもＣ／Ｆ（炭素原子数とフッ素原子数との比率）が高いフルオロカーボンを含むガスＦＰ（第二のガス）に切り替えてエッチングを行うことにより、開口１０から窒化膜１が底面をなすコンタクトホール２０を形成する工程（図３（ｃ））と、を含む。

以下、各工程について、詳細に説明する。

まず、基板（図示しない）に、Ｓｉ_３Ｈ_４等を用いたＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により、窒化膜１を成膜する。

ついで、ＳｉＯ_２を用いたプラズマＣＶＤ法等により、窒化膜１上に層間絶縁膜２を成膜する。

ついで、ｉ線レジスト等のレジスト材を用いてレジスト膜３を層間絶縁膜２上に成膜する。

ついで、プラズマＣＶＤ法やスピンコート法等により、ハードマスク膜４をレジスト膜３上に成膜する。ハードマスク膜４として、たとえば、低温プラズマで生成するシリコン酸化膜（ＳｉＯ_２膜）やシリコン窒化膜（ＳｉＮ膜）を用いる。

ついで、ハードマスク膜４上に反射防止膜５とフォトレジスト膜（以下、レジスト膜）６とを順に成膜し、基板上にハードマスク膜４と反射防止膜５とレジスト膜６とからなる多層マスクを作製する（図１（ａ））。

ついで、レジスト膜６を露光し、図１（ｂ）に示すパターンを形成する。具体的には、図示するように、複数の開口を上記多層マスクに形成し、開口の密度が相対的に高い高密度パターン領域と開口の密度が相対的に低い低密度パターン領域とを多層マスクに設ける。このようにパターン形成しておくことで、後述のエッチング工程を経た後、コンタクトホール２０の密度が相対的に高い高密度パターン領域と、コンタクトホール２０の密度が相対的に低い低密度パターン領域とが、層間絶縁膜２に形成されることとなる。なお、高密度パターン領域では、各コンタクトホール２０間のピッチが０．５μｍ以下となるように設計され、低密度パターン領域では、各コンタクトホール２０間のピッチが０．５μｍ以上になるように設計される。

ついで、レジスト膜６をマスクとして反射防止膜５及びハードマスク膜４をそれぞれエッチングし、図１（ｃ）で示す構造を作製する。

ついで、たとえば、Ｏ_２／Ｈ_２系のガスを供給して、反射防止膜５及びレジスト膜６を除去した後、ハードマスク膜４をマスクとしてレジスト膜３をエッチングする。こうすることで、層間絶縁膜２を露出させる開口１０が形成される（図２（ａ））。開口１０の開口径は、平均０．１μｍ以下とする。

ここで、前述のレジスト膜６の露光により、開口１０の密度が相対的に高い高密度パターン領域と開口１０の密度が相対的に低い低密度パターン領域とが設けられる。

ついで、Ｏ_２／Ｈ_２系のガスからガスＦＲに切り替え、開口１０内の層間絶縁膜２をエッチングする（図３（ａ））。ここで、ガスＦＲとして、Ｃ／Ｆ比が０．５より小さいフルオロカーボンを用いる。たとえば、ガスＦＲとしてＣＦ_４ガスを用いることができる。

ついで、ハードマスク膜４が消失する直前にガスＦＲをガスＦＰに切り替える（図３（ｂ））。ガスＦＰとしては、Ｃ／Ｆ比が０．５以上のフルオロカーボンを用いる。たとえば、Ｃ_４Ｆ_６、Ｃ_５Ｆ_８、Ｃ_４Ｆ_８等を用いる。ガスＦＰには、フルオロカーボンガスからの解離エッチャント量を適切な量に制御するため、酸素ガスを加えてもよい。また、アルゴンガス等の不活性ガスを用いてガスＦＰ中のフルオロカーボンガスの濃度を制御してもよい。

ガスＦＰに切り替えた後、ハードマスク膜４は消失し図２（ｂ）の状態となる。さらに層間絶縁膜２をエッチングし、窒化膜１を露出させる（図３（ｃ））。その後、レジスト膜３をアッシングすることで、層間絶縁膜２内に図２（ｃ）で示すようにコンタクトホール２０が作製される。このコンタクトホール２０の開口径は、開口１０の開口径とほぼ同一であり、コンタクトホール２０の開口径の平均値は、図２（ａ）における開口１０の開口径の平均値の±１０％以下である。

また、前述のレジスト膜６の露光により、層間絶縁膜２には、コンタクトホール２０の密度が相対的に高い高密度パターン領域とコンタクトホール２０の密度が相対的に低い低密度パターン領域とが設けられるが、高密度パターン領域のコンタクトホール２０の深さと低密度パターン領域のコンタクトホール２０の深さとの差は４０ｎｍ以下とすることができる。

ついで、作製したコンタクトホール２０に金属膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）法により層間絶縁膜２上の金属膜を除去することで、コンタクトホール２０に配線を埋め込む。その後、配線と半導体素子とをコンタクトさせ、通常の工程を経て半導体装置を完成させる。

つづいて、本実施形態の作用効果について説明する。本実施形態の方法によれば、多層マスクに形成された開口１０内の層間絶縁膜２を除去する工程（図３（ａ））において、開口１０の周囲にレジスト膜３が露出する前に、エッチングガスを、Ｃ／Ｆ比の低いガスＦＲからＣ／Ｆ比の高いガスＦＰに切り替える（図３（ｂ））。これにより、開口１０の周囲にエッチャントを大量に消費するハードマスク膜４が存在していても、開口１０内にエッチャントを十分に供給することできる。したがって、開口１０内の層間絶縁膜２を均一に除去することができる。一方、レジスト膜３の露出後にＣ／Ｆ比の低いガスＦＲを用いると、エッチング速度が速すぎて開口径が拡大するという問題がある。そこで、レジスト膜３の露出前にＣ／Ｆ比の高いガスＦＰに切り替えることで（図３（ｂ））、レジスト膜３で囲まれた開口１０を保護して、開口１０の拡大を防ぎつつ、開口１０内の層間絶縁膜２をゆっくりエッチングする。したがって、開口径及び深さの均一なコンタクトホール２０を層間絶縁膜２に形成することができる。

本実施形態の作用効果について、より具体的に説明する。ハードマスク膜４及びレジスト膜３を用いた層間絶縁膜２のエッチングにおいては、ハードマスク膜４が上層に残った状態でエッチングが進む（図２（ａ））。この時、ウェハ全面に露出したハードマスク膜４がエッチングされることで、エッチャントが大量に消費されてしまう。そのため、Ｃ_４Ｆ_６などのデポジションリッチなガス系でイオンアシスト手法を用いたエッチング条件の場合、開口１０の底面へのエッチャント供給が不足し、開口１０内の層間絶縁膜２のエッチング速度が極端に落ち込む。この傾向は開口１０の開口径が０．１μｍより小さくなるにつれ顕著になる。

また、ハードマスク膜４表面でのエッチャント消費量がパターン疎密に依存することで、開口１０内の層間絶縁膜２に対するエッチング速度もホール密度に依存して変化し、低密度パターン領域ほどエッチング速度が大きく減少する。その結果、ハードマスク膜４が消失するまでの間に、開口１０内の層間絶縁膜２のエッチング量に大きな差が生じる。

図５にその具体例を示す。図５は、図２（ａ）で示す構造にＣ_４Ｆ_６を供給し、開口１０内の層間絶縁膜２のエッチング量の時間推移を示したものである。図５では、開口１０の密度が相対的に高い高密度パターン領域（ＤＥＮＳＥ‐ＣＴ）と開口１０の密度が相対的に低い低密度パターン領域（ＩＳＯ−ＣＴ）とを比較して示す。図示するように、ハードマスク膜４の消失直前（図３（ｂ））に、高密度パターン領域と低密度パターン領域との間で多層絶縁膜２のエッチング量に７０ｎｍ程度の差が生じる。ハードマスク膜４の消失後は、開口１０の密度差に関係なくエッチングが進む。

すなわち、開口１０の周囲に存在するハードマスク膜４の面積が大きいほど、エッチャントがハードマスク膜４に吸着し、開口１０内部に供給されにくくなる。したがって、低密度パターン領域では、高密度パターン領域と比較して、開口１０内のエッチング量が小さくなってしまう。

そこで、本実施形態では、ハードマスク膜４の存在時には、エッチャントの大量供給が容易にできるＣ／Ｆ比の低いガスＦＲを用いる。こうすることで、低密度パターン領域の開口１０の底面にもエッチャントを十分に供給することができる。したがって、層間絶縁膜２に形成されるコンタクトホール２０の密度差によるエッチング量のばらつきを大幅に縮小できる。

一方、ハードマスク膜４消失後もＣ／Ｆ比の低いガスＦＲを用いると、エッチャントの供給過剰により、開口１０の内部及び周囲におけるエッチング速度が大きくなりすぎてしまう。このため、レジスト膜３が後退しまい、開口１０が拡大してしまう。そこで、ハードマスク膜４の消失直前にエッチングガスをデポジションリッチとなるＣ／Ｆ比の高いガスＦＰに切り替える。こうすることで、開口径が均一なコンタクトホール２０を作製することができる。

以上のように、本実施形態の方法によれば、多層マスクを用いて密度の不均一なコンタクトホール２０を層間絶縁膜２に作製する場合に、開口及び深さにおいて均一なコンタクトホール２０を作製することができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

図２（ａ）で示す構成を用いた。ハードマスク膜４が消失する直前まで、すなわち図３の（ａ）から（ｂ）までの間は、ＣＦ_４ガスを用いてエッチングを行った。エッチング条件は、平行平板型エッチング装置を用い、上電極を１０００Ｗ、ウェハ側の下電極を６００Ｗ、圧力は１００ｍＴ、ＣＦ_４流量を２００ｓｃｃｍとした。ハードマスク膜４が消失する直前にエッチング条件を切り替え、図３の（ｂ）から（ｃ）までの間、上電極に１５００Ｗ、ウェハ側の下電極に３０００Ｗ、圧力は３０ｍＴ、Ｃ_４Ｆ_６流量を２５ｓｃｃｍ、Ｏ_２流量を２０ｓｃｃｍ、希釈ガスとしてＡｒ流量を１０００ｓｃｃｍとした。

図４にその結果を示す。図４は、開口１０内の層間絶縁膜２のエッチング量の時間推移を示したものである。図４では、開口１０の密度が相対的に高い高密度パターン領域（ＤＥＮＳＥ‐ＣＴ）と開口１０の密度が相対的に低い低密度パターン領域（ＩＳＯ−ＣＴ）とを比較して示す。高密度パターン領域における開口１０のピッチは、０．１〜０．３μｍであり、低密度パターン領域における開口１０のピッチは、１〜１０μｍであった。図示するように、ハードマスク膜４が存在する間に生じる掘れ量疎密差は３０ｎｍ程度であった。得られたコンタクトホール２０の開口径は、高密度パターン領域及び低密度パターン領域のいずれも、同じ大きさであった。

１ 窒化膜
２ 層間絶縁膜
３ レジスト膜
４ ハードマスク膜
５ 反射防止膜
６ レジスト膜
１０ 開口
２０ コンタクトホール
ＦＰ ガス
ＦＲ ガス

Claims (6)

1. 窒化膜上に、絶縁膜とレジスト膜とハードマスク膜とを順に積層させた多層マスクを形成する工程と、
   前記絶縁膜を露出させる開口を前記多層マスクに形成する工程と、
   フルオロカーボンを含む第一のガスをエッチングガスとしてエッチングを行うことにより、前記開口内の前記絶縁膜を除去しつつ、前記開口の周囲の前記ハードマスク膜を除去する工程と、
   前記開口の周囲に前記レジスト膜が露出する前に、前記第一のガスを前記第一のガスよりもＣ／Ｆ（炭素原子数とフッ素原子数との比率）が高いフルオロカーボンを含む第二のガスに切り替えてエッチングを行うことにより、前記開口から前記窒化膜が底面をなすホールを形成する工程と、
   を含む、半導体装置の製造方法。
2. 前記第二のガスのＣ／Ｆは、０．５以上である、請求項１に記載の半導体装置の製造方法。
3. 前記第一のガスがＣＦ_４である、請求項１または２に記載の半導体装置の製造方法。
4. 前記ホールの開口径が０．１μｍ以下である、請求項１乃至３いずれかに記載の半導体装置の製造方法。
5. 前記開口を形成する前記工程において、複数の前記開口を前記多層マスクに形成し、前記開口の密度が相対的に高い高密度パターン領域と前記開口の密度が相対的に低い低密度パターン領域とを前記多層マスクに設け、
   前記ホールを形成する前記工程において、前記高密度パターン領域の前記開口から形成された前記ホールの深さと、前記低密度パターン領域の前記開口から形成された前記ホールの深さとの差が４０ｎｍ以下となるように前記ホールを形成する、請求項１乃至４いずれかに記載の半導体装置の製造方法。
6. 前記ハードマスク膜がシリコン酸化膜である、請求項１乃至５いずれかに記載の半導体装置の製造方法。

Images