JP4659856B2 - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法 Download PDF

Info

Publication number
JP4659856B2
JP4659856B2 JP2008149272A JP2008149272A JP4659856B2 JP 4659856 B2 JP4659856 B2 JP 4659856B2 JP 2008149272 A JP2008149272 A JP 2008149272A JP 2008149272 A JP2008149272 A JP 2008149272A JP 4659856 B2 JP4659856 B2 JP 4659856B2
Authority
JP
Japan
Prior art keywords
film
forming
resist
gas
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008149272A
Other languages
English (en)
Other versions
JP2009016815A (ja
Inventor
滋 中島
一秀 長谷部
保華 周
光秋 岩下
礼二 新納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008149272A priority Critical patent/JP4659856B2/ja
Publication of JP2009016815A publication Critical patent/JP2009016815A/ja
Application granted granted Critical
Publication of JP4659856B2 publication Critical patent/JP4659856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0755—Non-macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

この発明は、半導体プロセスに用いられ、露光装置の解像限界以下のパターンを形成する微細パターンの形成方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅は、微細化されてきている。一般的に、微細パターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、該レジストパターンをエッチングのマスクに用いて下地の各種薄膜をエッチングすることで形成される。
微細パターンを形成するためにはフォトリソグラフィ技術が重要であるが、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。
解像限界以下のパターンを形成する技術は、例えば、特許文献１に記載されている。
特許文献１は、第１の感光膜パターン（以下第１のレジストパターンという）を形成し、該第１のレジストパターン上に酸化膜を形成する。この後、第１のレジストパターンどうしの中間に第２の感光膜パターン（以下第２のレジストパターンという）を形成し、第１のレジストパターン及び第２のレジストパターンをエッチングマスクに用いて下地の薄膜をエッチングして微細パターンを形成する。
特許文献１によれば、２つの露光マスクを利用して微細パターンを形成するので、１つの露光マスクを利用して微細パターンを形成する場合に比較して２倍以上の分解能を得ることができる。このため、解像限界以下の微細パターンを形成することができる。
また、レジストパターン上に酸化膜を形成する技術は、例えば、特許文献２に記載されている。
特許文献２は、解像限界以下の微細パターンを形成する方法は記載していないが、レジストパターン上に酸化膜を形成しておくことで、レジストパターンの薄型化現象を防止でき、形成された微細パターンにストリエーションやウィグリングが生ずることを防止できる技術が記載されている。
特許第２７５７９８３号公報 特開２００４−８００３３号公報
特許文献１によれば、解像限界以下の微細パターンを形成することはできる。しかしながら、微細パターンのＣＤ均一性の要求は日を追って厳しくなっている。例えば、第１のレジストパターン上に形成する酸化膜の膜厚均一性が良好でないと、微細パターンに対する良好なＣＤコントロールが困難となる。
特許文献２は、例えば、その段落００１０に、レジストパターンに損傷が生じないように、酸化膜は常温〜４００℃の間の温度で形成することが望ましいことが記載され、このような酸化膜を実現する手法としてＡＬＤを開示している。
しかしながら、特許文献２は、ＡＬＤよりも、さらに低温で、かつ、均一な膜厚をもって酸化膜を形成する技術については何等開示していない。
この発明は、解像限界以下のピッチを持つ微細パターンのＣＤ均一性を、より良好にできる微細パターンの形成方法を提供することを目的とする。
上記課題を解決するために、この発明の第１の態様に係る微細パターンの形成方法は、基板上に、薄膜を形成する工程と、前記薄膜上に、第１レジスト膜を形成する工程と、フォトリソグラフィ技術を用いて、前記第１レジスト膜を、所定のピッチを持つ第１レジストパターンに加工する工程と、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記第１レジストパターン及び前記薄膜上に、前記薄膜及び前記第１レジストパターンとは異なるシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、第２レジスト膜を形成する工程と、フォトリソグラフィ技術を用いて、前記第２レジスト膜を、所定のピッチを持つ第２レジストパターンに加工する工程と、前記シリコン酸化膜が形成された前記第１レジストパターン及び前記第２レジストパターンをマスクに用いて、前記薄膜を加工する工程と、を具備する。
また、この発明の第２の態様に係る微細パターンの形成方法は、基板上に、薄膜を形成する工程と、前記薄膜上に、前記薄膜とは異なる膜からなるハードマスク膜を形成する工程と、前記ハードマスク膜上に、第１レジスト膜を形成する工程と、フォトリソグラフィ技術を用いて、前記第１レジスト膜を、所定のピッチを持つ第１レジストパターンに加工する工程と、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記第１レジストパターン及び前記ハードマスク膜上に、前記ハードマスク膜及び前記第１レジストパターンとは異なるシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、第２レジスト膜を形成する工程と、フォトリソグラフィ技術を用いて、前記第２レジスト膜を、所定のピッチを持つ第２レジストパターンに加工する工程と、前記シリコン酸化膜が形成された前記第１レジストパターン及び前記第２レジストパターンをマスクに用いて、前記ハードマスク膜を加工する工程と、前記加工されたハードマスク膜をマスクに用いて、前記薄膜を加工する工程と、を具備する。
この発明によれば、解像限界以下のピッチを持つ微細パターンのＣＤ均一性を、より良好にできる微細パターンの形成方法を提供できる。
以下、添付図面を参照してこの発明の実施形態について具体的に説明する。
（第１の実施形態）
図１乃至図６は、この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
第１の実施形態は、この発明に係る微細パターンの形成方法の基本的なプロセスフローを例示するものである。
まず、図１に示すように、基板、本例では半導体基板１０１上に、薄膜１０２を形成する。また、本明細書においては、半導体基板１０１は、半導体、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体を含む、と定義する。薄膜１０２は後に微細パターンに加工される膜であり、ＳｉＮやＳｉＯ２の絶縁膜であっても良いし、導電性ポリシリコンのような導電膜であっても良い。本例では、一例として、薄膜１０２をＳｉＮとする。次いで、薄膜１０２上に反射防止材料を塗布し、反射防止膜（ＢＡＲＣ）２００を形成する。
次に、図２に示すように、反射防止膜２００上にフォトレジストを塗布し、フォトレジスト膜を形成する。次いで、フォトリソグラフィ技術を用いて、フォトレジスト膜を、所定のピッチｐ１を持つレジストパターン１０３に加工する。本例では、レジストパターン１０３の一例として、ライン・アンド・スペースパターンとし、所定のピッチｐ１としては、露光装置の解像限界とする。
次に、図３に示すように、レジストパターン１０３をトリミングし、トリミングされたレジストパターン１０３´を得る（本明細書では第１回トリミング処理と呼ぶ）。トリミング処理の条件の一例は、活性化された酸素種、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。活性化された酸素種の例としては、プラズマにより励起された酸素ラジカル、熱により励起された酸素ラジカル、及び光により励起された酸素ラジカル等を挙げることができる。また、光の例としては、レーザーや、波長３５０ｎｍ以下の紫外線を挙げることができる。
次に、図４に示すように、トリミングされたレジストパターン１０３´及び反射防止膜２００上に、薄膜１０２、反射防止膜２００、及びレジストパターン１０３´とは異なるシリコン酸化膜１０４を形成する。シリコン酸化膜１０４は、後に行われる２回目のフォトリソグラフィ工程から、レジストパターン１０３´を保護するために形成される。本明細書では、このようなシリコン酸化膜１０４の形成をハードニング処理と呼ぶ。本実施形態では、ハードニング処理を、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給しながら、トリミングされたレジストパターン１０３´及び反射防止膜２００上に、シリコン酸化膜１０４を形成する。ハードニング処理に用いられる活性化された酸素種もまた、上記第１回トリミング処理に用いた活性化された酸素種と同様の酸素種を用いることができる。
次に、図５に示すように、シリコン酸化膜１０４上にフォトレジストを塗布し、フォトレジスト膜を形成する。次いで、フォトリソグラフィ技術を用いて、フォトレジスト膜を、所定のピッチｐ２を持つレジストパターン１０５に加工する。本例では、レジストパターン１０５は、トリミングされたレジストパターン１０３´と同じライン・アンド・スペースパターンである。また、レジストパターン１０５の、所定のピッチｐ２は、露光装置の解像限界とする。さらに、本例のレジストパターン１０５は、トリミングされたレジストパターン１０３´間に配置され、レジストパターン１０３´とレジストパターン１０５とが交互に配置されるように加工する。
次に、図６に示すように、レジストパターン１０５をトリミングし、トリミングされたレジストパターン１０５´を得る（本明細書では第２回トリミング処理と呼ぶ）。トリミング処理の条件の一例は、活性化された酸素種、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。第２回トリミング処理に用いられる活性化された酸素種もまた、上記第１回トリミング処理に用いた活性化された酸素種と同様の酸素種を用いることができる。第２回トリミング処理により、レジストパターン１０３´、及び１０５´からなるレジストパターンが形成される。このレジストパターンは、パターン１０３´と１０５´とが交互に配置されたパターンであるので、そのピッチｐ３は、ピッチｐ１、及びｐ２よりも狭いピッチ、本例では、ピッチｐ１、及びｐ２のほぼ１／２のピッチとなる。このように、別々に形成されたレジストパターン１０３´と１０５´とを交互に配置することで、解像限界以下のピッチを持つレジストパターンを形成することができる。
次に、図７に示すように、レジストパターン１０３´、及び１０５´をエッチングのマスクに用いて、反射防止膜２００、シリコン酸化膜１０４、及び薄膜１０２をエッチングし、薄膜１０２を所望とする微細パターンに加工する。加工された薄膜１０２のピッチｐ４は、レジストパターン１０３´及び１０５´のピッチｐ３とほぼ同じとなるので、薄膜１０２からなる微細パターンのピッチｐ４は、解像限界以下にできる。このようにして、第１の実施形態では、解像限界以下のピッチを持つ微細パターンを形成することができる。
さらに、第１の実施形態では、ハードニング処理の際、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給して反射防止膜２００及びトリミングされたレジストパターン１０３´上に、シリコン酸化膜１０４を形成することで、解像限界以下のピッチを持つ微細パターンのＣＤ均一性を、より良好にすることができる。これについて、以下、詳しく説明する。
図８はシリコン酸化膜１０４の成膜に使用される成膜装置の一例を示す縦断面図、図９は図８の成膜装置を示す横断面図、図１０は本実施形態におけるガスの供給のタイミングを示すタイミングチャートである。なお、図９においては、加熱装置を省略している。
図８及び図９に示すように、成膜装置８０は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハＷを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図９参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
また、成膜装置８０は、処理容器１内へ酸素含有ガス、例えばＯ２ガスを供給する酸素含有ガス供給機構１４と、処理容器１内へＳｉソースガスを供給するＳｉソースガス供給機構１５と、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構１６とを有している。
本実施形態においては、シリコン酸化膜１０４を成膜するためのＳｉソースガスとして有機シリコンを含むＳｉソースガスを用いる。有機シリコンを含むＳｉソースガスの例は、アミノシラン系プリカーサーである。アミノシラン系プリカーサーの例は、１価または２価のアミノシラン系プリカーサーである。１価または２価のアミノシラン系プリカーサーの具体的な例は、例えば、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＢＡＳ（ブチルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）、及びＢＥＭＡＳ（ビスエチルメチルアミノシラン）である。
また、アミノシラン系プリカーサーとしては、３価のアミノシラン系プリカーサーを用いることもできる。３価のアミノシラン系プリカーサーの例は、ＴＤＭＡＳ（トリジメチルアミノシラン）である。
また、有機シリコンを含むＳｉソースガスとしては、アミノシラン系プリカーサーの他、エトキシシラン系プリカーサーを用いることもできる。エトキシシラン系プリカーサーの例は、例えば、ＴＥＯＳ（テトラエトキシシラン）である。
酸素含有ガス供給機構１４は、酸素含有ガス供給源１７と、酸素含有ガス供給源１７から酸素含有ガスを導く酸素含有ガス配管１８と、この酸素含有ガス配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸素含有ガス分散ノズル１９とを有している。この酸素含有ガス分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸素含有ガス、例えばＯ２ガスを吐出することができるようになっている。
また、Ｓｉソースガス供給機構１５は、Ｓｉソースガス供給源２０と、このＳｉソースガス供給源２０からＳｉソースガスを導くＳｉソースガス配管２１と、このＳｉソースガス配管２１に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＳｉソースガス分散ノズル２２と、を有している。ここではＳｉソースガス分散ノズル２２は２本設けられており（図９参照）、各Ｓｉソースガス分散ノズル２２には、その長さ方向に沿って複数のガス吐出孔２２ａが所定の間隔を隔てて形成されており、各ガス吐出孔２２ａから水平方向に処理容器１内に略均一に有機シリコンを含むＳｉソースガスを吐出することができるようになっている。なお、Ｓｉソースガス分散ノズル２２は１本のみであってもよい。
さらに、パージガス供給機構１６は、パージガス供給源２３と、パージガス供給源２３からパージガスを導くパージガス配管２４と、このパージガス配管２４に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル２５とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
酸素含有ガス配管１８、Ｓｉソースガス配管２１、パージガス配管２４には、それぞれ開閉弁１８ａ、２１ａ、２４ａおよびマスフローコントローラのような流量制御器１８ｂ、２１ｂ、２４ｂが設けられており、酸素含有ガス、Ｓｉソースガスおよびパージガスをそれぞれ流量制御しつつ供給することができるようになっている。
上記処理容器１の側壁の一部には、酸素含有ガスのプラズマを形成するプラズマ生成機構３０が形成されている。このプラズマ生成機構３０は、上記処理容器１の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長く形成された開口３１をその外側より覆うようにして処理容器１の外壁に気密に溶接されたプラズマ区画壁３２を有している。プラズマ区画壁３２は、断面凹部状をなし上下に細長く形成され、例えば石英で形成されている。また、プラズマ生成機構３０は、このプラズマ区画壁３２の両側壁の外面に上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極３３と、このプラズマ電極３３に給電ライン３４を介して接続され高周波電力を供給する高周波電源３５とを有している。そして、上記プラズマ電極３３に高周波電源３５から例えば１３．５６ＭＨｚの高周波電圧を印加することにより酸素含有ガスのプラズマが発生し得る。なお、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。
上記のようなプラズマ区画壁３２を形成することにより、処理容器１の側壁の一部が凹部状に外側へ窪ませた状態となり、プラズマ区画壁３２の内部空間が処理容器１の内部空間に一体的に連通された状態となる。また、開口３１は、ウエハボート５に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
上記酸素含有ガス分散ノズル１９は、処理容器１内を上方向に延びていく途中で処理容器１の半径方向外方へ屈曲されて、上記プラズマ区画壁３２内の最も奥の部分（処理容器１の中心から最も離れた部分）に沿って上方に向けて起立されている。このため、高周波電源３５がオンされて両電極３３間に高周波電界が形成された際に、酸素含有ガス分散ノズル１９のガス噴射孔１９ａから噴射された酸素ガスがプラズマ化されて処理容器１の中心に向けて拡散しつつ流れる。
上記プラズマ区画壁３２の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー３６が取り付けられている。また、この絶縁保護カバー３６の内側部分には、図示しない冷媒通路が設けられており、例えば冷却された窒素ガスを流すことにより上記プラズマ電極３３を冷却し得るようになっている。
上記２本のＳｉソースガス分散ノズル２２は、処理容器１の内側壁の上記開口３１を挟む位置に起立して設けられており、このＳｉソースガス分散ノズル２２に形成された複数のガス噴射孔２２ａより処理容器１の中心方向に向けてＳｉソースガスとして１分子内に１個または２個のアミノ基を有するアミノシランガスを吐出し得るようになっている。
一方、処理容器１の開口３１の反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面凹部状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。
成膜装置８０の各構成部の制御、例えばバルブ１８ａ、２１ａ、２４ａの開閉による各ガスの供給・停止、マスフローコントローラ１８ｂ、２１ｂ、２４ｂによるガス流量の制御、および高周波電源３５のオン・オフ制御、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、工程管理者が成膜装置８０を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置８０の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置８０で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置８０の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置８０での所望の処理が行われる。
次に、以上のように構成された成膜装置を用いて行なわれるシリコン酸化膜１０４の成膜方法の一例を、図８を参照して説明する。
例えば５０〜１００枚の半導体ウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。ウエハエハＷとしては、直径３００ｍｍのものが例示される。
そして、処理容器１内を真空ウエハ所定のプロセス圧力に維持するととともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。
この際の成膜処理の一例を、図１０に示す。本一例は、有機シリコンを含むＳｉソースガスとして、アミノシランガス、例えば、ＢＴＢＡＳを用いた場合であるが、他のアミノシランガスを用いた場合、及びエトキシシランガスを用いた場合においても同様に実施することができる。
図１０に示すように、成膜処理の一例においては、有機シリコンを含むＳｉソースガスを処理容器１内に流してＳｉソースを吸着させる工程Ｓ１と、活性化された酸素種、本例では酸素含有ガスをプラズマ化し、活性化された酸素種としてプラズマにより励起された酸素ラジカルを処理容器１に供給してＳｉソースガスを酸化させる工程Ｓ２とを交互に繰り返す。さらに、本一例おいては、これら工程Ｓ１と工程Ｓ２との間で処理容器１内から処理容器１内に残留するガスを除去する工程Ｓ３を実施する。
具体的には、本一例においては、工程Ｓ１において、Ｓｉソースガス供給機構１５のＳｉソースガス供給源２０からＳｉソースガスとして１分子内に２個のアミノ基を有するアミノシランガス、例えばＢＴＢＡＳをＳｉソースガス配管２１およびＳｉソースガス分散ノズル２２を介してガス吐出孔２２ａから処理容器１内にＴ１の期間供給する。これにより、半導体ウエハにＳｉソースを吸着させる。このときの期間Ｔ１は１〜６０ｓｅｃが例示される。また、Ｓｉソースガスの流量は１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
工程Ｓ２の活性化された酸素種を供給する工程においては、酸素含有ガス供給機構１４の酸素含有ガス供給源１７から酸素含有ガスとして例えばＯ２ガスを酸素含有ガス配管１８および酸素含有ガス分散ノズル１９を介してガス吐出孔１９ａから吐出し、このとき、プラズマ生成機構３０の高周波電源３５をオンにして高周波電界を形成し、この高周波電界により酸素含有ガス、例えばＯ２ガスをプラズマ化する。そして、プラズマにより励起された酸素ラジカルを含んでいる酸素含有ガスを処理容器１内に供給する。これにより、半導体ウエハＷに吸着されたＳｉソースが酸化されてＳｉＯ２が形成される。この処理の期間Ｔ２は５〜３００ｓｅｃの範囲が例示される。また、酸素含有ガスの流量は半導体ウエハＷの搭載枚数によっても異なるが、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、高周波電源３５の周波数は１３．５６ＭＨｚが例示され、パワーとしては５〜１０００Ｗが採用される。また、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
この場合に、酸素含有ガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを挙げることができる。これらの酸素含有ガスは、高周波電界を印加してプラズマ化し、プラズマにより励起された酸素ラジカルを含む酸化剤として用いられる。このように酸素含有ガスをプラズマ化し、活性化された酸素種としてプラズマにより励起された酸素ラジカルを含む酸化剤を用いることにより、ＳｉＯ２膜の成膜が３００℃以下、さらには１００℃以下、理想的には室温でも成膜が可能となる。酸化剤としては活性化された酸素種を含むものであれば、酸素含有ガスをプラズマ化したものに限らない。しかし、活性化された酸素種を含む酸化剤は、酸素含有ガスをプラズマ化して得ることが好ましい。その中でもＯ２ガスをプラズマ化して得ることが好ましい。
また、工程Ｓ１と工程Ｓ２との間に行われる工程Ｓ３は、工程Ｓ１の後または工程Ｓ２の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせる工程であり、処理容器１内を真空排気しつつパージガス供給機構１６のパージガス供給源２３からパージガス配管２４およびパージガスノズル２５を介してパージガスとして不活性ガス例えばＮ２ガスを供給することにより行われる。この工程Ｓ３の期間Ｔ３としては１〜６０ｓｅｃが例示される。また、パージガス流量としては５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。なお、この工程Ｓ３は処理容器１内に残留しているガスを除去することができれば、パージガスを供給せずに全てのガスの供給を停止した状態で真空引きを継続して行うようにしてもよい。ただし、パージガスを供給することにより、短時間で処理容器１内の残留ガスを除去することができる。なお、この際の処理容器１内の圧力は１３．３〜６６５Ｐａが例示される。
このようにして、工程Ｓ１と工程Ｓ２との間に処理容器１内からガスを除去する工程Ｓ３を挟んで交互に間欠的にＳｉソースガスと活性化された酸素種を含む酸化剤、本例ではプラズマにより励起された酸素ラジカルを含む酸化剤とを繰り返し供給することにより、ＳｉＯ２膜の薄い膜を一層ずつ繰り返し積層して所定の厚さとすることができる。
このときの反応例を図１１に示す。図１１には反応例が模式的に示される。本反応例では、一例としてＳｉソースガスにＢＴＢＡＳを用いたときを例示する。
図１１（ａ）に示すように、既に堆積されたＳｉＯ２膜の表面にはＯＨ基が存在しており、そこにＳｉソースとして例えばＢＴＢＡＳが供給される。そして、Ｓｉソースが吸着される工程（工程Ｓ１）においては、図１１（ｂ）に示すように、ＢＴＢＡＳのＳｉが表面のＯＨ基のＯと反応してトリメチルアミノ基を離脱させる。このとき、アミノ基を２個有するアミノシランであるＢＴＢＡＳはＯＨとの反応性が高く、また、構造的にこのようなＳｉの反応の障害になり難いため、Ｓｉの吸着反応が速やかに進行する。このとき脱離したトリメチルアミノ基は工程Ｓ３により処理容器１から除去される。そして、次の酸化工程（工程Ｓ２）においては、図１１（ｃ）に示すように、トリメチルアミノ基が離脱した後のＳｉ化合物がＯ２ガスプラズマのような活性化された酸素種を含む酸化剤によって酸化されてＳｉＯ２となる（ただし、表面にはＨが吸着してＯＨ基が形成されている）。このように、Ｏ２ガスプラズマのような活性化された酸素種を含む酸化剤を用いた酸化反応は、純粋な化学的反応と異なり高い温度が不要であるから低温での反応が可能である。
ＢＴＢＡＳは、Ｓｉソースガスとして用いる１分子内に２個のアミノ基を有するアミノシランガスである。このようなアミノシランガスとしては、上記ＢＴＢＡＳの他、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）を挙げることができる。
なお、Ｓｉソースガスには、１分子内に３個以上のアミノ基を有するアミノシランガス、を用いることも可能であるし、１分子内に１個のアミノ基を有するアミノシランガスを用いることも可能である。
第１の実施形態は、Ｓｉソースとして有機シリコンを含むソースガスを用い、酸化処理において反応が温度を上昇させずに進行するＯ２ガスプラズマのような活性化された酸素種を含む酸化剤を用い、これらを交互に供給するので、良好な膜質のＳｉＯ２膜を１００℃以下、さらには室温といった従来では考えられない低温でかつ高い成膜レートで成膜することができる。
このように、本実施形態では、原理的に１００℃以下という極低温で成膜することができるが、それよりも高い温度であっても成膜が可能である。ただし、成膜温度が上昇するに従って膜厚ばらつきが大きくなることと、レジストパターン１０３´に与える熱的な影響とを考慮すると、成膜温度は１００℃以下であることが最も好ましい。
次に、第１の実施形態に基づいて実際に成膜した結果について説明する。
まず、酸化剤について実験を行った。ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用い、これらを交互に供給することでＳｉＯ２膜を成膜した。ここでは、処理容器内に３００ｍｍウエハを１００枚挿入し、成膜温度を１００℃とし、ＢＴＢＡＳの供給量を３０ｍＬ／ｍｉｎ（ｓｃｃｍ）、圧力を５３Ｐａにして工程Ｓ１を３０ｓｅｃ行い、Ｏ２ガスの供給量を２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、圧力を６６５Ｐａ、１３．５６ＭＨｚの高周波パワーを５０Ｗにして工程Ｓ２を４０ｓｅｃ行い、これを４２サイクル繰り返してＳｉＯ２膜を成膜した。なお、処理容器内のパージのため、工程Ｓ１前には処理容器内の真空引きを継続しつつ３５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でパージガスとしてＮ２ガスを７ｓｅｃの間供給し、工程Ｓ２の前には処理容器内の真空引きを継続しつつ３５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でパージガスとしてＮ２ガスを６ｓｅｃの間供給した。
比較のため、工程Ｓ２の酸化処理の際の酸化剤としてＯ３ガスをプラズマ化せずに２５０ｇ／Ｎｍ３の流量で供給した以外は上記条件と同じにしてＳｉＯ２膜を成膜した。
その結果、本発明に基づいて酸化剤として活性化された酸素種を含むＯ２ガスプラズマを用いた場合には、活性化された酸素種を含まないＯ３ガスを用いた場合よりも５倍程度の成膜レート（速度）が得られることが確認された。また、Ｏ２ガスプラズマを用いた場合には、膜厚の面内ばらつきも極めて小さいことも確認された。
次に、成膜温度について実験を行った。
ここでは、ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用いて、成膜温度以外は上記実験と同様にして成膜を行った。温度は、室温（２５℃）、７５℃、１００℃、２００℃、３００℃と変化させて実験を行った。
その結果、１００℃以下という低温においても高い成膜レートで成膜することができ、室温でも十分に実用的な成膜が可能であることが確認された。また、１００℃以下、特に、７５℃〜２５℃（室温）という低温域においては、高い成膜レートで、均一性の高い膜圧を得られることが確認された。また、成膜温度が３００℃を超えると膜厚ばらつきが大きくなり、成膜温度は３００℃以下が好ましいことが確認された。特に、レジストパターンの上に成膜する場合には１００℃以下が好ましいのは前述した通りである。
次に、ハードニング処理時の不純物濃度を測定した。
ここでは、ＳｉソースガスとしてＢＴＢＡＳを用い、酸化処理にＯ２ガスプラズマを用いて成膜した場合と、Ｏ３ガスを用いて成膜した場合とで、不純物として炭素Ｃ、及び窒素Ｎの濃度を比較してみた。測定には、二次イオン質量分析（ＳＩＭＳ）を用いた。
その結果を図１２に示す。この図に示すように、Ｏ２ガスプラズマを用いて成膜した場合の炭素Ｃの濃度、及び窒素Ｎの濃度を、それぞれ“１”として規格化したとき、Ｏ３ガスを用いて成膜した場合には、炭素Ｃの濃度は２０倍、窒素Ｎの濃度は８倍という測定結果が得られた。この結果から、ハードニング処理に、Ｏ２ガスプラズマを用いて成膜することが、不純物の低減に有効であることが確認された。フォトレジストは一般的にアンモニアに弱く、アンモニアの発生がフォトレジストポイズニングの一因となる。アンモニアの発生を抑制するためには、窒素Ｎの発生を抑制することが有効である。Ｏ２ガスプラズマを用いて酸化処理すると、窒素Ｎの発生量を少なく抑えることができるため、フォトレジストポイズニングを抑制することが可能となる。これは、ハードニング処理に有利である。
このように第１の実施形態によれば、解像限界以下のピッチを持つ微細パターンを形成することができる。これとともに、シリコン酸化膜１０４を、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給して形成することで、レジストパターン１０３´の耐熱温度以下の極めて低い温度で、かつ、膜厚の制御性も良く形成することができる。さらに、窒素Ｎの発生を抑制できるため、フォトレジストポイズニングを抑制することも可能となる。この結果、シリコン酸化膜１０４の膜厚を分子レベルで制御することができ、ＣＤ制御が容易となり、ＣＤ均一性の確保が良好になされる。
このようにして形成された薄膜１０２の微細パターンは、例えば、トランジスタのゲート電極、又はチャネル領域に利用することができる。また、トランジスタのような能動素子に限らず、半導体メモリのビット線のように、高密度に配置される配線や、各種の集積回路パターンに利用することができる。また、薄膜１０２の微細パターンは、半導体素子を分離する素子分離領域や、あるいは半導体素子を形成する素子領域にも利用することができる。
（第２の実施形態）
図１３は、この発明の第２の実施形態に係る微細パターンの形成方法の主要な製造工程を示す断面図である。
図１３に示すように、第２の実施形態は、第１の実施形態において説明した第１回トリミング処理とハードニング処理とを同じ成膜装置の中で連続処理するようにしたものである（in-situ処理）。
トリミング処理はエッチング装置またはアッシング装置等を用いて行われ、これに対してハードニング処理は成膜装置を用いて行われている。このため、トリミング処理を終えた半導体基板（ウエハ）は、アッシング装置から一旦引き出されたのち、成膜装置へと搬送されるようになっている。
このように、トリミング処理後、ウエハが装置から引き出されてしまうため、レジストパターン１０３´の表面に埃等が付着してしまう可能性がある。レジストパターン１０３´の表面に埃等が付着してしまうと、レジストパターン１０３´上に形成されるシリコン酸化膜１０４においては、欠陥密度が増加し、またその膜厚の均一性が損なわれやすくなる。
これに対して、第２の実施形態によれば、トリミング処理を、成膜装置を用いて行うようにし、かつ、トリミング処理とハードニング処理とを同じ成膜装置の中で連続処理するようにする。これにより、レジストパターン１０３´の表面を清浄に保ったまま、シリコン酸化膜１０４を成膜でき、その欠陥密度を低減させるとともに、膜厚の均一性を高めることが可能となる、という利点も得ることができる。
さらに、二つの処理を同一装置内で連続的に行うことにより搬送や待機時間（Ｑｕｅｕｉｎｇ−ｔｉｍｅ）を低減して、生産効率を向上させてコストを低減できるという効果もある。
この第２の実施形態に係る微細パターンの形成方法に使用される成膜装置の一例を図１４に示す。
図１４に示すように、第２の実施形態に係る微細パターンの形成方法に使用される成膜装置８０´の基本構成は図８に示した成膜装置と同様であり、特に、酸素含有ガス供給機構１４と、Ｓｉソースガス供給機構１５と、プラズマ生成機構３０を備えているので、第１の実施形態において説明したシリコン酸化膜１０４の成膜と同様の成膜を行うことができる。
さらに、成膜装置８０´は、オゾン含有ガス供給機構１４´を備えている。オゾン含有ガス供給機構１４´はオゾン含有ガス供給源１７´を備え、このオゾン含有ガス供給源１７´は、流量制御器１８ｄ及び開閉弁１８ｃを介して、例えば、酸素含有ガス配管１８に接続されている。これにより、オゾン含有ガスを処理容器１内に供給することができる。
トリミング処理の際には、オゾン含有ガス、例えば、オゾンガスを用いる。オゾンガスを用いてトリミング処理するときにはプラズマを生成しなくても良い。このため、オゾン含有ガスは、例えば、プラズマ生成機構３０においてはプラズマ電極３３に高周波電圧を印加しない状態で、分散ノズル１９を介して処理容器１内に供給するようにすればよい。
図１４に示す成膜装置８０´によれば、酸素含有ガス供給機構１４、Ｓｉソースガス供給機構１５及びプラズマ生成機構３０に加えてオゾン含有ガス供給機構１４´を備えているので、処理容器１内においてオゾン含有ガスを用いてレジストパターン１０３´をトリミング処理した後、同じ処理容器１内において有機シリコンを含むソースガスと活性化された酸素種とを交互に供給しながらシリコン酸化膜１０４を成膜することができる。よって、レジストパターン１０３´の表面を清浄に保ったまま、第１の実施形態において説明した方法にてシリコン酸化膜１０４を成膜でき、第１の実施形態に比較して、シリコン酸化膜１０４の欠陥密度を低減させるとともに、膜厚の均一性を高めることができる、という利点を得ることができる。
（第３の実施形態）
図１５乃至図２３は、この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
第３の実施形態は、この発明に係る微細パターンの形成方法を、実際の半導体プロセスに、より好適に適用できる一例を示すものである。
まず、図１５に示すように、第１の実施形態と同様に、半導体基板１０１上に、薄膜１０２、例えば、導電性シリコン膜を形成したのち、薄膜１０２上に、ハードマスク膜１０６を形成する。ハードマスク膜１０６は薄膜１０２と異なる膜からなり、かつ、薄膜１０２に対してエッチング選択比をとれる膜からなる。例えば、薄膜１０２が導電性シリコン膜の場合には、ハードマスク膜１０６には、例えば、シリコン窒化膜などが選ばれる。次いで、ハードマスク膜１０６上に、反射防止膜２００を形成する。
次に、図１６に示すように、反射防止膜２００上にフォトレジストを塗布し、フォトレジスト膜を形成する。次いで、フォトリソグラフィ技術を用いて、フォトレジスト膜を、所定のピッチｐ１を持つレジストパターン１０３に加工する。本例では、第１の実施形態と同様に、レジストパターン１０３の一例として、ライン・アンド・スペースパターンとし、所定のピッチｐ１としては、露光装置の解像限界とする。
次に、図１７に示すように、レジストパターン１０３をトリミングし、トリミングされたレジストパターン１０３´を得る（第１回トリミング処理）。トリミング処理の条件は、第１の実施形態と同様の条件で良い。
次に、図１８に示すように、トリミングされたレジストパターン１０３´及び反射防止膜２００上にシリコン酸化膜１０４を形成する（ハードニング処理）。第２の実施形態においてもシリコン酸化膜１０４の形成は第１の実施形態と同様であり、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給しながら形成される。
次に、図１９に示すように、シリコン酸化膜１０４上にフォトレジストを塗布し、フォトレジスト膜を形成する。次いで、フォトリソグラフィ技術を用いて、フォトレジスト膜、所定のピッチｐ２を持つレジストパターン１０５に加工する。本例では、レジストパターン１０５は、トリミングされたレジストパターン１０３´と同じライン・アンド・スペースパターンである。また、レジストパターン１０５の、所定のピッチｐ２は、露光装置の解像限界とする。さらに、本例のレジストパターン１０５は、トリミングされたレジストパターン１０３´間に配置され、レジストパターン１０３´とレジストパターン１０５とが交互に配置されるように加工する。
次に、図２０に示すように、レジストパターン１０５をトリミングし、トリミングされたレジストパターン１０５´を得る（第２回トリミング処理）。トリミング処理の条件は、第１の実施形態と同様の条件で良い。第２回トリミング処理により、レジストパターン１０３´、及び１０５´からなるレジストパターンが形成され、第１の実施形態と同様に、解像限界以下のピッチを持つレジストパターンが形成される。
次に、図２１に示すように、レジストパターン１０３´及び１０５´をエッチングのマスクに用いて反射防止膜２００、及びシリコン酸化膜１０４をエッチングし、さらに、図２２に示すようにハードマスク膜１０６をエッチングする。
次に、図２３に示すように、反射防止膜２００、シリコン酸化膜１０４、レジストパターン１０３´及び１０５´を除去した後、ハードマスク膜１０６をエッチングのマスクに用いて薄膜１０２をエッチングし、薄膜１０２を所望とする微細パターンに加工する。ハードマスク膜１０６のピッチｐ３´はレジストパターン１０３´及び１０５´のピッチｐ３とほぼ同じであり、解像限界以下である。よって、ハードマスク膜１０６をエッチングのマスクに用いてエッチングされた薄膜１０２のピッチｐ４は解像限界以下になる。このようにして、第１の実施形態では、解像限界以下のピッチを持つ微細パターンを形成することができる。
第３の実施形態においても、ハードニング処理の際、有機シリコンを含むソースガスと活性化された酸素種とを交互に供給してシリコン酸化膜１０４を形成するので、第１の実施形態と同様に、解像限界以下のピッチを持つ微細パターンのＣＤ均一性を、より良好にすることができる。
さらに、第３の実施形態によれば、薄膜１０２を、ハードマスク膜１０６をエッチングのマスクに用いてエッチングするので、レジストパターン１０３´及び１０５´をエッチングのマスクに用いてエッチングする場合に比較して、膜厚が厚い薄膜１０２を加工できる、という利点を得ることができる。
また、第３の実施形態は第２の実施形態と組み合わせることが可能であり、第１回トリミング処理（図１７参照）とハードニング処理（図１８参照）とを、同じ成膜装置の中で連続処理することができる。この場合には、第２の実施形態と同様に、レジストパターン１０３´の表面を清浄に保ったまま、シリコン酸化膜１０４を成膜できるので、シリコン酸化膜１０４の膜厚の均一性を、より高めることが可能となる。
（第４の実施形態）
図２４乃至図２８は、この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図である。
まず、図１乃至図４を参照して説明した方法に従って、図２４に示す構造を得る。
次に、図２５に示すように、シリコン酸化膜１０４上に反射防止材料を塗布し、反射防止膜（ＢＡＲＣ）２０１を形成する。この際、反射防止材料は、トリミングされたレジストパターン１０３´によって生じた凹凸が反射防止材料によって埋め込まれるように厚く塗布する。これにより、シリコン酸化膜１０４上には、下層の凹凸を埋め込み、かつ、上面が平坦とされた反射防止膜２０１が形成される。
次に、図２６に示すように、反射防止膜２０１上にフォトレジストを塗布し、フォトレジスト膜を形成する。次いで、フォトリソグラフィ技術を用いて、フォトレジスト膜を、所定のピッチｐ２を持つレジストパターン１０５に加工する。本例においても、レジストパターン１０５は、トリミングされたレジストパターン１０３´と同じライン・アンド・スペースパターンである。また、レジストパターン１０５の、所定のピッチｐ２は、露光装置の解像限界とする。さらに、本例のレジストパターン１０５は、トリミングされたレジストパターン１０３´間上に配置され、レジストパターン１０３´とレジストパターン１０５とが交互に配置されるように加工する。
次に、図２７に示すように、レジストパターン１０５をトリミングし、トリミングされたレジストパターン１０５´を得る（第２回トリミング処理）。トリミング処理の条件は、第１の実施形態と同様の条件で良い。これにより、反射防止膜２０１上に、トリミングされたレジストパターン１０５´を備え、かつ、反射防止膜２０１内に、トリミングされたレジストパターン１０３´を備えた構造が得られる。
次に、図２８に示すように、レジストパターン１０５´をエッチングのマスクに用いて反射防止膜２０１をエッチングする。反射防止膜２０１のエッチングを進行させると、レジストパターン１０３´上に形成されたシリコン酸化膜１０４が露出する。引き続きエッチングを続行し、露出したシリコン酸化膜１０４をエッチングする。これにより、レジストパターン１０３´が露出する。露出したレジストパターン１０３´と、及び反射防止膜２０１上のレジストパターン１０５´とをエッチングのマスクに用いつつ、引き続きエッチングを続行し、反射防止膜２０１、シリコン酸化膜１０４、反射防止膜２００、及び薄膜１０２をエッチングする。これにより、薄膜１０２は、所望とする微細パターンに加工される。この後、薄膜１０２上から、レジストパターン１０３´、１０５´シリコン酸化膜１０４、反射防止膜２００、２０１を除去することで、図２８に示す構造が得られる。
このような第４の実施形態によれば、反射防止膜２０１を備えているので、レジストパターン１０５を精度良く形成できる、という利点を得ることができる。
しかも、本例の上記反射防止膜２０１は上面が平坦化されているので、上記レジストパターン１０５は、さらに精度良く形成できる。
よって、第４の実施形態によれば、薄膜１０２からなり、解像限界以下のピッチを持つ微細パターンのＣＤ均一性を、さらに良好にできる。
第４の実施形態は、上記第２の実施形態や第３の実施形態と組み合わせて実施することが可能である。
以上、本発明をいくつかの実施形態を参照して説明したが、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では本発明を複数の半導体ウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、１枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
さらに、上記実施形態は、２枚から１５枚程度の少量一括処理を目的としたセミ・バッチ方式、又はミニ・バッチ方式の成膜装置に適用することができる。
また、エトキシシランガス、及びアミノシランガスとしては、上記実施形態に示したものに限らない。また、活性化された酸素種として種々の酸素含有ガスプラズマを例示したが、これに限らず、ラジカル化している酸素を含むものであれば適用可能である。
さらに、上記実施形態においては、Ｓｉソースガスと活性化された酸素種とを完全に交互に供給したが、Ｓｉソースガスを供給するときにも活性化された酸素種を供給するようにしてもよい。
また、上記実施形態においては、酸化シリコン膜を低温成膜する例について説明したが、酸化シリコン膜の他、窒化シリコン膜や、炭化シリコン膜なども成膜することができる。
さらに、上記実施形態においては、プラズマを形成する機構を処理容器に一体的に組み込んだ例について説明したが、これに限定されず、処理容器とは別体で設け処理容器の外で予めプラズマ化して処理容器に導入するリモートプラズマ装置を用いてもよい。
さらに、被処理体としては、半導体ウエハに限定されず、ＬＣＤガラス基板等の他の基板にも本発明を適用することができる。
さらに、フォトレジスト膜を形成する前に、反射防止膜２００、２０１を形成したが、反射防止膜２００、２０１は必要に応じて形成されれば良い。
さらに、レジストパターン１０３、及び１０５のトリミングも、必要に応じてなされれば良い。
この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第１の実施形態に係る微細パターンの形成方法に使用される成膜装置の一例を示す縦断面図 シリコン酸化膜１０４を形成するための成膜装置の一例を示す横断面図 シリコン酸化膜１０４を形成するための成膜方法におけるガスの供給のタイミングを示すタイミングチャート シリコン酸化膜１０５の成膜方法を実施する際の反応を説明するための模式図 Ｏ２ガスプラズマを用いて成膜した場合と、Ｏ３ガスを用いて成膜した場合とで、不純物量を比較した図 この発明の第２の実施形態に係る微細パターンの形成方法の主要な製造工程を示す断面図 この発明の第２の実施形態に係る微細パターンの形成方法に使用される成膜装置の一例を示す縦断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第３の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図 この発明の第４の実施形態に係る微細パターンの形成方法を主要な製造工程毎に示す断面図
符号の説明
１０１；半導体基板
１０２；薄膜
１０３；フォトレジストパターン
１０３´；トリミングされたフォトレジストパターン
１０４；シリコン酸化膜
１０５；フォトレジストパターン
１０５´；トリミングされたフォトレジストパターン
１０６；ハードマスク膜
２００、２０１；反射防止膜

Claims (18)

  1. 基板上に、薄膜を形成する工程と、
    前記薄膜上に、第１レジスト膜を形成する工程と、
    フォトリソグラフィ技術を用いて、前記第１レジスト膜を、所定のピッチを持つ第１レジストパターンに加工する工程と、
    有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記第１レジストパターン及び前記薄膜上に、前記薄膜及び前記第１レジストパターンとは異なるシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に、第２レジスト膜を形成する工程と、
    フォトリソグラフィ技術を用いて、前記第２レジスト膜を、所定のピッチを持つ第２レジストパターンに加工する工程と、
    前記シリコン酸化膜が形成された前記第１レジストパターン及び前記第２レジストパターンをマスクに用いて、前記薄膜を加工する工程と、
    を具備することを特徴とする微細パターンの形成方法。
  2. 基板上に、薄膜を形成する工程と、
    前記薄膜上に、前記薄膜とは異なる膜からなるハードマスク膜を形成する工程と、
    前記ハードマスク膜上に、第１レジスト膜を形成する工程と、
    フォトリソグラフィ技術を用いて、前記第１レジスト膜を、所定のピッチを持つ第１レジストパターンに加工する工程と、
    有機シリコンを含むソースガスと活性化された酸素種とを交互に供給し、前記第１レジストパターン及び前記ハードマスク膜上に、前記ハードマスク膜及び前記第１レジストパターンとは異なるシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に、第２レジスト膜を形成する工程と、
    フォトリソグラフィ技術を用いて、前記第２レジスト膜を、所定のピッチを持つ第２レジストパターンに加工する工程と、
    前記シリコン酸化膜が形成された前記第１レジストパターン及び前記第２レジストパターンをマスクに用いて、前記ハードマスク膜を加工する工程と、
    前記加工されたハードマスク膜をマスクに用いて、前記薄膜を加工する工程と、
    を具備することを特徴とする微細パターンの形成方法。
  3. 前記第１レジスト膜を形成する工程の前に、前記ハードマスク膜上に、第１反射防止膜を形成する工程、をさらに具備することを特徴とする請求項２に記載の微細パターンの形成方法。
  4. 前記第１レジスト膜を形成する工程の前に、前記ハードマスク膜上に、第１反射防止膜を形成する工程と、
    前記第２レジスト膜を形成する工程の前に、前記シリコン酸化膜上に、第２反射防止膜を形成する工程と、をさらに具備することを特徴とする請求項２に記載の微細パターンの形成方法。
  5. 前記第２反射防止膜の上面が平坦化されることを特徴とする請求項４に記載の微細パターンの形成方法。
  6. 前記第１レジスト膜を前記第１レジストパターンに加工する工程の後に、前記第１レジストパターンをトリミングする工程と、
    前記第２レジスト膜を前記第２レジストパターンに加工する工程の後に、前記第２レジストパターンをトリミングする工程と、をさらに具備することを特徴とする請求項１乃至請求項５いずれか一項に記載の微細パターンの形成方法。
  7. 前記第１レジストパターンをトリミングする工程と、前記シリコン酸化膜を形成する工程とを、同一の成膜装置内で連続して行うことを特徴とする請求項６に記載の微細パターンの形成方法。
  8. 前記第１レジストパターンをトリミングする工程と前記第２レジストパターンをトリミングする工程とのうち、少なくとも一方は酸素含有ガスプラズマ、またはオゾンガスを用いてレジストパターンをトリミングすることを特徴とする請求項６又は請求項７に記載の微細パターンの形成方法。
  9. 前記ソースガスとして、アミノシラン系プリカーサーを用いることを特徴とする請求項１乃至請求項８いずれか一項に記載の微細パターンの形成方法。
  10. 前記アミノシラン系プリカーサーは、１価または２価のアミノシラン系プリカーサーであることを特徴とする請求項９に記載の微細パターンの形成方法。
  11. 前記１価または２価のアミノシラン系プリカーサーは、
    ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、
    ＢＤＭＡＳ（ビスジメチルアミノシラン）、
    ＢＤＥＡＳ（ビスジエチルアミノシラン）、
    ＤＭＡＳ（ジメチルアミノシラン）、
    ＤＥＡＳ（ジエチルアミノシラン）、
    ＤＰＡＳ（ジプロピルアミノシラン）、
    ＢＡＳ（ブチルアミノシラン）、
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）、
    ＢＥＭＡＳ（ビスエチルメチルアミノシラン）、
    から選択された少なくとも１種を用いることを特徴とする請求項１０に記載の微細パターンの形成方法。
  12. 前記活性化された酸素種として、プラズマにより励起された酸素ラジカルを用いることを特徴とする請求項１乃至請求項１１いずれか一項に記載の微細パターンの形成方法。
  13. 前記プラズマにより励起された酸素ラジカルは、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスのいずれかから選択される少なくとも１種をプラズマ化して得ることを特徴とする請求項１２に記載の微細パターンの形成方法。
  14. 前記シリコン酸化膜は真空保持可能な処理容器内で形成され、前記ソースガスを前記処理容器内へ供給する工程と、前記活性化された酸素種を前記処理容器内へ供給する工程とを交互に実施して形成することを特徴とする請求項１乃至請求項１３いずれか一項に記載の微細パターンの形成方法。
  15. 前記ソースガスを前記処理容器内へ供給する工程と、前記活性化された酸素種を前記処理容器内へ供給する工程との間に、前記処理容器内に残留しているガスを除去する工程を挿入することを特徴とする請求項１４に記載の微細パターンの形成方法。
  16. 前記処理容器内に残留しているガスを除去する工程は、前記処理容器内を真空引きしながら前記処理容器内にパージガスを導入することを特徴とする請求項１５に記載の微細パターンの形成方法。
  17. 前記シリコン酸化膜を形成する際の成膜温度が前記レジスト膜の耐熱温度以下であることを特徴とする請求項１乃至請求項１６いずれか一項に記載の微細パターンの形成方法。
  18. 前記成膜温度は１００℃以下であることを特徴とする請求項１７に記載の微細パターンの形成方法。
JP2008149272A 2007-06-08 2008-06-06 微細パターンの形成方法 Active JP4659856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149272A JP4659856B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007153184 2007-06-08
JP2008149272A JP4659856B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010289449A Division JP5156086B2 (ja) 2007-06-08 2010-12-27 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2009016815A JP2009016815A (ja) 2009-01-22
JP4659856B2 true JP4659856B2 (ja) 2011-03-30

Family

ID=40093792

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008149272A Active JP4659856B2 (ja) 2007-06-08 2008-06-06 微細パターンの形成方法
JP2010289449A Active JP5156086B2 (ja) 2007-06-08 2010-12-27 微細パターンの形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010289449A Active JP5156086B2 (ja) 2007-06-08 2010-12-27 微細パターンの形成方法

Country Status (5)

Country Link
US (2) US7989354B2 (ja)
JP (2) JP4659856B2 (ja)
KR (3) KR101073858B1 (ja)
TW (2) TW200917335A (ja)
WO (1) WO2008149988A1 (ja)

Families Citing this family (373)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR101011490B1 (ko) * 2007-06-08 2011-01-31 도쿄엘렉트론가부시키가이샤 패터닝 방법
WO2008149988A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
US8004045B2 (en) * 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
JP5384852B2 (ja) * 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP2009294439A (ja) * 2008-06-05 2009-12-17 Toshiba Corp レジストパターン形成方法
JP2010027978A (ja) * 2008-07-23 2010-02-04 Toshiba Corp パターン形成方法
JP5236716B2 (ja) * 2008-09-29 2013-07-17 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
JP2010161162A (ja) 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
JP5329265B2 (ja) * 2009-03-09 2013-10-30 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5275094B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
JP5363856B2 (ja) * 2009-03-30 2013-12-11 富士フイルム株式会社 パターン形成方法
US8197915B2 (en) * 2009-04-01 2012-06-12 Asm Japan K.K. Method of depositing silicon oxide film by plasma enhanced atomic layer deposition at low temperature
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
JP5385001B2 (ja) * 2009-05-08 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5023128B2 (ja) 2009-10-07 2012-09-12 東京エレクトロン株式会社 塗布現像装置及び塗布現像方法
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
KR101662702B1 (ko) * 2009-12-31 2016-10-06 삼성전자 주식회사 반도체 소자의 제조 방법
JP2011176177A (ja) * 2010-02-25 2011-09-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
US8252691B2 (en) * 2010-04-14 2012-08-28 Asm Genitech Korea Ltd. Method of forming semiconductor patterns
JP5192016B2 (ja) * 2010-05-07 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US8343881B2 (en) 2010-06-04 2013-01-01 Applied Materials, Inc. Silicon dioxide layer deposited with BDEAS
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US8298951B1 (en) 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US9102121B2 (en) 2012-05-03 2015-08-11 Micron Technology, Inc. Substrates and methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
KR20140029050A (ko) 2012-08-31 2014-03-10 삼성전자주식회사 패턴 형성 방법
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
TWI471669B (zh) * 2012-11-15 2015-02-01 Chunghwa Picture Tubes Ltd 窄間距線路之形成方法
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
JP5519059B2 (ja) * 2013-05-23 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US9760008B2 (en) * 2013-12-05 2017-09-12 Tokyo Electron Limited Direct current superposition freeze
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR20150109088A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치의 미세패턴 형성방법
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9165765B1 (en) 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
JP6249970B2 (ja) * 2015-01-30 2017-12-20 東京エレクトロン株式会社 半導体装置の製造方法
JP6559430B2 (ja) 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
WO2017170411A1 (ja) 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
JP6788400B2 (ja) 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) * 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
JP6895352B2 (ja) 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196321A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 成膜方法および装置
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259445A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd パタ−ン形成方法
JP2882301B2 (ja) * 1995-01-13 1999-04-12 日本電気株式会社 半導体装置の製造方法
JP3014334B2 (ja) * 1996-11-29 2000-02-28 キヤノン販売株式会社 半導体装置の製造方法
JPH11135628A (ja) * 1997-10-31 1999-05-21 Nippon Steel Corp 半導体装置の製造方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR100343144B1 (ko) * 1999-10-06 2002-07-05 윤종용 원자층 증착법을 이용한 박막 형성 방법
US6365428B1 (en) * 2000-06-15 2002-04-02 Sandia Corporation Embedded high-contrast distributed grating structures
KR20030003906A (ko) * 2001-07-04 2003-01-14 삼성전자 주식회사 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
TW527647B (en) * 2002-02-06 2003-04-11 Jusung Eng Co Ltd Thin film deposition method
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US6911399B2 (en) * 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
TW200526804A (en) * 2003-10-30 2005-08-16 Tokyo Electron Ltd Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
KR20070003336A (ko) * 2005-07-01 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4305427B2 (ja) * 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4803578B2 (ja) * 2005-12-08 2011-10-26 東京エレクトロン株式会社 成膜方法
JP4193866B2 (ja) * 2006-04-27 2008-12-10 住友電気工業株式会社 半導体発光素子の製造方法
JP2008240077A (ja) * 2007-03-28 2008-10-09 Canon Anelva Corp Ａｌｄ装置及びこれを用いた成膜方法
KR101011490B1 (ko) * 2007-06-08 2011-01-31 도쿄엘렉트론가부시키가이샤 패터닝 방법
WO2008149988A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196321A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 成膜方法および装置
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法

Also Published As

Publication number Publication date
WO2008149988A1 (ja) 2008-12-11
KR101101785B1 (ko) 2012-01-05
US8383522B2 (en) 2013-02-26
KR101073858B1 (ko) 2011-10-14
TWI364783B (ja) 2012-05-21
JP5156086B2 (ja) 2013-03-06
TW200917335A (en) 2009-04-16
US7989354B2 (en) 2011-08-02
JP2011082560A (ja) 2011-04-21
TWI498941B (zh) 2015-09-01
US20110237082A1 (en) 2011-09-29
KR20110117226A (ko) 2011-10-26
KR101217778B1 (ko) 2013-01-02
JP2009016815A (ja) 2009-01-22
TW201145355A (en) 2011-12-16
KR20090096408A (ko) 2009-09-10
KR20110036129A (ko) 2011-04-06
US20100130015A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4659856B2 (ja) 微細パターンの形成方法
JP4589984B2 (ja) 微細パターンの形成方法
US11881379B2 (en) Film deposition apparatus for fine pattern forming
US7696106B2 (en) Film formation method and apparatus for semiconductor process
TWI460792B (zh) 膜形成方法、膜形成設備及膜形成設備之使用方法
US8349544B2 (en) Method of manufacturing semiconductor device
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JP5258229B2 (ja) 成膜方法および成膜装置
US20100233885A1 (en) Substrate processing method
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20110039389A1 (en) Manufacturing method of semiconductor device
US9142403B2 (en) Method of forming boron-containing silicon oxycarbonitride film and method of forming silicon oxycarbonitride film
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250