JP5519059B2 - 半導体デバイスの製造方法および基板処理装置 - Google Patents

半導体デバイスの製造方法および基板処理装置 Download PDF

Info

Publication number
JP5519059B2
JP5519059B2 JP2013108986A JP2013108986A JP5519059B2 JP 5519059 B2 JP5519059 B2 JP 5519059B2 JP 2013108986 A JP2013108986 A JP 2013108986A JP 2013108986 A JP2013108986 A JP 2013108986A JP 5519059 B2 JP5519059 B2 JP 5519059B2
Authority
JP
Japan
Prior art keywords
protective film
film
resist pattern
processing chamber
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013108986A
Other languages
English (en)
Other versions
JP2013178574A (ja
Inventor
謙和 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2013108986A priority Critical patent/JP5519059B2/ja
Publication of JP2013178574A publication Critical patent/JP2013178574A/ja
Application granted granted Critical
Publication of JP5519059B2 publication Critical patent/JP5519059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置及び半導体製造装置に関し、例えば、ダブル露光法を使用した半導体装置(半導体デバイス)のパターン形成方法に関する。
フラッシュメモリ、DRAM(Dynamic Random AccessMemory)、SRAM(Static Random AccessMemory)等のメモリデバイスや、ロジックデバイス等の半導体デバイスは、近年、高集積化が求められているが、そのためにはパターンの微細化が必須である。狭い面積に多くのデバイスを集積させるためには、個別デバイスのサイズを小さく形成しなくてはならず、このためには、形成しようとするパターンの幅と間隔との和であるピッチを小さくしなければならない。しかし、必要なパターンを形成するためのホトリソグラフィ工程に解像限界があり、微細ピッチを有するパターンの形成に限界がある。
近年、基板の上に微細なパターンを形成し、これをマスクとしてエッチングを行うことによって該パターンの下層を加工する技術(パターン形成技術)は、半導体産業のIC作成等に広く採用され、大きな注目を浴びている。そこで、新しく提案されているリソグラフィ技術の1つとして、パターニングを2回以上行ってレジストパターンを形成するダブルパターニング法の検討が進められている。このダブルパターニング法によれば、1回のパターニングで形成されるパターンよりも微細なパターンが形成できるとされており、その中の一つとして露光を2回以上行う技術(ダブル露光)の検討が進められている。
図9に、ダブル露光に用いられる保護膜としての絶縁膜等の形成について模式図を示す。基板上に、第1のレジスト溶剤602aを塗布し(ステップa)、続いて第1のレジスト溶剤602aを露光する(ステップb)。続いて第1のレジスト溶剤602aを現像する(ステップc)。レジストとしてポジレジストを用いると、現像液によって露光された部分が除去されて第1のレジストパターン603aが形成される。さらに第1のレジストパターン603a(露光されていない)の上に第1のレジストパターン603aを保護する保護膜704を形成する(ステップd)。一般的な樹脂系レジスト材料は高温で加熱すると変質してしまい正確な微細パターンが困難となるので、この保護膜704は第1のレジストパターン603aの変形を防ぐために低温にて形成することが望ましく、具体的には120℃以下であって20℃以上で形成することが好ましい。また出来るだけ膜厚が薄い薄膜であることが望ましく、具体的には50Å以下の膜厚が好ましい。
次に第2のレジスト溶剤602bを塗布し(ステップe)、第2のレジスト溶剤602bの露光を行う(ステップf)。ここで保護膜704は透過性を持つ膜なので、(f)のステップで、第1のレジストパターン603a、第2のレジスト溶剤602bの両方を露光することになる。さらに、現像液を用いて露光された部分の除去を行うことで第2のレジストパターン603bを形成する(ステップg)。ここで第2のレジスト溶剤602bは容易に除去することが可能だが、第1のレジストパターン603aは保護膜704に保護されるため除去されない。
ここで、マスクの間隔、つまりラインとラインの間の間隔をP0と定義すると、一例として、マスクは最終的にP1=P2=P3=P0/4となるよう形成することが出来る。そして、レジスト下部の加工面(図示しない)の微細パターニングが可能となる。
しかし、図10に示すように、上述の技術では保護膜704を薄膜化することによって、ステップgの現像工程において、現像液が保護膜704を通過し、第2のレジスト溶剤602bのみならず第1のレジストパターン603aまでをも除去してしまうという問題が発生する場合がある。改善策としては、保護膜704の膜厚を厚くする方法が一般的に選択されるが、図11に示すように、保護膜704の膜厚を厚くすると、ステップgの現像工程において、第1のレジストパターン603aを残すことは可能となるが、パターンの寸法を正確に制御できなくなってしまい、P2<P1、またP2<P3となり均等な微細パターニングが達成されない。
本発明の主な目的は、ダブル露光技術において、上記のような問題点を解決して、保護膜の膜厚を増加せずに現像液耐性を向上させ、微細パターニングを実現する半導体デバイスの製造方法を提供することにある。
本発明の一態様によれば、基板上に形成された第1のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
夫々異なる活性化手段により活性化させた原料ガスを用いて、少なくとも2層に分けて前記保護膜を形成する半導体デバイスの製造方法が提供される。
本発明の一態様に係る半導体デバイスの製造方法によれば、 基板上に形成された第1のレジストパターンの上に少なくとも2種の膜から構成される保護膜を形成する半導体デバイスの製造方法であって、異なる活性化手段により活性化された原料ガスを夫々用いて前記膜を形成することにより、第1のレジストパターンを保護することができ、第2のレジスト溶剤を塗布する際に、第2のレジスト溶剤が第1のレジストパターンへ浸透することを防止できる。
本発明の好ましい実施例に係る基板処理装置の概略的な構成を示す斜透視図である。 本発明の好ましい実施例で使用される縦型の処理炉とそれに付随する部材との概略構成図であり、特に処理炉部分を縦断面で示している。 図10のA−A線断面図である。 本発明の好ましい実施例において、基板として使用されるウエハにホトレジストパターンが形成される様子を概略的に示す模式図である。 本発明の好ましい実施例において、ALD法によりSiO膜604を形成する際の概略的な主要ガス供給シーケンスを示す図である。 本発明の好ましい実施例において、ALD法によりSiO膜605を形成する際の概略的な主要ガス供給シーケンスを示す図である。 本発明の好ましい実施例において、SiO膜のウエットエッチング特性を異なる原料間で比較した図である。 本発明の好ましい実施例において、SiO膜のウエットエッチング特性を異なるSi原料間で比較した図である。 従来のダブル露光に用いられる保護膜形成の模式図を示す図である。 従来のダブル露光に用いられる保護膜に対する問題点を示す図である。 従来のダブル露光に用いられる保護膜に対する他の問題点を示す図である。
レジストは熱耐性が弱く150℃以上で簡単に変形してしまうため、上述の保護膜(絶縁膜)は、一般的にレジストへのダメージを防ぐ目的で低温にて成膜される。
低温による成膜はプラズマエネルギーを用いることにより容易に可能となるが、プラズマを用いた酸化(例えば、Oプラズマによる酸化)を行うと、プラズマがレジストを燃やす(アッシング)してしまう場合があるため、プラズマを用いた成膜をレジスト上で行うことは好ましくない。
また、低温による成膜は、触媒を用いることによっても可能となる。例えば、原料としてHCD(ヘキサクロロジシラン、SiCl)、HO、ピリジン(CN)を用いることで、レジスト上に、レジストを変形させずにSiO膜(シリコン酸化膜)の薄膜(例えば20Å以下の膜厚を有する)を形成することが出来る。しかし、この触媒を用いた膜は膜中水分濃度が高いため、薄膜化すると、容易に現像液を通過させてしまい、前述の問題を発生させる。
ここで、現像液について考えてみると、現像液は強アルカリ性のTMAH(テトラメチルアンモニウムハイドロオキサイド)が主成分であって、水に対して非常に溶解しやすい。したがって、保護膜の膜自体に水が存在すると、現像液がその水に溶け込み、下層の第1のレジストパターンまで通過してしまう。つまり、保護膜の膜中に水が存在することにより現像液耐性が低くなる。
薄膜で現像液耐性を保つためには、膜中の水を低減することが必要であり、保護膜を形成する原料として水を用いずに保護膜を形成すると良い。具体的には、酸化種としてOプラズマを用いることが有効である。ここで、Oプラズマはレジストにダメージを与えることは上述したが、レジストの表面に、レジストに対してダメージを与えないような膜が存在する場合においては、この膜がプラズマに対する保護膜の機能を果たすため、この限りではない。
本発明は、発明者等が得た係る知見に基づいて得られたものであって、レジストに対してダメージを与えないような第1の保護膜をレジストの表面に形成し、第1の保護膜の上に現像液耐性が高い第2の保護膜を形成する。このように、2ステップに分けて保護膜を形成することにより、第1のレジストパターンを熱、現像液及びプラズマから保護しつつ均等な微細パターニングを達成することが出来る。
以下、図面を参照しながら本発明の好ましい実施例について説明する。
本実施例に係る基板処理装置は、半導体装置(IC(Integrated Circuits))の製造に使用される半導体製造装置の一例として構成されているものである。
下記の説明では、基板処理装置の一例として、基板に対し成膜処理等をおこなう縦型の装置を使用した場合について述べる。しかし、本発明は、縦型装置の使用を前提としたものでなく、例えば、枚葉装置を使用しても良い。
図1に示す通り、基板処理装置101では、基板の一例となるウエハ200を収納したカセット110が使用されており、ウエハ200はシリコン等の材料から構成されている。基板処理装置101は筐体111を備えており、筐体111の内部にはカセットステージ114が設置されている。カセット110はカセットステージ114上に工程内搬送装置(図示略)によって搬入されたり、カセットステージ114上から搬出されたりされる。
カセットステージ114は、工程内搬送装置によって、カセット110内のウエハ200が垂直姿勢を保持しかつカセット110のウエハ出し入れ口が上方向を向くように載置される。カセットステージ114は、カセット110を筐体111の後方に右回り縦方向90°回転し、カセット110内のウエハ200が水平姿勢となり、カセット110のウエハ出し入れ口が筐体111の後方を向くように動作可能となるよう構成されている。
筐体111内の前後方向の略中央部にはカセット棚105が設置されており、カセット棚105は複数段複数列にて複数個のカセット110を保管するように構成されている。カセット棚105にはウエハ移載機構125の搬送対象となるカセット110が収納される移載棚123が設けられている。
カセットステージ114の上方には予備カセット棚107が設けられ、予備的にカセット110を保管するように構成されている。
カセットステージ114とカセット棚105との間には、カセット搬送装置118が設置されている。カセット搬送装置118は、カセット110を保持したまま昇降可能なカセットエレベータ118aと、搬送機構としてのカセット搬送機構118bとで構成されている。カセット搬送装置118はカセットエレベータ118aとカセット搬送機構118bとの連続動作により、カセットステージ114とカセット棚105と予備カセット棚107との間で、カセット110を搬送するように構成されている。
カセット棚105の後方には、ウエハ移載機構125が設置されている。ウエハ移載機構125は、ウエハ200を水平方向に回転ないし直動可能なウエハ移載装置125aと、ウエハ移載装置125aを昇降させるためのウエハ移載装置エレベータ125bとで構成されている。ウエハ移載装置125aにはウエハ200をピックアップするためのツイーザ125cが設けられている。ウエハ移載装置125はウエハ移載装置125aとウエハ移載装置エレベータ125bとの連続動作により、ツイーザ125cをウエハ200の載置部として、ウエハ200をボート217に対して装填(チャージング)したり、ボート217から脱装(ディスチャージング)したりするように構成されている。
筐体111の後部上方には、ウエハ200を熱処理する処理炉202が設けられており、処理炉202の下端部が炉口シャッタ147により開閉されるように構成されている。
処理炉202の下方には処理炉202に対しボート217を昇降させるボートエレベータ115が設けられている。ボートエレベータ115の昇降台にはアーム128が連結されており、アーム128にはシールキャップ219が水平に据え付けられている。シールキャップ219はボート217を垂直に支持するとともに、処理炉202の下端部を閉塞可能なように構成されている。
ボート217は複数の保持部材を備えており、複数枚(例えば50〜150枚程度)のウエハ200をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
カセット棚105の上方には、清浄化した雰囲気であるクリーンエアを供給するクリーンユニット134aが設置されている。クリーンユニット134aは供給ファン及び防塵フィルタで構成されており、クリーンエアを筐体111の内部に流通させるように構成されている。
筐体111の左側端部には、クリーンエアを供給するクリーンユニット134bが設置されている。クリーンユニット134bも供給ファン及び防塵フィルタで構成されており、クリーンエアをウエハ移載装置125aやボート217等の近傍を流通させるように構成されている。当該クリーンエアは、ウエハ移載装置125aやボート217等の近傍を流通した後に、筐体111の外部に排気されるようになっている。
続いて、基板処理装置101の主な動作について説明する。
工程内搬送装置(図示略)によってカセット110がカセットステージ114上に搬入されると、カセット110は、ウエハ200がカセットステージ114の上で垂直姿勢を保持し、カセット110のウエハ出し入れ口が上方向を向くように載置される。その後、カセット110は、カセットステージ114によって、カセット110内のウエハ200が水平姿勢となり、カセット110のウエハ出し入れ口が筐体111の後方を向くように、筐体111の後方に右周り縦方向90°回転させられる。
その後、カセット110は、カセット棚105ないし予備カセット棚107の指定された棚位置へカセット搬送装置118によって自動的に搬送され受け渡され、一時的に保管された後、カセット棚105ないし予備カセット棚107からカセット搬送装置118によって移載棚123に移載されるか、もしくは直接移載棚123に搬送される。
カセット110が移載棚123に移載されると、ウエハ200はカセット110からウエハ移載装置125aのツイーザ125cによってウエハ出し入れ口を通じてピックアップされ、ボート217に装填(チャージング)される。ボート217にウエハ200を受け渡したウエハ移載装置125aはカセット110に戻り、後続のウエハ110をボート217に装填する。
予め指定された枚数のウエハ200がボート217に装填されると、処理炉202の下端部を閉じていた炉口シャッタ147が開き、処理炉202の下端部が開放される。その後、ウエハ200群を保持したボート217がボートエレベータ115の上昇動作により処理炉202内に搬入(ローディング)され、処理炉202の下部がシールキャップ219により閉塞される。
ローディング後は、処理炉202にてウエハ200に対し任意の処理が実施される。その処理後は、上述の逆の手順で、ウエハ200およびカセット110が筐体111の外部に搬出される。
図2及び図3に示す通り、処理炉202にはウエハ200を加熱するためのヒータ207が設けられている。ヒータ207は上方が閉塞された円筒形状の断熱部材と複数本のヒータ素線とを備えており、断熱部材に対しヒータ素線が設けられたユニット構成を有している。ヒータ207の内側には、ウエハ200を処理するための石英製の反応管203が設けられている。
反応管203の下端には、気密部材であるOリング220を介してステンレス等で構成されたマニホールド209が設けられている。マニホールド209の下端開口は、Oリング220を介して蓋体としてのシールキャップ219により気密に閉塞されている。処理炉202では、少なくとも、反応管203、マニホールド209及びシールキャップ219により処理室201が形成されている。
シールキャップ219にはボート217を支持するボート支持台218が設けられている。図1に示す通り、ボート217はボート支持台218に固定された底板210とその上方に配置された天板211とを有しており、底板210と天板211との間に複数本の支柱212が架設された構成を有している。ボート217には複数枚のウエハ200が保持されている。複数枚のウエハ200は、互いに一定の間隔をあけながら水平姿勢を保持した状態でボート217の支柱212に支持されている。
以上の処理炉202では、バッチ処理される複数枚のウエハ200がボート217に対し多段に積層された状態において、ボート217がボート支持体218で支持されながら処理室201に挿入され、ヒータ207が処理室201に挿入されたウエハ200を所定の温度に加熱するようになっている。
図2及び図3に示す通り、処理室201には、原料ガスを供給するための4本の原料ガス供給管300、310、320、340と、触媒を供給するための触媒供給管330とが接続されている。
原料ガス供給管300にはマスフローコントローラ302及びバルブ304が設けられている。原料ガス供給管300の先端部にはノズル400が連結されている。ノズル400は、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿った上下方向に延在している。ノズル400の側面には原料ガスを供給する多数のガス供給孔400aが設けられている。ガス供給孔400aは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管300にはキャリアガスを供給するためのキャリアガス供給管500が接続されている。キャリアガス供給管500にはマスフローコントローラ502及びバルブ504が設けられている。
原料ガス供給管310にはマスフローコントローラ312及びバルブ314が設けられている。原料ガス供給管310の先端部にはノズル410が連結されている。ノズル410は、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿った上下方向に延在している。ノズル410の側面には原料ガスを供給する多数のガス供給孔410aが設けられている。ガス供給孔410aは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管310にはキャリアガスを供給するためのキャリアガス供給管510が接続されている。キャリアガス供給管510にはマスフローコントローラ512及びバルブ514が設けられている。
原料ガス供給管320にはマスフローコントローラ322及びバルブ324が設けられている。原料ガス供給管320の先端部にはノズル420が連結されている。ノズル420も、ノズル410と同様に、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿って上下方向に延在している。ノズル420の側面には、原料ガスを供給する多数のガス供給孔420aが設けられている。ガス供給孔420aも、ガス供給孔410aと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管320にはキャリアガスを供給するためのキャリアガス供給管520が連結されている。キャリアガス供給管520にはマスフローコントローラ522及びバルブ524が設けられている。
触媒供給管330にはマスフローコントローラ332及びバルブ334が設けられている。触媒供給管330の先端部にはノズル430が連結されている。ノズル430も、ノズル410と同様に、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿って上下方向に延在している。ノズル430の側面には、触媒を供給する多数の触媒供給孔430aが設けられている。触媒供給孔430aも、ガス供給孔410aと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に触媒供給管330にはキャリアガスを供給するためのキャリアガス供給管530が連結されている。キャリアガス供給管530にはマスフローコントローラ532及びバルブ534が設けられている。
原料ガス供給管340にはマスフローコントローラ342及びバルブ344が設けられている。原料ガス供給管340の先端部にはノズル440が連結されている。また、原料ガス供給管340にはキャリアガスを供給するためのキャリアガス供給管540が連結されている。キャリアガス供給管540にはマスフローコントローラ542及びバルブ544が設けられている。
処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間には、反応管203の下部より上部の内壁にウエハ200の積載方向に沿って、ガス分散空間であるバッファ室237が設けられており、そのバッファ室237のウエハ200と隣接する壁の端部にはガスを供給する供給孔であるガス供給孔440bが設けられている。このガス供給孔440bは反応管203の中心へ向けて開口している。このガス供給孔440bは、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。
そしてバッファ室237のガス供給孔440bが設けられた端部と反対側の端部には、ノズル440が、やはり反応管203の下部より上部にわたりウエハ200の積載方向に沿って配設されている。そしてノズル440には複数のガスを供給する供給孔であるガス供給孔440aが設けられている。このガス供給孔440aの開口面積は、バッファ室237と処理室201の差圧が小さい場合には、ガスの上流側から下流側まで同一の開口面積で同一の開口ピッチとすると良いが、差圧が大きい場合には上流側から下流側に向かって開口面積を大きくするか、開口ピッチを小さくすると良い。
本実施の形態においては、ガス供給孔440aの開口面積を上流側から下流側にかけて徐々に大きくしている。このように構成することで、各ガス供給孔440aよりガスの流速の差はあるが、流量はほぼ同量であるガスをバッファ室237に噴出させている。
そして、バッファ室237内において、各ガス供給孔440aより噴出したガスの粒子速度差が緩和された後、ガス供給孔440bより処理室201に噴出させている。よって、各ガス供給孔440aより噴出したガスは、各ガス供給孔440bより噴出する際には、均一な流量と流速とを有するガスとすることができる。
さらに、バッファ室237に、細長い構造を有する第1の電極である第1の棒状電極269及び第2の電極である第2の棒状電極270が上部より下部にわたって電極を保護する保護管である電極保護管275に保護されて配設され、この第1の棒状電極269又は第2の棒状電極270のいずれか一方は整合器272を介して高周波電源273に接続され、他方は基準電位であるアースに接続されている。この結果、第1の棒状電極269及び第2の棒状電極270間のプラズマ生成領域224にプラズマが生成される。
この電極保護管275は、第1の棒状電極269及び第2の棒状電極270のそれぞれをバッファ室237の雰囲気と隔離した状態でバッファ室237に挿入できる構造となっている。ここで、電極保護管275の内部は外気(大気)と同一雰囲気であると、電極保護管275にそれぞれ挿入された第1の棒状電極269及び第2の棒状電極270はヒータ207の加熱で酸化されてしまう。そこで、電極保護管275の内部は窒素などの不活性ガスを充填あるいはパージし、酸素濃度を充分低く抑えて第1の棒状電極269又は第2の棒状電極270の酸化を防止するための不活性ガスパージ機構が設けられる。
上記構成に係る一例として、原料ガス供給管300には原料ガスの一例としてSi原料(トリスジメチルアミノシラン(TDMAS、SiH(N(CH))、ビスターシャルブチルアミノシラン(BTBAS)、ビスジエチルアミノシラン(BDEAS)、ビスジエチルメチルアミノシラン(BDEMAS)等)が導入される。原料ガス供給管310には原料ガスの一例としてSi原料(トリスジメチルアミノシラン(TDMAS、SiH(N(CH))、ジクロロシラン(DCS、SiHCl)、ヘキサクロロジシラン(HCD、SiCl)やトリクロロシラン(SiCl)等)が導入される。原料ガス供給管320には酸化原料の一例としてHOやH等が導入される。触媒供給管330には触媒の一例としてピリジン(CN)やピリミジン、キノリン、アミノピリジン、ピコリン、ピペラジン、ルチジン等が導入される。原料ガス供給管340には原料ガスの一例として、O、(O+H)、NO、NO等が導入される。
処理室201にはバルブ243eを介して処理室201内を排気するための排気管231が接続されている。排気管231には真空ポンプ246が接続されており、真空ポンプ246の作動で処理室201内を真空排気することができるようになっている。バルブ243eは開閉動作により処理室201の真空排気の起動とその停止とをすることができるのに加えて、その弁開度が調節可能であって処理室201の内部の圧力調整をも可能とする開閉弁である。
反応管203内の中央部にはボート217が設けられている。ボート217は、ボートエレベータ115により反応管203に対し昇降(出入り)することができるようになっている。ボート217を支持するボート支持台218の下端部には、処理の均一性を向上するためにボート217を回転させるボート回転機構267が設けられている。ボート回転機構267を駆動させることにより、ボート支持台218に支持されたボート217を回転させることができるようになっている。
以上のマスフローコントローラ302,312,322,332,342,502,512,522,532,542,バルブ304,314,324,334,344,504,514,524,534,544,バルブ243e、ヒータ207、真空ポンプ246、ボート回転機構267、ボートエレベータ115等の各部材はコントローラ280に接続されている。コントローラ280は、基板処理装置101の全体の動作を制御する制御部の一例であって、マスフローコントローラ302,312,322,332,342,502,512,522,532,542の流量調整、バルブ304,314,324,334,344,504,514,524,534,544の開閉動作、バルブ243eの開閉及び圧力調整動作、ヒータ207の温度調整、真空ポンプ246の起動・停止、ボート回転機構267の回転速度調節、ボートエレベータ115の昇降動作等をそれぞれ制御するようになっている。
次に、半導体装置(半導体デバイス)の製造方法の一例として、大規模集積回路(Large Scale Integration;LSI)を製造する際に、本発明を適用する例について説明する。
LSIは、シリコンウエハ上に処理を施すウエハプロセスを行なった後、組立工程、試験工程、信頼性試験工程を経て製造される。ウエハプロセスは、シリコンウエハに酸化、拡散などの加工を施す基板工程と、その表面に配線を形成する配線工程とに区分され、リソグラフィ工程を中心に洗浄、熱処理、膜形成などが反復して行なわれる。リソグラフィ工程では、レジストパターンを形成し、該パターンをマスクとしてエッチングを行なうことにより該パターンの下層を加工する。
ここで、図4を参照しながら、ウエハ200上にレジストパターンを形成するプロセスシーケンスの一例について説明する。従来と同じプロセスについては同じ符号及びステップ番号を示す。
プロセスシーケンスでは、ウエハ200上に第1のレジストパターン603aを形成する第1のレジストパターン形成工程と、第1のレジストパターン603a上に第1のレジストを保護する第1の保護膜として薄膜を形成する第1の保護膜形成工程と、薄膜上に現像液耐性が強い第2の保護膜を形成する第2の保護膜形成工程と、この第2の保護膜の上に第2のレジストパターン603bを形成する第2のレジストパターン工程とを、この順に実施する。以下、各工程について説明する。
<第1のレジストパターン形成工程>
第1のレジストパターン形成工程では、ウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に第1のレジストパターン603aを形成する。 最初に、ウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に、第1のレジスト溶剤602aを塗布する(図4のステップa)。次に、ベーキング、ArFエキシマ光源(193nm)やKrFエキシマ光源(248nm)等の光源によるマスクパターン等を用いた選択的露光、現像等を行うことで、第1のレジストパターン603aを形成する(図4のステップb、c)。
<第1の保護膜形成工程>
第1の保護膜形成工程では、第1のレジストパターン形成工程にて形成された第1のレジストパターン603a上及び第1のレジストパターン603aが形成されていない部分に、薄膜を保護材として形成する(図4のステップd)。これにより、熱による第1のレジストパターン603aの形状変化や膜質変化を防止しつつ後述の第2の保護膜を形成する際に用いるプラズマによる第1のレジストパターン603aのアッシングを防止することができる。以下では、基板処理装置101を使用してALD法により、第1の保護膜としての第1のSiO膜604を極低温にて成膜する例について説明する。
ALD(Atomic Layer Deposition)法とは、CVD(Chemical Vapor Deposition)法の一つであり、ある成膜条件(温度、時間等)の下で、成膜に用いる少なくとも2種類の原料となる原料ガスを1種類ずつ交互に基板上に供給し、1原子単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、原料ガスを供給するサイクル数で行う(例えば、成膜速度が1Å/サイクルとすると、20Åの膜を形成する場合、20サイクル行う)。
図5に本実施例における概略的な主要ガス供給シーケンスを示す。
本実施例では、Si原料ガスとしてHCDを、酸化原料としてHOを、触媒としてピリジンを、キャリアガスとしてNを、それぞれ用いた場合について図1、図2及び図5を使用して説明する。
成膜プロセスでは、コントローラ280が、基板処理装置101を下記の通りに制御する。すなわち、ヒータ207を制御して処理室201内をレジスト膜の変質温度より低い温度であって、例えば室温〜150℃の間の温度であり、好ましくは100℃に保持する。その後、複数枚のウエハ200をボート217に装填し、ボート217を処理室201に搬入する。その後、ボート217をボート駆動機構267により回転させ、ウエハ200を回転させる。その後、真空ポンプ246を作動させるとともにバルブ243eを開いて処理室201内を真空引きし、ウエハ200の温度が100℃に達して温度等が安定したら、処理室201内の温度を100℃に保持した状態で後述する4つのステップを順次実行する。
(ステップ11)
原料ガス供給管310にHCDを、原料ガス供給管320にHOを、触媒供給管330に触媒を、キャリアガス供給管510,520,530にNを導入(流入)させた状態で、バルブ314,334,514,524,534を適宜開く。但し、バルブ304、324、344は閉じたままである。
その結果、図5のように、HCDが、Nと混合されながら原料ガス供給管310を流通してノズル410に流出し、ガス供給孔410aから処理室201に供給される。また、触媒も、Nと混合されながら触媒供給管330を流通してノズル430に流出し、触媒供給孔430aから処理室201に供給される。さらに、Nがキャリアガス供給管520を流通してノズル420に流出し、ガス供給孔420aから処理室201に供給される。処理室201に供給されたHCD,触媒はウエハ200の表面上を通過して排気管231から排気される。
ステップ11では、バルブ314,334を制御して、HCD,触媒を供給する時間を1秒〜100秒の間とし、好ましくは5秒〜30秒する。さらに、HCDと触媒の供給量の比を、HCD(sccm)/触媒(sccm)の比率で表現した場合、0.01〜100の間の値とし、好ましくは0.05〜10の間の値となるようバルブ314、334を制御する。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば10Torr)とする。以上のステップ11では、HCD,触媒を処理室201内に供給することで、SiもしくはSiの中間体がウエハ200上に形成された第1のレジストパターン603a及びウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に吸着する。
(ステップ12)
バルブ314,334を閉じてHCD,触媒の供給を停止させるとともに、図5のように、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。また15秒内にパージと真空引きの2工程があってもよい。その結果、処理室201内に残留したHCD,触媒が処理室201内から排除される。
(ステップ13)
バルブ514,524,534を開いたままで、バルブ324,334を適宜開く。バルブ304、314、344は閉じたままである。その結果、図5のように、HOが、Nと混合されながら原料ガス供給管320を流通してノズル420に流出し、ガス供給孔420aから処理室201に供給される。また、触媒も、Nと混合されながら触媒供給管330を流通してノズル430に流出し、触媒供給孔430aから処理室201に供給される。さらに、Nがキャリアガス供給管510を流通してノズル410に流出し、ガス供給孔410aから処理室201に供給される。処理室201に供給されたHO,触媒はウエハ200の表面上を通過して排気管231から排気される。
ステップ13では、バルブ324,334を制御して、HO,触媒を供給する時間を1秒〜100秒の間とし、好ましくは5秒〜30秒する。さらに、HCDと触媒の供給量の比を、HO(sccm)/触媒(sccm)の比率で表現した場合、0.01〜100の間の値とし、好ましくは0.05〜10の間の値となるようバルブ314、334を制御する。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば10Torr)とする。以上のステップ13では、HO,触媒を処理室201内に供給することで、SiO膜がウエハ200上に形成された第1のレジストパターン603a及びウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に形成される。尚、HO及び触媒の供給濃度は同じ濃度であるとより好ましい。
尚、ステップ13で供給する酸化原料(HOに相当する原料)として必要とされる特性は、その分子中に電気陰性度の高い原子を含んでおり、電気的に偏りを持つことである。その理由は、触媒の電気陰性度が高いため、原料ガスの活性化エネルギーを下げ反応を促進するからである。したがって、ステップ13で供給する原料ガスとしては、OH結合を有するHOやH等が適切であり、OやOのような無極性分子は不適切である。
(ステップ14)
バルブ324,334を閉じてHO,触媒の供給を停止させるとともに、図5のように、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。また15秒内にパージと真空引きの2工程があってもよい。その結果、処理室201内に残留したHO,触媒が処理室201内から排除される。
以降、ステップ11〜14を1サイクルとしてこのサイクルを複数回繰り返し、ウエハ200上に形成された第1のレジストパターン603a及びウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に所定膜厚のSiO膜を形成する。この場合、各サイクル中で、上記の通りに、ステップ11におけるSi原料と触媒により構成される雰囲気と、ステップ13における酸化原料と触媒により構成される雰囲気の夫々の雰囲気が処理室201内で混合しないように成膜することに留意する。これにより、第1のレジストパターン603a及びウエハ200上もしくはウエハ200上に形成されたハードマスク上(図示しない)に、第1の保護膜としての第1のSiO膜604が形成される(図4のステップd)。
その後、処理室201内を真空引きして処理室201内に残留するHCD,HO,触媒を排気し、バルブ243eを制御して処理室201内を大気圧とし、ボート217を処理室201から搬出する。これにより1回の成膜処理(バッチ処理)が終了する。
尚、第1のSiO膜604の膜厚として、リソグラフィの限界解像性であるハーフピッチ(Hp)の5%程度が第1の保護膜として必要である。従って、例えばHp30nmに対して、5−25Åの膜厚があればよく、好適には15Åである。また、後述の第2のSiO膜605を形成する際に、プラズマによるダメージから第1のレジストパターン603aを十分に保護するためには、第1のSiO膜604は10Å以上の膜厚であればよい。
<第2の保護膜形成工程>
第2の保護膜形成工程では、図4のステップd‘のように、第1の保護膜形成工程にて形成された第1の保護膜である第1のSiO膜604上に、現像液耐性が強い(すなわち膜中の水成分が低減された)第2の保護膜である第2のSiO膜605を保護材として形成する。以下では、基板処理装置101を使用してALD法により、第2の保護膜としての第2のSiO膜605を極低温にて成膜する例について説明する。尚、第1の保護膜としての第1のSiO膜604を成膜する第1の保護膜形成工程と同じ処理を行う部分は説明を省略する。
本実施例では、Si原料ガスとしてTDMASを、酸化原料としてプラズマ励起により活性化されたガスであって例えばOを、キャリアガスとしてNを、それぞれ用いた場合について図1、図2及び図6を参照して説明する。尚、ウエハ200を加熱する温度は、ヒータ207を制御して、レジスト膜の変質温度より低い温度であって、例えば室温〜150℃の間の温度であり、好ましくは100℃に保持する。
(ステップ21)
原料ガス供給管300にTDMASを、原料ガス供給管340にOを、キャリアガス供給管510,520,530にNを導入(流入)させた状態で、バルブ304,514,524,534を適宜開く。但し、バルブ314、324、334、344は閉じたままである。
その結果、図6のように、TDMASが、Nと混合されながら原料ガス供給管300を流通してノズル400に流出し、ガス供給孔400aから処理室201に供給される。さらに、Nがキャリアガス供給管500を流通してノズル400に流出し、ガス供給孔400aから処理室201に供給される。処理室201に供給されたTDMASはウエハ200の表面上を通過して排気管231から排気される。
ステップ21では、バルブ304を制御して、TDMASを供給する時間を1秒から100秒とし、好ましくは、2-10秒となるようバルブ304を制御する。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば7Torr)とする。以上のステップ21では、TDMASを処理室201内に供給することで、SiもしくはSiの中間体が第1のSiO膜604上に吸着する。
(ステップ22)
バルブ304を閉じてTDMASの供給を停止させるとともに、図6のように、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。また15秒内にパージと真空引きの2工程があってもよい。その結果、処理室201内に残留したTDMASが処理室201内から排除される。
(ステップ23)
バルブ514,524,534を開いたままで、バルブ344を適宜開く。バルブ304、314、324、334は閉じたままである。その結果、図6のように、Oが、Nと混合されながら原料ガス供給管340を流通してノズル440に流出し、ガス供給孔440aからバッファ室237に供給される。そして、第1の棒状電極269及び第2の棒状電極270間に高周波電源273から整合器272を介して高周波電力を印加してOをプラズマ励起し、活性種としてガス供給孔440bから処理室201へ供給する。処理室201に供給されたOプラズマはウエハ200の表面上を通過して排気管231から排気される。
ステップ23では、バルブ344を制御して、Oプラズマを供給する時間を1秒から100秒とし、好ましくは、2-10秒となるようバルブ304を制御する。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば0.5Torr)とする。以上のステップ13では、Oプラズマを処理室201内に供給することで、第1のSiO膜604の上に吸着したSiもしくはSi中間体と反応し、SiO膜が形成される。
尚、ステップ23で供給する酸化原料(Oプラズマに相当する原料)としてOプラズマを例に挙げたが、その他の原料でもよく、(O+H)プラズマ、NOプラズマ、NOプラズマ等であっても良い。
(ステップ24)
バルブ344を閉じてOプラズマの供給を停止させるとともに、図6のように、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。また15秒内にパージと真空引きの2工程があってもよい。その結果、処理室201内に残留したOプラズマが処理室201内から排除される。
以降、ステップ21〜24を1サイクルとしてこのサイクルを複数回繰り返し、第1のSiO膜604上に所定膜厚の第2のSiO膜605を形成する。この場合、各サイクル中で、上記の通りに、ステップ21におけるSi原料と、ステップ23における酸化原料が処理室201内で混合しないように成膜することに留意する。これにより、第1の保護膜として形成された第1のSiO膜604の上に、第2の保護膜として第2のSiO膜605が形成される(図4のステップd‘)。
その後、処理室201内を真空引きして処理室201内に残留するTDMAS、Oプラズマを排気し、バルブ243eを制御して処理室201内を大気圧とし、ボート217を処理室201から搬出する。これにより1回の成膜処理(バッチ処理)が終了する。
尚、保護膜の膜厚としては、第1のSiO膜604と第2のSiO膜605の膜厚を合わせてトータルで50Å以下であって、好ましくは10Å〜30Åであると良い。第1のSiO膜604は10Å以上の膜厚があれば第1のレジスト603aをプラズマダメージから十分に保護することが可能である。したがって、第2のSiO膜605の膜厚は10Å〜40Åの間であって、好ましくは10Å〜20Åの間であると良い。
図7にTDMASとOプラズマを用いて成膜した第2のSiO膜605のウエットエッチングレート(Wet Etching Rate、WER)及びHCD、HO及び触媒を用いて成膜した第1のSiO膜604のWERを比較した図を示す。これらはHF水溶液に対する膜のWERを表している。一般的に膜中に水が多く存在する膜ほどWERの値は大きくなる傾向を持つため、WERは膜中の水濃度を反映していると考えられる。図7に示すように、触媒を用いた第1のSiO膜604のWERは約1400Å/min程度であるのに対して、プラズマを用いた第2のSiO膜605のWERは約1/4の400Å/min程度まで低減しており、膜中の水分濃度を低減することが出来ていることがわかる。
<第2のレジストパターン形成工程>
第2のレジストパターン形成工程では、第2の保護膜形成工程にて形成された第2のSiO膜605上であって、第1のレジストパターン603aが形成される位置とは異なる位置に、第2のレジストパターン603bを形成する。つまり、第2のレジストパターン603bは、複数の第1のレジストパターン603aの間に形成される。このとき、第1のレジストパターン603aを覆う第2のSiO膜605と第2のレジストパターン603bの側面が触れないよう所定の間隔を空けて第2のレジストパターン203bを形成すると良い。
本工程では、第1のレジストパターン形成工程と同様の処理を行う。
最初に、第2の保護膜である第2のSiO膜605上に、第2のレジスト溶剤602bを塗布する(図4のステップe)。次に、ベーキング、ArFエキシマ光源(193nm)やKrFエキシマ光源(248nm)等による露光、現像等を行うことで(図4のステップf)、第2のレジストパターン603bを形成する(図4のステップg)。
上記のように、第1のレジストパターン形成工程、第1の保護膜形成工程、第2の保護膜形成工程、第2のレジストパターン形成工程を実施することにより、微細なレジストパターンを形成することが出来る。
また、第2のレジストパターン形成後であって、所定の処理(例えば寸法検査、あわせ検査、リワーク処理等)を実施した後、必要に応じて第1のSiO膜604及び第2のSiO膜605を除去するために、次のような第1の保護膜除去工程を実施しても良い。
<第1の保護膜除去工程>
第1の保護膜除去工程では、第1のSiO膜604及び第2のSiO膜605を除去する。
除去方式には、ウエットエッチング方式とドライエッチング方式の2つがある。ウエットエッチングにより第1のSiO膜604及び第2のSiO膜605を除去する場合のエッチング液としては、例えば弗化水素酸(HF)液であって、希薄なHF水溶液等が挙げられる。
また、上記では、レジストパターンを2回形成する工程について説明したが、レジストパターンは3回以上形成してもよく、その場合は、レジストパターン形成工程とレジスト保護膜形成工程を所定回数繰り返して行う。
またレジストパターンを3回以上形成する場合、必要に応じて、第1のレジストパターン形成工程→第1の保護膜形成工程→第2の保護膜形成工程→第2のレジストパターン形成工程→第1の保護膜及び第2の保護膜除去工程→第3レジストパターン形成工程→第3の保護膜形成工程→第4の保護膜形成工程→第4レジストパターン形成工程→第3の保護膜及び第4の保護膜除去工程→第5レジストパターン形成工程→・・・というように、保護膜を1回ずつ除去しても良い。
Si原料として例えばトリスジメチルアミノシラン(TDMAS、SiH(N(CH))、ジクロロシラン(SiHCl)、ヘキサクロロジシラン(SiCl)、トリクロロシラン(SiCl)を使用し、酸化原料として例えば、HO、H等を使用し、ALD法によりSi原料と酸化原料を交互に供給し、その交互の供給の際にはそれぞれ触媒を用い、その交互の供給を複数回繰り返すことで所望の膜厚のSiO膜を形成することができる。これにより、低温で第1のレジスト保護材としての第1のSiO膜604を形成することができる。
また、Si原料として例えば、トリスジメチルアミノシラン(TDMAS、SiH(N(CH))、ビスターシャルブチルアミノシラン(BTBAS)ビスジエチルアミノシラン(BDEAS)、ビスジエチルメチルアミノシラン(BDEMAS)等を使用することができる。図8に、WERの比較として、TDMASの値を1としたときの他のSi原料のWERを比較した図を示す。図8を見ると、WERはSi原料に依存しない結果となっている。したがって、現像液耐性はSi原料に依存しないことが分かる。また、酸化原料としてOプラズマ、(O+H)プラズマ、NOプラズマ、NOプラズマ等を使用し、ALD法によりSi原料と酸化原料を交互に供給し、その交互の供給を複数回繰り返すことで所望の膜厚のSiO膜を形成することができる。これにより、低温で第2の保護材としての第2のSiO膜605を形成することができる。
好ましくは、Si原料は酸化原料によって相性があるため、使用する酸化原料によって用いるSi原料の種類を変えると良い。例えば、上述のように、触媒及び酸化原料を用いる場合はHCDを使用し、Oプラズマを用いる場合はTDMASを用いると良い。その理由は、発明者らによる以下のような経験的な知見による。
触媒及び酸化原料を用いるとき、HCDの場合は触媒が化合物中のSi−Cl結合に作用しやすいため、容易にSi−OH結合を形成することが可能だが、一方、TDMASの場合は触媒が化合物中のSi−N結合に作用しにくいと思われSi−OH結合が十分に形成されないと考えられる。したがって、HCDを用いることがより好ましい。
また、Oプラズマを用いるとき、HCDの場合はOプラズマが化合物中のSi−Cl結合に作用しにくいためSi−OH結合を形成することが困難であると考えられ、一方、TDMASの場合はOプラズマが化合物中のSi−N結合に作用しやすいため容易にSi−OH結合を形成することが可能であると考えられる。したがって、TDMASを用いることがより好ましい。
上述のように、第1のレジストパターンの表面に薄膜を成膜することにより、第1のレジストパターンを保護することができ、第2のレジスト溶剤を塗布する際に、第2のレジスト溶剤が第1のレジストパターンへ浸透することを防止できる。
また、上記のように第2のレジスト溶剤が第1のレジストパターンへ浸透することを防止できるため、第1のレジストパターンが形成されていない部分に第2のレジストパターンを形成することができ、第1のレジストパターンと第2のレジストパターンとの最小間隔が50nm以下である微細なレジストパターンを形成することができる。
さらに、第1のレジストパターンの表面に薄膜を成膜することにより、第2のレジストパターン形成工程において、第1のレジストパターンの機械的強度を向上させることができる。
さらに、保護膜として、例えば極低温SiO膜のように極低温にてプロセスを実施することが可能な薄膜を適用することにより、レジストが変質する温度より低温で薄膜を形成することができるため、保護膜形成工程において第1のレジストパターンの変質を防止しつつ、第1のレジストパターンを保護するための薄膜を形成することができる。
また、保護膜を2層に分けて形成し、現像液と接する側の第2の保護膜を現像液耐性の強い膜であってプラズマを用いた成膜方法により形成された膜を設けることで現像液が保護膜を通過して第1のレジストパターンを消失させることを防止し、第2の保護膜の下部に第1の保護膜として触媒を用いた成膜方法にて成膜をより形成された膜を設けることでプラズマから第1のレジストパターンを保護することができる。
したがって、2層の保護膜としては、第2のレジストパターンと接する第2の保護膜は第2のレジストパターンを形成する際の現像液に耐性を有するような膜であれば、レジストに対して熱又はプラズマによる変形やダメージを与えるような膜であっても良く、第1のレジストパターンと接する第1の保護膜として、レジストに対して熱及びプラズマによる変形やダメージを与えないような膜を形成することにより、第1のレジストパターンを保護することが出来る。
また、本発明の一態様に係る半導体デバイスの製造方法によれば、保護膜として触媒もしくはプラズマを用いて低温にてプロセスを実施することが可能な薄膜を適用することにより、レジストが変質する温度より低温で薄膜を形成することができるため、保護膜形成工程において第1のレジストパターンの変質を防止することができる。
また、レジスト処理では、通常、下層に対する位置あわせのズレや寸法のズレ等の不具合が発生することが多く、この場合、一旦形成したレジストパターンを酸素プラズマ等によるアッシング処理で除去し、レジストパターン形成工程を初めからやり直すというリワーク処理(re-work)が行なわれるが、第2のレジストパターンのリワーク処理時に、第1のレジストパターンが酸素プラズマ等によりダメージを受けてしまうという問題があった。しかし上述のように、第1のレジストパターン上に酸素プラズマ等によるアッシング処理に耐えうるSiO膜等の薄膜を成膜することにより、第2のレジストパターンのリワーク処理時に、第1のレジストパターンを保護することができる。
また、第2のレジストパターンを形成する際には、下層パターンとの位置あわせを行なうためのものであってウエハ上に形成されるアライメントマークを検出する必要がある。従って、第1の保護膜としての薄膜は光の透過性を有することが求められる。
また、上述の実施の形態では、第2の保護膜としてプラズマを用いてSiO膜を形成する例を用いて説明したが、第2の保護膜として必要とされる特性は、現像液耐性が高いことであって、すなわち膜中の水分濃度が低いことであり、且つ光の透過性を有することである。したがって、第2の保護膜は、窒化原料を用いて形成されるSi膜(シリコン窒化膜)であっても良い。尚、第2の保護膜の水分濃度は、第1の保護膜の値よりも十分に低い。
Si膜を第2の保護膜として用いるのであれば、水を含む原料を使用しないため、上述の触媒を用いて形成する方法及びプラズマを用いて形成する方法のどちらでも適用可能である。Si含有原料としてはそれぞれの方法で上述のSiO膜を形成する場合と同じ化合物を用いることができる。さらに、触媒を用いる方法を適用する場合は、触媒として上述のSiO膜を形成する場合と同じ触媒を用いることができる。窒化原料としては、NH結合を有するN含有ガスであればよく、例えば、NH、N、(CH)N、(CH)等の物質を用いることができる。
以下に、本発明の好ましい態様について付記する。
(付記1)
本発明の一態様によれば、基板上に形成された複数の第1のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって複数の第1のレジストパターンの間に第2のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも2層に分けて保護膜を形成する保護膜形成工程を有する半導体デバイスの製造方法が提供される。
(付記2)
好ましくは、保護膜形成工程は、
第1のレジストパターンと接する第1の保護膜を、触媒を用いて形成する第1の保護膜形成工程と、
第2のレジストパターンと接する第2の保護膜をプラズマを用いて形成する第2の保護膜形成工程を有する。
(付記3)
好ましくは、第1の保護膜及び第2の保護膜は、原料ガスの堆積により形成される。
(付記4)
2層の保護膜は、第1のレジストパターンと接する第1の保護膜と、第2のレジストパターンと接する第2の保護膜とを有し、
第2の保護膜は、所定の膜厚に対して第2のレジストパターンを形成する際の現像液を通過させない程度の現像液耐性を有する。
(付記5)
第2の保護膜の現像液耐性は、第1の保護膜の現像液耐性より高い。
(付記6)
2層の保護膜は、第1のレジストパターンと接する第1の保護膜と、第2のレジストパターンと接する第2の保護膜とを有し、
第2の保護膜は、所定の膜厚に対して第2のレジストパターンを形成する際の現像液を通過させない程度に低い膜中水分濃度を有する。
(付記7)
第2の保護膜の膜中水分濃度は、第1の保護膜の膜中水分濃度より低い。
(付記8)
本発明の他の態様によれば、
露光を2回行うことで第1のレジストパターンと第2のレジストパターンとを基板上に形成する半導体デバイスの製造方法であって、
第1のレジストパターンと接する第1の保護膜を形成する第1の保護膜形成工程と、
第1の保護膜の上に形成され、第2のレジストパターンと接する第2の保護膜を形成する第2の保護膜形成工程と、
を有する半導体デバイスの製造方法が提供される。
(付記9)
好ましくは、第1の保護膜形成工程は、
処理室に収容された基板に第1の原料ガスを曝す第1の工程と、
処理室に収容された基板に第2の原料ガスを曝す第2の工程と、
処理室に触媒を供給する第3の工程と、
を有し、各工程を行うことにより第1の保護膜を形成し、
第2の保護膜形成工程は、
第1の保護膜の上に第3の原料ガスを曝して第3の原料ガスのうち少なくとも一部の成分を第1の保護膜の上に吸着させる第4の工程と、
第4の原料ガスであって、プラズマ励起により活性化された第4の原料ガスを基板に曝し
て第1の保護膜の上に吸着された第3の原料の成分と反応させる第5の工程と、を有し、各工程を行うことにより第2の保護膜を形成する。
(付記10)
好ましくは、第1の工程及び第3の工程もしくは第2の工程及び第3の工程の少なくともどちらかを同時に行う。
(付記11)
好ましくは、第1の保護膜形成工程では、第1の原料ガス及び第2の原料ガスを互いに混じらないように供給し、第2の保護膜形成工程では、第3の原料ガス及び第4の原料ガスを互いに混じらないように供給する。
(付記12)
好ましくは、第1の保護膜形成工程では、第1の工程、第2の工程、第3の工程を複数回行うことで所望の膜厚の第1の保護膜を形成し、第2の保護膜形成工程では、第4の工程及び第5の工程を複数回行うことで所望の膜厚の
第2の保護膜を形成する。
(付記13)
好ましくは、第1の保護膜形成工程及び第2の保護膜形成工程は、インサイチューで連
続して行う。
(付記14)
好ましくは、第1の原料ガス及び第3の原料ガスはSi含有原料ガスである。
(付記15)
好ましくは、第1の原料ガスは、トリスジメチルアミノシラン(TDMAS)、ジクロロシラン(DCS)、ヘキサクロロジシラン(HCD)やトリクロロシランのいずれかである。
(付記16)
好ましくは、第2の原料ガス及び第4の原料ガスは酸化原料である。
(付記17)
好ましくは、第2の原料ガスは、HO、Hのいずれかである。
(付記18)
好ましくは、第4の原料ガスは、O+H、NO、NOのいずれかである。
(付記19)
好ましくは、触媒は、ピリジン、ピリミジン、キノリン、アミノピリジン、ピコリン、ピペラジン、ルチジンのいずれかである。
(付記20)
好ましくは、第3の原料ガスは、トリスジメチルアミノシラン(TDMAS)、ビスターシャルブチルアミノシラン(BTBAS)、ビスジエチルアミノシラン(BDEAS)、ビスジエチルメチルアミノシラン(BDEMAS)のいずれかである。
(付記21)
好ましくは、第1の保護膜形成工程及び第2の保護膜形成工程は、基板を150℃以下に加熱して行う。
(付記22)
好ましくは、第1の保護膜形成工程及び第2の保護膜形成工程は、基板を略100℃に加熱して行う。
(付記23)
本発明の一態様によれば、基板上に形成された第1のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって第1のレジストパターンが形成されていない部位に第2のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも2層に分けて保護膜を形成する保護膜形成工程を有する半導体デバイスの製造方法が提供される。
さらに、上述の実施の形態では、第1の保護膜形成工程で薄膜を形成する際に、縦型基板処理装置の例を用いて説明したが、本発明は枚葉基板処理装置、横型基板処理装置においても同様に適用可能である。
また、上述の実施の形態では、半導体製造装置の例として薄膜を形成する基板処理装置を用いて説明したが、半導体製造装置は基板処理装置の他にレジストパターンを形成するレジスト処理装置を備えていてもよい。これにより、レジストパターンの形成及び薄膜形成を一貫処理することができる。
101 基板処理装置
105 カセット棚
107 予備カセット棚
110 カセット
111 筐体
114 カセットステージ
115 ボートエレベータ
118 カセット搬送装置
118a カセットエレベータ
118b カセット搬送機構
123 移載棚
125 ウエハ移載機構
125a ウエハ移載装置
125b ウエハ移載装置エレベータ
125c ツイーザ
128 アーム
134a,134b クリーンユニット
147 炉口シャッタ
200 ウエハ
201 処理室
202 処理炉
203 反応管
207 ヒータ
209 マニホールド
210 底板
211 天板
212 支柱
217 ボート
218 ボート支持台
219 シールキャップ
220 Oリング
231 排気管
243e バルブ
246 真空ポンプ
267 ボート回転機構
280 コントローラ
300、310、320、340 原料ガス供給管
330 触媒供給管
302,312,322,332、342 マスフローコントローラ
304,314,324,334、344 バルブ
410,420,430,440 ノズル
400a,410a,420a,440a,440b ガス供給孔
430a 触媒供給孔
500,510,520,530,540 キャリアガス供給管
512,522,532 マスフローコントローラ
504,514,524,534,544 バルブ
602a:第1のレジスト溶剤
602b:第2のレジスト溶剤
603a:第1のレジストパターン
603b:第1のレジストパターン
604:第1のSiO
605:第2のSiO

Claims (4)

  1. 基板上に形成された第1のレジストパターンの上に少なくとも2種の膜から構成される保護膜を形成する半導体デバイスの製造方法であって、
    異なる活性化手段により活性化された原料ガスを夫々用いて前記膜を形成する半導体デバイスの製造方法。
  2. 前記活性化手段は、触媒を用いるか活性化手段もしくはプラズマを用いる活性化手段である請求項1に記載の半導体デバイスの製造方法。
  3. 基板を収容する処理室と、
    前記処理室に複数の原料ガスを供給する原料ガス供給手段と、
    前記処理室に触媒を供給して前記原料ガスのうち少なくとも1種の原料ガスを活性化させる触媒供給手段と、
    前記原料ガスのうち少なくとも1種の原料ガスをプラズマ励起により活性化させて前記処理室に供給するプラズマ励起手段と、
    を有する基板処理装置。
  4. 基板を収容する処理室と、
    前記処理室に複数の原料ガスを供給する原料ガス供給手段と、
    前記原料ガスを活性化させる複数の活性化手段と、
    前記原料ガス供給手段および前記活性化手段を制御して、前記処理室に収容された第1のレジストパターンが形成された基板に異なる活性化手段により活性化された原料ガスを夫々供給して、前記基板上に少なくとも2種の膜から構成される前記保護膜を形成するよう構成される制御部と、
    を有する基板処理装置。
JP2013108986A 2013-05-23 2013-05-23 半導体デバイスの製造方法および基板処理装置 Active JP5519059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013108986A JP5519059B2 (ja) 2013-05-23 2013-05-23 半導体デバイスの製造方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013108986A JP5519059B2 (ja) 2013-05-23 2013-05-23 半導体デバイスの製造方法および基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009055370A Division JP5329265B2 (ja) 2009-03-09 2009-03-09 半導体装置の製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2013178574A JP2013178574A (ja) 2013-09-09
JP5519059B2 true JP5519059B2 (ja) 2014-06-11

Family

ID=49270174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013108986A Active JP5519059B2 (ja) 2013-05-23 2013-05-23 半導体デバイスの製造方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP5519059B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549308B1 (ko) 2016-03-29 2023-06-30 도쿄엘렉트론가부시키가이샤 에칭 장치
JP6784530B2 (ja) 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
TWI262960B (en) * 2003-02-27 2006-10-01 Samsung Electronics Co Ltd Method for forming silicon dioxide film using siloxane
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP5384852B2 (ja) * 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
JP2013178574A (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
JP5329265B2 (ja) 半導体装置の製造方法および基板処理装置
JP5384852B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP5156086B2 (ja) 微細パターンの形成方法
JP7561896B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP5743488B2 (ja) 基板処理装置および半導体装置の製造方法
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2015092637A (ja) 基板処理装置および半導体装置の製造方法
JP2015069987A (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5519059B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP6146874B2 (ja) 半導体デバイスの製造方法、基板処理方法、基板処理装置およびプログラム
JP6186022B2 (ja) 基板処理装置および半導体装置の製造方法
JP6475135B2 (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP5385001B2 (ja) 半導体装置の製造方法、基板処理装置
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP2011035191A (ja) 基板処理装置
JP2011159906A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5519059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250