JPH09205081A - 半導体素子の微細パターン形成方法 - Google Patents
半導体素子の微細パターン形成方法Info
- Publication number
- JPH09205081A JPH09205081A JP8351625A JP35162596A JPH09205081A JP H09205081 A JPH09205081 A JP H09205081A JP 8351625 A JP8351625 A JP 8351625A JP 35162596 A JP35162596 A JP 35162596A JP H09205081 A JPH09205081 A JP H09205081A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive film
- pattern
- layer
- forming
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 本発明は、縮小露光装置の分解能以下の精密
な微細パターンを形成することができる半導体素子の微
細パターン形成方法を提供することを目的とする。 【解決手段】 本発明に係わる半導体素子の微細パター
ン形成方法においては、半導体基板１０上に第１の薄膜
１１と第２の薄膜１２を形成し、第２の薄膜１２上に形
成した第１の感光膜１３を第１の露光マスク２０で選択
的に除去して第１の感光膜パターン１３ａを形成し、第
２の感光膜２２を第２の露光マスク３０で選択的に除去
してベーキングされた第１の感光膜パターン１３ｂの間
に第２の感光膜パターン２２ａを形成し、第２の感光膜
パターン２２ａをマスクに、ＰＥ酸化膜２１を選択的に
除去し、第１及び第２の感光膜パターン１３ｂ,２２ａ
をマスクに、第１の薄膜１１を選択的に除去して第１の
薄膜パターン１１ａを形成することにより、精密な微細
パターンの形成が可能となる。
な微細パターンを形成することができる半導体素子の微
細パターン形成方法を提供することを目的とする。 【解決手段】 本発明に係わる半導体素子の微細パター
ン形成方法においては、半導体基板１０上に第１の薄膜
１１と第２の薄膜１２を形成し、第２の薄膜１２上に形
成した第１の感光膜１３を第１の露光マスク２０で選択
的に除去して第１の感光膜パターン１３ａを形成し、第
２の感光膜２２を第２の露光マスク３０で選択的に除去
してベーキングされた第１の感光膜パターン１３ｂの間
に第２の感光膜パターン２２ａを形成し、第２の感光膜
パターン２２ａをマスクに、ＰＥ酸化膜２１を選択的に
除去し、第１及び第２の感光膜パターン１３ｂ,２２ａ
をマスクに、第１の薄膜１１を選択的に除去して第１の
薄膜パターン１１ａを形成することにより、精密な微細
パターンの形成が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体装置の高集積化に適する半導体
素子の微細パターン形成方法に関する。
方法に関し、特に半導体装置の高集積化に適する半導体
素子の微細パターン形成方法に関する。
【０００２】
【従来の技術】一般に、半導体装置の製造において、最
近の半導体装置は多数の回路素子等を集積化することに
より、より多くの情報を処理及び格納することができる
様になった。このような半導体装置の高集積化は、回路
素子及び該回路素子を接続するための配線等をできる限
り狭い領域にどれだけ正確に形成できるかに依存してい
る。
近の半導体装置は多数の回路素子等を集積化することに
より、より多くの情報を処理及び格納することができる
様になった。このような半導体装置の高集積化は、回路
素子及び該回路素子を接続するための配線等をできる限
り狭い領域にどれだけ正確に形成できるかに依存してい
る。
【０００３】しかし、回路素子や配線等を精密に形成す
るためには、エッチング工程でエッチング障壁に利用さ
れる感光膜パターンを微細に形成しなければならない。
るためには、エッチング工程でエッチング障壁に利用さ
れる感光膜パターンを微細に形成しなければならない。
【０００４】感光膜パターンは、通常、感光膜の塗布、
露光、及び現像の工程により形成される。この内、感光
膜の露光工程は、感光膜パターン形成工程中に、露光マ
スクにより選択的に露出する感光膜の表面に光を照射す
るステップアンドリピート式の縮小投影露光装置（以
下、ステッパと記す）により実施される。
露光、及び現像の工程により形成される。この内、感光
膜の露光工程は、感光膜パターン形成工程中に、露光マ
スクにより選択的に露出する感光膜の表面に光を照射す
るステップアンドリピート式の縮小投影露光装置（以
下、ステッパと記す）により実施される。
【０００５】ステッパは感光膜パターンを微細に区分す
る際の重要な構成要素で、ステッパがどれ程微細にパタ
ーンを形成することができるかを表す尺度をステッパの
分解能という。ステッパの分解能Ｒは、Ｒ＝ｋ×λ／Ｎ
Ａで表現される。
る際の重要な構成要素で、ステッパがどれ程微細にパタ
ーンを形成することができるかを表す尺度をステッパの
分解能という。ステッパの分解能Ｒは、Ｒ＝ｋ×λ／Ｎ
Ａで表現される。
【０００６】但し、ｋは工程常数であり、λは光源の光
波長で、ＮＡはステッパのレンズ口径に係わる常数であ
る。
波長で、ＮＡはステッパのレンズ口径に係わる常数であ
る。
【０００７】上記の式で示す光の波長、レンズ口径、及
び工程常数は一定の限界値以下に設定することができな
い。従って、ステッパの分解能は一定の限界値以下の値
をとることができない。
び工程常数は一定の限界値以下に設定することができな
い。従って、ステッパの分解能は一定の限界値以下の値
をとることができない。
【０００８】例えば、波長がそれぞれ４３６nm、３６５n
m、及び２４８nmのＧ−ライン、Ｉ−ライン、及びエキ
シマ（eximer）レーザーを光源とするステッパでは、約
０.７μm、０.５μm、又は０.３μm程度のパターンを形
成するのが限界である。
m、及び２４８nmのＧ−ライン、Ｉ−ライン、及びエキ
シマ（eximer）レーザーを光源とするステッパでは、約
０.７μm、０.５μm、又は０.３μm程度のパターンを形
成するのが限界である。
【０００９】
【発明が解決しようとする課題】上記のように、従来技
術においての微細パターン形成の際に露光マスクは、ス
テッパーの光学的分解能より大きい離間距離をもって配
列された光遮断膜パターン等を備えなければならない。
術においての微細パターン形成の際に露光マスクは、ス
テッパーの光学的分解能より大きい離間距離をもって配
列された光遮断膜パターン等を備えなければならない。
【００１０】これは、光遮断膜パターン等の間の距離が
ステッパーの光学的分解能よりも短い場合には、光の回
折により感光膜の表面が所望の大きさより大きく露光さ
れてしまうためである。
ステッパーの光学的分解能よりも短い場合には、光の回
折により感光膜の表面が所望の大きさより大きく露光さ
れてしまうためである。
【００１１】従って、従来の半導体素子の微細パターン
形成方法は、前記のように０.３μm以下の微細なパター
ンを形成することができないため１ＧＤＲＡＭ（１Ｇビ
ット容量の Dynamic Random Access Memory）以上の集
積度を有する半導体装置の製造には適しない。
形成方法は、前記のように０.３μm以下の微細なパター
ンを形成することができないため１ＧＤＲＡＭ（１Ｇビ
ット容量の Dynamic Random Access Memory）以上の集
積度を有する半導体装置の製造には適しない。
【００１２】そこで、本発明は以上の課題を鑑み、縮小
露光装置の光学的分解能以下の精密な微細パターンを形
成することができる半導体素子の微細パターン形成方法
を提供することを目的とする。
露光装置の光学的分解能以下の精密な微細パターンを形
成することができる半導体素子の微細パターン形成方法
を提供することを目的とする。
【００１３】更に、本発明の他の目的は、半導体装置の
集積度を向上させることができる半導体素子の微細パタ
ーン形成方法を提供することにある。
集積度を向上させることができる半導体素子の微細パタ
ーン形成方法を提供することにある。
【００１４】
【課題を解決するための手段】以上の課題を解決するた
めに、第１の発明（請求項１乃至１５記載の発明）は、
半導体素子の微細パターン形成方法において、半導体基
板を提供する工程と、半導体基板上に下部層を形成する
工程と、下部層上に第１の感光性膜を形成する工程と、
第１の感光性膜を第１の露光マスクで選択的に除去し、
第１の感光性膜パターンを形成する工程と、第１の感光
性膜パターンを形成した半導体基板上の露出した全表面
上に中間媒介物質層を形成する工程と、中間媒介物質層
上に第２の感光性膜を形成する工程と、第２の感光性膜
を第２の露光マスクで選択的に除去し、第１の感光性膜
パターンの間に位置するように第２の感光性膜パターン
を形成する工程と、第２の感光性膜パターンをマスクに
して、中間媒介物質層を選択的に除去して第１の感光性
膜パターンを露出させる工程と、第１及び第２の感光性
膜パターンをマスクにして、下部層を選択的に除去して
半導体基板上に下部層パターンを形成する工程と、を含
んで構成されることを特徴とする。
めに、第１の発明（請求項１乃至１５記載の発明）は、
半導体素子の微細パターン形成方法において、半導体基
板を提供する工程と、半導体基板上に下部層を形成する
工程と、下部層上に第１の感光性膜を形成する工程と、
第１の感光性膜を第１の露光マスクで選択的に除去し、
第１の感光性膜パターンを形成する工程と、第１の感光
性膜パターンを形成した半導体基板上の露出した全表面
上に中間媒介物質層を形成する工程と、中間媒介物質層
上に第２の感光性膜を形成する工程と、第２の感光性膜
を第２の露光マスクで選択的に除去し、第１の感光性膜
パターンの間に位置するように第２の感光性膜パターン
を形成する工程と、第２の感光性膜パターンをマスクに
して、中間媒介物質層を選択的に除去して第１の感光性
膜パターンを露出させる工程と、第１及び第２の感光性
膜パターンをマスクにして、下部層を選択的に除去して
半導体基板上に下部層パターンを形成する工程と、を含
んで構成されることを特徴とする。
【００１５】また、上記半導体素子の微細パターンを形
成する各工程において、第１及び第２の感光性膜は感光
膜を用いて形成すること、下部層と中間媒介物質層は、
導電性物質で形成すること、中間媒介物質層が形成され
る前に、第１の感光性膜パターンを熱処理してベーキン
グする工程を更に含むとともに、このときの熱処理工程
は、約３００〜４００℃付近の高温で約０.５〜１分間
行うか、約８０〜１２０℃付近の高温で約０.５〜１分
間行うか、或いは約２００〜２４０℃付近の高温で約
０.５〜１分間行うこと、中間媒介物質層は、約１００
乃至１５００オングストロームの厚さに形成するととも
に、プラズマエンハンスド酸化膜（Plasma Enhanced Ox
ide Layer）、或いはＴｉＮ膜かＷＳｉ膜で形成するこ
と、中間媒介物質層と下部層は、プラズマガスを利用し
た乾式エッチング法により選択的にエッチングするこ
と、下部層パターン上部に残る残留層パターン等を除去
する工程をさらに含むとともに、残留層パターン等は、
Ｏ2プラズマガスを利用した乾式エッチング法で除去す
るか、或いは稀釈された硝酸溶液及び硫酸溶液を利用し
た湿式エッチング法で除去すること、を特徴とする。
成する各工程において、第１及び第２の感光性膜は感光
膜を用いて形成すること、下部層と中間媒介物質層は、
導電性物質で形成すること、中間媒介物質層が形成され
る前に、第１の感光性膜パターンを熱処理してベーキン
グする工程を更に含むとともに、このときの熱処理工程
は、約３００〜４００℃付近の高温で約０.５〜１分間
行うか、約８０〜１２０℃付近の高温で約０.５〜１分
間行うか、或いは約２００〜２４０℃付近の高温で約
０.５〜１分間行うこと、中間媒介物質層は、約１００
乃至１５００オングストロームの厚さに形成するととも
に、プラズマエンハンスド酸化膜（Plasma Enhanced Ox
ide Layer）、或いはＴｉＮ膜かＷＳｉ膜で形成するこ
と、中間媒介物質層と下部層は、プラズマガスを利用し
た乾式エッチング法により選択的にエッチングするこ
と、下部層パターン上部に残る残留層パターン等を除去
する工程をさらに含むとともに、残留層パターン等は、
Ｏ2プラズマガスを利用した乾式エッチング法で除去す
るか、或いは稀釈された硝酸溶液及び硫酸溶液を利用し
た湿式エッチング法で除去すること、を特徴とする。
【００１６】この第１の発明（請求項１乃至１５記載の
発明）によれば、本発明の半導体素子の微細パターン形
成方法においては、半導体基板上に形成しようとする微
細パターンに含まれる多数のパターン線から飛越選択し
たパターン線を有する二つの露光マスクを利用して半導
体基板上の感光膜を露光することにより、露光マスクに
よる露光時の光線の回折現象を防ぐことができ、感光膜
にパターン領域及び非パターン領域を正確に区分するこ
とができる。
発明）によれば、本発明の半導体素子の微細パターン形
成方法においては、半導体基板上に形成しようとする微
細パターンに含まれる多数のパターン線から飛越選択し
たパターン線を有する二つの露光マスクを利用して半導
体基板上の感光膜を露光することにより、露光マスクに
よる露光時の光線の回折現象を防ぐことができ、感光膜
にパターン領域及び非パターン領域を正確に区分するこ
とができる。
【００１７】更に、本発明に伴う半導体素子の微細パタ
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
【００１８】第２の発明（請求項１６乃至２０記載）
は、半導体素子の微細パターン形成方法において、半導
体基板を提供する工程と、半導体基板上に下部層と第１
のエッチング対象物質層及び第１の感光性膜を順次形成
する工程と、第１の露光マスクで第１の感光性膜を選択
的に除去して第１の感光性膜パターンを形成する工程
と、第１の感光性膜パターンを形成した半導体基板上の
露出した全表面上に第２の中間媒介物質層を形成する工
程と、第２の中間媒介物質層上に第２の感光性膜を形成
する工程と、第２の露光マスクで第２の感光性膜を選択
的に除去し、第１の感光性膜パターンの間に位置する第
２の感光性膜パターンを形成する工程と、第２の感光性
膜パターンをマスクに、第２の中間媒介物質層を選択的
に除去して第１の感光性膜パターンを露出させる工程
と、第１及び第２の感光性膜パターンをマスクに、第１
の中間媒介物質層と下部層を選択的に除去して第１の中
間媒介物質層パターンと下部層パターンを形成する工程
と、下部層パターン上に残っている残留層等を全て除去
する工程と、を含んで構成されることを特徴とする。
は、半導体素子の微細パターン形成方法において、半導
体基板を提供する工程と、半導体基板上に下部層と第１
のエッチング対象物質層及び第１の感光性膜を順次形成
する工程と、第１の露光マスクで第１の感光性膜を選択
的に除去して第１の感光性膜パターンを形成する工程
と、第１の感光性膜パターンを形成した半導体基板上の
露出した全表面上に第２の中間媒介物質層を形成する工
程と、第２の中間媒介物質層上に第２の感光性膜を形成
する工程と、第２の露光マスクで第２の感光性膜を選択
的に除去し、第１の感光性膜パターンの間に位置する第
２の感光性膜パターンを形成する工程と、第２の感光性
膜パターンをマスクに、第２の中間媒介物質層を選択的
に除去して第１の感光性膜パターンを露出させる工程
と、第１及び第２の感光性膜パターンをマスクに、第１
の中間媒介物質層と下部層を選択的に除去して第１の中
間媒介物質層パターンと下部層パターンを形成する工程
と、下部層パターン上に残っている残留層等を全て除去
する工程と、を含んで構成されることを特徴とする。
【００１９】また、上記半導体素子の微細パターンを形
成する各工程においては、第１及び第２の感光性膜は感
光膜を用いて形成すること、下部層と第１及び第２の中
間媒介物質層は、導電性物質で形成すること、第１の中
間媒介物質層が形成される前に、第１の感光性膜パター
ンを熱処理してベーキングする工程を更に含むこと、下
部層パターン上に残っている残留層等は、プラズマガス
を利用した乾式エッチング方法により除去すること、を
特徴とする。
成する各工程においては、第１及び第２の感光性膜は感
光膜を用いて形成すること、下部層と第１及び第２の中
間媒介物質層は、導電性物質で形成すること、第１の中
間媒介物質層が形成される前に、第１の感光性膜パター
ンを熱処理してベーキングする工程を更に含むこと、下
部層パターン上に残っている残留層等は、プラズマガス
を利用した乾式エッチング方法により除去すること、を
特徴とする。
【００２０】この第２の発明（請求項１６乃至２０記載
の発明）によれば、本発明の半導体素子の微細パターン
形成方法においては、半導体基板上に形成しようとする
微細パターンに含まれる多数のパターン線から飛越選択
したパターン線を有する二つの露光マスクを利用して半
導体基板上の感光膜を露光することにより、露光マスク
による露光時の光線の回折現象を防ぐことができ、感光
膜にパターン領域及び非パターン領域を正確に区分する
ことができる。
の発明）によれば、本発明の半導体素子の微細パターン
形成方法においては、半導体基板上に形成しようとする
微細パターンに含まれる多数のパターン線から飛越選択
したパターン線を有する二つの露光マスクを利用して半
導体基板上の感光膜を露光することにより、露光マスク
による露光時の光線の回折現象を防ぐことができ、感光
膜にパターン領域及び非パターン領域を正確に区分する
ことができる。
【００２１】更に、本発明に伴う半導体素子の微細パタ
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
【００２２】
【発明の実施の形態】以下、本発明による半導体素子の
微細パターン形成方法を添付した図面を参照して詳細に
説明する。
微細パターン形成方法を添付した図面を参照して詳細に
説明する。
【００２３】図１〜図８は、本発明に伴う半導体素子の
微細パターンを形成する際の各段階における半導体素子
の垂直方向の断面図である。
微細パターンを形成する際の各段階における半導体素子
の垂直方向の断面図である。
【００２４】図１は、半導体基板１０上に、第１の薄膜
１１、第２の薄膜１２、及び第１の感光膜１３を順次形
成し、第１の感光膜１３を露光するようすを記載した図
である。
１１、第２の薄膜１２、及び第１の感光膜１３を順次形
成し、第１の感光膜１３を露光するようすを記載した図
である。
【００２５】図１に示すように、先ず、シリコンにより
構成されている半導体基板１０を用意し、半導体基板
１０の上部に、下部層としての第１の薄膜１１、及び第
１の薄膜１１上に第２の薄膜１２を順次形成する。ここ
で、第１の薄膜１１は金属物質を蒸着により形成してパ
ターン形成用に用いる。そして、第２の薄膜１２は中間
媒介層として金属物質を蒸着して形成する。
構成されている半導体基板１０を用意し、半導体基板
１０の上部に、下部層としての第１の薄膜１１、及び第
１の薄膜１１上に第２の薄膜１２を順次形成する。ここ
で、第１の薄膜１１は金属物質を蒸着により形成してパ
ターン形成用に用いる。そして、第２の薄膜１２は中間
媒介層として金属物質を蒸着して形成する。
【００２６】次に、第２の薄膜１２上に第１の感光膜１
３を塗布する。このとき、第１の感光膜１３の代わりに
感光性物質を用いて形成することもできる。
３を塗布する。このとき、第１の感光膜１３の代わりに
感光性物質を用いて形成することもできる。
【００２７】第１の感光膜１３を塗布した後、第１の感
光膜１３を選択的に露光させるために第１の露光マスク
２０を用意する。このとき、第１の露光マスク２０は、
石英（Quartz）よりなる第１の透明基板１６と、第１透
明基板１６の下面に形成された第１の光遮断膜パターン
１７とで構成される。ここで、第１の光遮断膜パターン
１７はクロームにより形成されている。
光膜１３を選択的に露光させるために第１の露光マスク
２０を用意する。このとき、第１の露光マスク２０は、
石英（Quartz）よりなる第１の透明基板１６と、第１透
明基板１６の下面に形成された第１の光遮断膜パターン
１７とで構成される。ここで、第１の光遮断膜パターン
１７はクロームにより形成されている。
【００２８】そして、光線（レーザー光等）１８が第１
の露光マスク２０を介し第１の感光膜１３に照射される
ようにして第１の感光膜１３を選択的に露光する。
の露光マスク２０を介し第１の感光膜１３に照射される
ようにして第１の感光膜１３を選択的に露光する。
【００２９】図２は、半導体基板上に露光により第１の
感光膜パターン１３ａを形成した状態を記載した図であ
る。
感光膜パターン１３ａを形成した状態を記載した図であ
る。
【００３０】図２に示すように、選択的に露光された第
１の感光膜１３を現像及び除去して感光膜パターン１３
ａを形成する。
１の感光膜１３を現像及び除去して感光膜パターン１３
ａを形成する。
【００３１】次に、第１の感光膜パターン１３ａを約３
００〜４００℃付近の温度で約０.５〜１分間熱処理し
てベーキングする。尚、この場合、熱処理工程は約３５
０℃付近で行うことが特に好ましい。
００〜４００℃付近の温度で約０.５〜１分間熱処理し
てベーキングする。尚、この場合、熱処理工程は約３５
０℃付近で行うことが特に好ましい。
【００３２】また、上記熱処理工程に代えて、約８０〜
１２０℃付近の温度で約０.５分間熱処理するか、或い
は約２００〜２４０℃付近の温度で約０.５〜１分間熱
処理してからベーキング（Baking）してもよい。尚、こ
の場合、熱処理工程は約１００℃で約０.５分間行うか、
又は約２２０℃で約１分間行うことが特に好ましい。
１２０℃付近の温度で約０.５分間熱処理するか、或い
は約２００〜２４０℃付近の温度で約０.５〜１分間熱
処理してからベーキング（Baking）してもよい。尚、こ
の場合、熱処理工程は約１００℃で約０.５分間行うか、
又は約２２０℃で約１分間行うことが特に好ましい。
【００３３】図３は、高温熱処理工程及びベーキング工
程により形成されるベーキングされた第１の感光膜パタ
ーン１３ｂ上にＰＥ酸化膜２１を形成した状態を記載し
た図である。
程により形成されるベーキングされた第１の感光膜パタ
ーン１３ｂ上にＰＥ酸化膜２１を形成した状態を記載し
た図である。
【００３４】図３記載のように、高温熱処理工程及びベ
ーキング工程により、第１の感光膜パターン１３ａは薄
い厚さを有するベーキングされた第１の感光膜パターン
１３ｂに変化する。
ーキング工程により、第１の感光膜パターン１３ａは薄
い厚さを有するベーキングされた第１の感光膜パターン
１３ｂに変化する。
【００３５】次に、ベーキングされた第１の感光膜パタ
ーン１３ｂと選択的に露出された第２の薄膜１２の上部
に、中間媒介物質層としてのプラズマエンハンスメント
酸化膜（Plasma Enhancement Oxide Layer；以下、ＰＥ
酸化膜２１と記す）２１を形成する。このとき、ＰＥ酸
化膜２１は約１００乃至１５００オングストロームの厚
さを有するよう形成する。
ーン１３ｂと選択的に露出された第２の薄膜１２の上部
に、中間媒介物質層としてのプラズマエンハンスメント
酸化膜（Plasma Enhancement Oxide Layer；以下、ＰＥ
酸化膜２１と記す）２１を形成する。このとき、ＰＥ酸
化膜２１は約１００乃至１５００オングストロームの厚
さを有するよう形成する。
【００３６】ＰＥ酸化膜２１を形成するのは、後続工程
で形成される感光膜（図示省略）の表面が均一になるよ
うにするためと、感光膜の露光時に感光膜に十分な光量
が伝えられるようにするためである。これは、ベーキン
グされた第１の感光膜パターン１３ｂが光を吸収できな
いようにすることに基づいている。
で形成される感光膜（図示省略）の表面が均一になるよ
うにするためと、感光膜の露光時に感光膜に十分な光量
が伝えられるようにするためである。これは、ベーキン
グされた第１の感光膜パターン１３ｂが光を吸収できな
いようにすることに基づいている。
【００３７】更にまた、ＰＥ酸化膜２１は、露光した部
分の第２の感光膜（図示省略）が完全に除去されるよう
にし、第２の薄膜１２及び第１の薄膜１１のエッチング
工程の際にパターンの幅が変化しないよう維持安定させ
る役割を果している。
分の第２の感光膜（図示省略）が完全に除去されるよう
にし、第２の薄膜１２及び第１の薄膜１１のエッチング
工程の際にパターンの幅が変化しないよう維持安定させ
る役割を果している。
【００３８】尚、ＰＥ酸化膜２１の代りにタングステン
−シリコン膜(ＷＳｉ）又は、チタニウム合金（例え
ば、ＴｉＮ）膜を用いても上記のような効果を得ること
ができる。
−シリコン膜(ＷＳｉ）又は、チタニウム合金（例え
ば、ＴｉＮ）膜を用いても上記のような効果を得ること
ができる。
【００３９】図４は、ＰＥ酸化膜２１の上部に第２の感
光膜２２を形成し、第２の感光膜２２を露光するようす
を記載した図である。
光膜２２を形成し、第２の感光膜２２を露光するようす
を記載した図である。
【００４０】図４に示すように、ＰＥ酸化膜２１の上部
に均一な表面を有するよう第２の感光膜２２を塗布形成
する。尚、第２の感光膜２２の代りに感光性物質を用い
て形成してもよい。
に均一な表面を有するよう第２の感光膜２２を塗布形成
する。尚、第２の感光膜２２の代りに感光性物質を用い
て形成してもよい。
【００４１】次に、第２の感光膜２２を選択的に露光さ
せるため第２の露光マスク３０を用意する。第２の露光
マスク３０は、石英（Quartz）でなる第２の透明基板２
６と、第２の透明基板２６の下面に形成された第２の光
遮断膜パターン２７とで構成されている。ここで、第２
の光遮断膜パターン２７はクローム（Ｃｒ）で形成され
ている。
せるため第２の露光マスク３０を用意する。第２の露光
マスク３０は、石英（Quartz）でなる第２の透明基板２
６と、第２の透明基板２６の下面に形成された第２の光
遮断膜パターン２７とで構成されている。ここで、第２
の光遮断膜パターン２７はクローム（Ｃｒ）で形成され
ている。
【００４２】このとき、第２の光遮断膜パターン２７
は、第１の光遮断膜パターン１７（図１参照）との中間
地点に位置するようにし、第１の光遮断膜パターン１７
とは重畳されないようにする。
は、第１の光遮断膜パターン１７（図１参照）との中間
地点に位置するようにし、第１の光遮断膜パターン１７
とは重畳されないようにする。
【００４３】即ち、第１の光遮断膜パターン１７を近接
したパターンと光線の波長に比べ大きい距離を置いて離
隔し、光線の回折現象が生じないようにし、更に、第２
の光遮断膜パターン２７も近接したパターンと光線の波
長に比べより大きい距離を置いて離隔し、光線の回折現
象を防ぐようにする。
したパターンと光線の波長に比べ大きい距離を置いて離
隔し、光線の回折現象が生じないようにし、更に、第２
の光遮断膜パターン２７も近接したパターンと光線の波
長に比べより大きい距離を置いて離隔し、光線の回折現
象を防ぐようにする。
【００４４】そして、光線（レーザー光等）２８が第２
の露光マスク３０を介して第２の感光膜２２に照射され
るようにし、第２の感光膜２２を選択的に露光する。
の露光マスク３０を介して第２の感光膜２２に照射され
るようにし、第２の感光膜２２を選択的に露光する。
【００４５】図５は、露光により第２の感光膜パターン
２２ａを形成した状態を記載した図である。
２２ａを形成した状態を記載した図である。
【００４６】図５に示すように、第２の感光膜２２のう
ち露光した部分等を現像工程により除去して第２の感光
膜パターン２２ａを形成する。
ち露光した部分等を現像工程により除去して第２の感光
膜パターン２２ａを形成する。
【００４７】この際、第２の感光膜パターン２２ａは、
図３でのベーキングされた第１の感光膜パターン１３ｂ
の間の中間に位置し、ＰＥ酸化膜２１を選択的に露出さ
せる。
図３でのベーキングされた第１の感光膜パターン１３ｂ
の間の中間に位置し、ＰＥ酸化膜２１を選択的に露出さ
せる。
【００４８】図６は、露出したＰＥ酸化膜２１をプラズ
マガス３１により除去してＰＥ酸化膜パターン２１ａ及
び第２の薄膜パターン１２ａを形成した状態を記載した
図である。
マガス３１により除去してＰＥ酸化膜パターン２１ａ及
び第２の薄膜パターン１２ａを形成した状態を記載した
図である。
【００４９】図６に示すように、第２の感光膜パターン
２２ａにより露出したＰＥ酸化膜２１をプラズマガス３
１を利用した乾式エッチング工程により除去してＰＥ酸
化膜パターン２１ａを形成する。このとき、第２の薄膜
１２は、第２の感光膜パターン２２ａとベーキングされ
た第１の感光膜パターン１３ｂにより露出された状態に
なる。
２２ａにより露出したＰＥ酸化膜２１をプラズマガス３
１を利用した乾式エッチング工程により除去してＰＥ酸
化膜パターン２１ａを形成する。このとき、第２の薄膜
１２は、第２の感光膜パターン２２ａとベーキングされ
た第１の感光膜パターン１３ｂにより露出された状態に
なる。
【００５０】そして、第２の感光膜パターン２２ａとベ
ーキングされた第１の感光膜パターン１３ｂをマスクに
選択的に露出した第２の薄膜１２を、プラズマガス３１
を利用した乾式エッチング工程により除去して第２の薄
膜パターン１２ａを形成する。
ーキングされた第１の感光膜パターン１３ｂをマスクに
選択的に露出した第２の薄膜１２を、プラズマガス３１
を利用した乾式エッチング工程により除去して第２の薄
膜パターン１２ａを形成する。
【００５１】この際、第２の感光パターン１２ａは、ベ
ーキングされた第１の感光膜パターン１３ｂ及びＰＥ酸
化膜パターン２１ａの下部に位置し、第１の薄膜１１を
選択的に露出させる。
ーキングされた第１の感光膜パターン１３ｂ及びＰＥ酸
化膜パターン２１ａの下部に位置し、第１の薄膜１１を
選択的に露出させる。
【００５２】図７は、第１の薄膜１１の露出部分をプラ
ズマガスにより選択的に除去して第１の薄膜パターン１
１ａを形成した状態を記載した図である。
ズマガスにより選択的に除去して第１の薄膜パターン１
１ａを形成した状態を記載した図である。
【００５３】図７に示すように、第２の感光膜パターン
２２ａとベーキングされた第１の感光膜パターン１３ｂ
をマスクに、第１の薄膜１１の露出部分をプラズマガス
を利用した乾式エッチング工程により選択的に除去して
第１の薄膜パターン１１ａを形成する。
２２ａとベーキングされた第１の感光膜パターン１３ｂ
をマスクに、第１の薄膜１１の露出部分をプラズマガス
を利用した乾式エッチング工程により選択的に除去して
第１の薄膜パターン１１ａを形成する。
【００５４】この際、エッチング工程により半導体基板
１０の表面が選択的に露出されるとともに、第２の感光
膜パターン２２ａはプラズマ ガスによるエッチング工
程の際に大部分除去され残りの感光膜２２ｂのみ残るこ
とになる。
１０の表面が選択的に露出されるとともに、第２の感光
膜パターン２２ａはプラズマ ガスによるエッチング工
程の際に大部分除去され残りの感光膜２２ｂのみ残るこ
とになる。
【００５５】図８は、半導体基板１０上に第１の薄膜パ
ターン１１ａが形成された状態を記載した図である。
ターン１１ａが形成された状態を記載した図である。
【００５６】図８に示すように、第１の薄膜パターン１
１ａの上部に積層された第２の薄膜パターン１２ａと、
ＰＥ酸化膜パターン２１ａ及び残りの感光膜２２ｂをＯ
2プラズマガスを利用した乾式エッチング工程により全
て除去し、第１の薄膜パターン１１ａのみ残るようにす
ることにより微細パターンを完成する。
１ａの上部に積層された第２の薄膜パターン１２ａと、
ＰＥ酸化膜パターン２１ａ及び残りの感光膜２２ｂをＯ
2プラズマガスを利用した乾式エッチング工程により全
て除去し、第１の薄膜パターン１１ａのみ残るようにす
ることにより微細パターンを完成する。
【００５７】尚、上記乾式エッチング工程の代りに稀釈
された硝酸溶液及び硫酸溶液を利用した湿式エッチング
工程を利用してもよい。
された硝酸溶液及び硫酸溶液を利用した湿式エッチング
工程を利用してもよい。
【００５８】以上のように、本実施の形態に係わる半導
体素子の微細パターン形成方法においては、半導体基板
１０を提供し、半導体基板１０上に第１の薄膜１１と第
２の薄膜１２を形成し、第２の薄膜１２上に第１の感光
膜１３を形成し、第１の感光膜１３を第１の露光マスク
２０で選択的に除去して第１の感光膜パターン１３ａを
形成し、第１の感光膜パターン１３ａを熱処理及びベー
キングして形成されたベーキングされた第１の感光膜パ
ターン１３ｂと露出した第２の薄膜１２の表面上に中間
媒介物質層であるＰＥ酸化膜２１を形成し、ＰＥ酸化膜
２１上に第２の感光膜２２を形成し、第２の感光膜２２
を第２の露光マスク３０で選択的に除去してベーキング
された第１の感光膜パターン１３ｂの間に第２の感光膜
パターン２２ａを形成し、第２の感光膜パターン２２ａ
をマスクに、ＰＥ酸化膜２１を選択的に除去してベーキ
ングされた第１の感光膜パターン１３ｂを露出させ、第
１及び第２の感光膜パターン１３ｂ,２２ａをマスク
に、第１の薄膜１１を選択的に除去して第１の薄膜パタ
ーン１１ａを形成することにより、精密な微細パターン
の形成が可能となる。
体素子の微細パターン形成方法においては、半導体基板
１０を提供し、半導体基板１０上に第１の薄膜１１と第
２の薄膜１２を形成し、第２の薄膜１２上に第１の感光
膜１３を形成し、第１の感光膜１３を第１の露光マスク
２０で選択的に除去して第１の感光膜パターン１３ａを
形成し、第１の感光膜パターン１３ａを熱処理及びベー
キングして形成されたベーキングされた第１の感光膜パ
ターン１３ｂと露出した第２の薄膜１２の表面上に中間
媒介物質層であるＰＥ酸化膜２１を形成し、ＰＥ酸化膜
２１上に第２の感光膜２２を形成し、第２の感光膜２２
を第２の露光マスク３０で選択的に除去してベーキング
された第１の感光膜パターン１３ｂの間に第２の感光膜
パターン２２ａを形成し、第２の感光膜パターン２２ａ
をマスクに、ＰＥ酸化膜２１を選択的に除去してベーキ
ングされた第１の感光膜パターン１３ｂを露出させ、第
１及び第２の感光膜パターン１３ｂ,２２ａをマスク
に、第１の薄膜１１を選択的に除去して第１の薄膜パタ
ーン１１ａを形成することにより、精密な微細パターン
の形成が可能となる。
【００５９】
【発明の効果】本発明（第１の発明、若しくは第２の発
明）によれば、本発明の半導体素子の微細パターン形成
方法においては、半導体基板上に形成しようとする微細
パターンに含まれる多数のパターン線から飛越選択した
パターン線を有する二つの露光マスクを利用して半導体
基板上の感光膜を露光することにより、露光マスクによ
る露光時の光線の回折現象を防ぐことができ、感光膜に
パターン領域及び非パターン領域を正確に区分すること
ができる。
明）によれば、本発明の半導体素子の微細パターン形成
方法においては、半導体基板上に形成しようとする微細
パターンに含まれる多数のパターン線から飛越選択した
パターン線を有する二つの露光マスクを利用して半導体
基板上の感光膜を露光することにより、露光マスクによ
る露光時の光線の回折現象を防ぐことができ、感光膜に
パターン領域及び非パターン領域を正確に区分すること
ができる。
【００６０】更に、本発明に伴う半導体素子の微細パタ
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
ーン形成方法においては、二つの露光マスクを利用して
微細パターンを形成するため、一つの露光マスクを利用
して微細パターンを形成する場合より２倍以上の光学的
分解能を得ることができ、非常に大きいマージンを有す
る微細パターンが形成できる。そして、このように、光
学的分解能及び工程マージンが向上することにより既存
のステッパ（ステップアンドリピート式の投影縮小露光
装置）を利用して微細パターンを精密に形成することが
できるので、１ＧＤＲＡＭ以上の超高集積素子に適する
半導体素子の微細パターン形成方法が提供できるように
なる。
【図１】半導体基板１０上に、第１の薄膜１１、第２の
薄膜１２、及び第１の感光膜１３を順次形成し、第１の
感光膜１３を露光するようすを記載した図である。
薄膜１２、及び第１の感光膜１３を順次形成し、第１の
感光膜１３を露光するようすを記載した図である。
【図２】半導体基板上に露光により第１の感光膜パター
ン１３ａを形成した状態を記載した図である。
ン１３ａを形成した状態を記載した図である。
【図３】高温熱処理工程及びベーキング工程により形成
されたベーキング感光膜パターン１３ｂ上にＰＥ酸化膜
２１を形成した状態を記載した図である。
されたベーキング感光膜パターン１３ｂ上にＰＥ酸化膜
２１を形成した状態を記載した図である。
【図４】ＰＥ酸化膜２１の上部に第２の感光膜２２を形
成し、第２の感光膜２２を露光するようすを記載した図
である。
成し、第２の感光膜２２を露光するようすを記載した図
である。
【図５】露光により第２の感光膜パターン２２ａを形成
した状態を記載した図である。
した状態を記載した図である。
【図６】露出したＰＥ酸化膜２１をプラズマガス３１に
より除去してＰＥ酸化膜パターン２１ａ及び第２の薄膜
パターン１２ａを形成した状態を記載した図である。
より除去してＰＥ酸化膜パターン２１ａ及び第２の薄膜
パターン１２ａを形成した状態を記載した図である。
【図７】第１の薄膜１１の露出部分をプラズマガスによ
り選択的に除去して第１の薄膜パターン１１ａを形成し
た状態を記載した図である。
り選択的に除去して第１の薄膜パターン１１ａを形成し
た状態を記載した図である。
【図８】半導体基板１０上に第１の薄膜パターン１１ａ
が形成された状態を記載した図である。
が形成された状態を記載した図である。
１０ 半導体基板 １１ 第１の薄膜 １１ａ 第１の薄膜パターン １２ 第２の薄膜 １２ａ 第２の薄膜パターン １３ 第１の感光膜 １３ａ 第１の感光膜パターン １３ｂ ベーキングされた第１の感光膜パターン １６ 第１の透明基板（石英基板） １７ 第１の光遮断膜パターン １８ 光線 ２０ 第１の露光マスク ２１ ＰＥ酸化膜 ２１ａ ＰＥ酸化膜パターン ２２ 第２の感光膜 ２２ａ 第２の感光膜パターン ２６ 第２の透明基板（石英基板） ２７ 第２の光遮断膜パターン ２８ 光線 ３０ 第２の露光マスク ３１ プラズマガス
Claims (20)
- 【請求項１】半導体基板を提供する工程と、 前記半導体基板上に下部層を形成する工程と、 前記下部層上に第１の感光性膜を形成する工程と、 前記第１の感光性膜を第１の露光マスクで選択的に除去
し、第１の感光性膜パターンを形成する工程と、 前記第１の感光性膜パターンを形成した半導体基板上の
露出した全表面上に中間媒介物質層を形成する工程と、 前記中間媒介物質層上に第２の感光性膜を形成する工程
と、 前記第２の感光性膜を第２の露光マスクで選択的に除去
し、前記第１の感光性膜パターンの間に位置するように
第２の感光性膜パターンを形成する工程と、 前記第２の感光性膜パターンをマスクにして、前記中間
媒介物質層を選択的に除去して前記第１の感光性膜パタ
ーンを露出させる工程と、 前記第１及び第２の感光性膜パターンをマスクにして、
前記下部層を選択的に除去して前記半導体基板上に下部
層パターンを形成する工程と、 を含んで構成されることを特徴とする半導体素子の微細
パターン形成方法。 - 【請求項２】前記第１及び第２の感光性膜は感光膜を用
いて形成することを特徴とする請求項１記載の半導体素
子の微細パターン形成方法。 - 【請求項３】前記下部層と前記中間媒介物質層は、導電
性物質で形成することを特徴とする請求項１記載の半導
体素子の微細パターン形成方法。 - 【請求項４】前記中間媒介物質層が形成される前に、第
１の感光性膜パターンを熱処理してベーキングする工程
を更に含むことを特徴とする請求項１記載の半導体素子
の微細パターン形成方法。 - 【請求項５】前記熱処理工程は、約３００〜４００℃付
近の高温で約０.５〜１分間行うことを特徴とする請求
項４記載の半導体素子の微細パターン形成方法。 - 【請求項６】前記熱処理工程は、約８０〜１２０℃付近
の高温で約０.５〜１分間行うことを特徴とする請求項
４記載の半導体素子の微細パターン形成方法。 - 【請求項７】前記熱処理工程は、約２００〜２４０℃付
近の高温で約０.５〜１分間行うことを特徴とする請求
項４記載の半導体素子の微細パターン形成方法。 - 【請求項８】前記中間媒介物質層は、約１００乃至１５
００オングストロームの厚さに形成することを特徴とす
る請求項１記載の半導体素子の微細パターン形成方法。 - 【請求項９】前記中間媒介物質層は、プラズマエンハン
スド酸化膜（Plasma Enhanced Oxide Layer）で形成す
ることを特徴とする請求項１記載の半導体素子の微細パ
ターン形成方法。 - 【請求項１０】前記中間媒介物質層は、ＴｉＮ膜で形成
することを特徴とする請求項１記載の半導体素子の微細
パターン形成方法。 - 【請求項１１】前記中間媒介物質層は、ＷＳｉ膜で形成
することを特徴とする請求項１記載の半導体素子の微細
パターン形成方法。 - 【請求項１２】前記中間媒介物質層と前記下部層は、プ
ラズマガスを利用した乾式エッチング法により選択的に
エッチングすることを特徴とする請求項１記載の半導体
素子の微細パターン形成方法。 - 【請求項１３】前記下部層パターン上部に残る残留層パ
ターン等を除去する工程をさらに含むことを特徴とする
請求項１記載の半導体素子の微細パターン形成方法。 - 【請求項１４】前記残留層パターン等は、Ｏ2プラズマ
ガスを利用した乾式エッチング法で除去することを特徴
とする請求項１３記載の半導体素子の微細パターン形成
方法。 - 【請求項１５】前記残留層パターン等は、稀釈された硝
酸溶液及び硫酸溶液を利用した湿式エッチング法で除去
することを特徴とする請求項１３記載の半導体素子の微
細パターン形成方法。 - 【請求項１６】半導体基板を提供する工程と、 前記半導体基板上に下部層、第１の中間媒介物質層、及
び第１の感光性膜を順次形成する工程と、 第１の露光マスクで前記第１の感光性膜を選択的に除去
して第１の感光性膜パターンを形成する工程と、 前記第１の感光性膜パターンを形成した半導体基板上の
露出した全表面上に第２の中間媒介物質層を形成する工
程と、 前記第２の中間媒介物質層上に第２の感光性膜を形成す
る工程と、 前記第２の露光マスクで前記第２の感光性膜を選択的に
除去し、前記第１の感光性膜パターンの間に位置する第
２の感光性膜パターンを形成する工程と、 前記第２の感光性膜パターンをマスクに、前記第２の中
間媒介物質層を選択的に除去して前記第１の感光性膜パ
ターンを露出させる工程と、 前記第１及び第２の感光性膜パターンをマスクに、前記
第１の中間媒介物質層と前記下部層を選択的に除去して
第１の中間媒介物質層パターンと下部層パターンを形成
する工程と、 前記下部層パターン上に残っている残留層等を全て除去
する工程と、 を含んで構成されることを特徴とする半導体素子の微細
パターン形成方法。 - 【請求項１７】前記第１及び第２の感光性膜は感光膜を
用いて形成することを特徴とする請求項１６記載の半導
体素子の微細パターン形成方法。 - 【請求項１８】前記下部層と前記第１及び第２の中間媒
介物質層は、導電性物質で形成することを特徴とする請
求項１６記載の半導体素子の微細パターン形成方法。 - 【請求項１９】前記第１の中間媒介物質層が形成される
前に、第１の感光性膜パターンを熱処理してベーキング
する工程を更に含むことを特徴とする請求項１６記載の
半導体素子の微細パターン形成方法。 - 【請求項２０】前記下部層パターン上に残っている残留
層等は、プラズマガスを利用した乾式エッチング方法に
より除去することを特徴とする請求項１６記載の半導体
素子の微細パターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066023A KR100206597B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 장치의 미세패턴 제조방법 |
| KR1995P-66023 | 1995-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205081A true JPH09205081A (ja) | 1997-08-05 |
| JP2757983B2 JP2757983B2 (ja) | 1998-05-25 |
Family
ID=19447200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351625A Expired - Lifetime JP2757983B2 (ja) | 1995-12-29 | 1996-12-27 | 半導体素子の微細パターン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6015650A (ja) |
| JP (1) | JP2757983B2 (ja) |
| KR (1) | KR100206597B1 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060003A (ja) * | 1999-06-29 | 2001-03-06 | Hyundai Electronics Ind Co Ltd | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 |
| EP1100120A2 (en) * | 1999-11-10 | 2001-05-16 | The Boeing Company | Thin film devices and method for fabricating thin film devices |
| JP2007180489A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| WO2008038526A1 (fr) * | 2006-09-28 | 2008-04-03 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif, et matériau pour formation de film d'enrobage |
| WO2008041468A1 (fr) * | 2006-09-29 | 2008-04-10 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif |
| JP2008089711A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2008172211A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| WO2008149988A1 (ja) * | 2007-06-08 | 2008-12-11 | Tokyo Electron Limited | パターニング方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| JP2009169267A (ja) * | 2008-01-18 | 2009-07-30 | Tokyo Ohka Kogyo Co Ltd | レジストパターン形成方法 |
| JP2009272641A (ja) * | 2009-05-08 | 2009-11-19 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び半導体装置 |
| JP2009272558A (ja) * | 2008-05-09 | 2009-11-19 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、半導体装置及び半導体製造装置 |
| WO2009154114A1 (ja) * | 2008-06-16 | 2009-12-23 | 住友化学株式会社 | レジスト処理方法 |
| WO2010001525A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | パターン形成方法 |
| JP2010034554A (ja) * | 2008-07-25 | 2010-02-12 | Asml Netherlands Bv | マスクパターンセットを設計する方法、マスクパターンセット、及びデバイス製造方法 |
| JP2010509783A (ja) * | 2006-11-14 | 2010-03-25 | エヌエックスピー ビー ヴィ | フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法 |
| JP2010103497A (ja) * | 2008-09-29 | 2010-05-06 | Tokyo Electron Ltd | マスクパターンの形成方法、微細パターンの形成方法及び成膜装置 |
| US7871908B2 (en) | 2008-12-05 | 2011-01-18 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
| US8263320B2 (en) | 2007-09-07 | 2012-09-11 | Tokyo Electron Limited | Method, program and system for processing substrate |
| TWI426344B (zh) * | 2006-10-17 | 2014-02-11 | Samsung Electronics Co Ltd | 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7177849B2 (en) * | 2000-07-13 | 2007-02-13 | International Business Machines Corporation | Method for validating an electronic payment by a credit/debit card |
| US6656667B2 (en) * | 2001-03-14 | 2003-12-02 | United Microelectronics Corp. | Multiple resist layer photolithographic process |
| US6998198B2 (en) * | 2001-11-30 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
| US6872506B2 (en) * | 2002-06-25 | 2005-03-29 | Brewer Science Inc. | Wet-developable anti-reflective compositions |
| US6740469B2 (en) | 2002-06-25 | 2004-05-25 | Brewer Science Inc. | Developer-soluble metal alkoxide coatings for microelectronic applications |
| EP1673801B1 (en) * | 2003-10-15 | 2014-04-09 | Brewer Science, Inc. | Developer-soluble materials and methods of using the same in via-first dual damascene applications |
| US20050255410A1 (en) * | 2004-04-29 | 2005-11-17 | Guerrero Douglas J | Anti-reflective coatings using vinyl ether crosslinkers |
| US20070207406A1 (en) * | 2004-04-29 | 2007-09-06 | Guerrero Douglas J | Anti-reflective coatings using vinyl ether crosslinkers |
| US7704680B2 (en) * | 2006-06-08 | 2010-04-27 | Advanced Micro Devices, Inc. | Double exposure technology using high etching selectivity |
| US7914974B2 (en) | 2006-08-18 | 2011-03-29 | Brewer Science Inc. | Anti-reflective imaging layer for multiple patterning process |
| US8236592B2 (en) * | 2007-01-12 | 2012-08-07 | Globalfoundries Inc. | Method of forming semiconductor device |
| US8124323B2 (en) * | 2007-09-25 | 2012-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for patterning a photosensitive layer |
| US20090104566A1 (en) * | 2007-10-19 | 2009-04-23 | International Business Machines Corporation | Process of multiple exposures with spin castable film |
| US8133659B2 (en) * | 2008-01-29 | 2012-03-13 | Brewer Science Inc. | On-track process for patterning hardmask by multiple dark field exposures |
| US20090253080A1 (en) * | 2008-04-02 | 2009-10-08 | Dammel Ralph R | Photoresist Image-Forming Process Using Double Patterning |
| US20090253081A1 (en) * | 2008-04-02 | 2009-10-08 | David Abdallah | Process for Shrinking Dimensions Between Photoresist Pattern Comprising a Pattern Hardening Step |
| US7862982B2 (en) * | 2008-06-12 | 2011-01-04 | International Business Machines Corporation | Chemical trim of photoresist lines by means of a tuned overcoat material |
| JP2010027978A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Corp | パターン形成方法 |
| US20100040838A1 (en) * | 2008-08-15 | 2010-02-18 | Abdallah David J | Hardmask Process for Forming a Reverse Tone Image |
| US9640396B2 (en) * | 2009-01-07 | 2017-05-02 | Brewer Science Inc. | Spin-on spacer materials for double- and triple-patterning lithography |
| JP2010161162A (ja) | 2009-01-07 | 2010-07-22 | Tokyo Electron Ltd | 微細パターンの形成方法 |
| US8084186B2 (en) | 2009-02-10 | 2011-12-27 | Az Electronic Materials Usa Corp. | Hardmask process for forming a reverse tone image using polysilazane |
| US8299567B2 (en) | 2010-11-23 | 2012-10-30 | International Business Machines Corporation | Structure of metal e-fuse |
| US8916337B2 (en) | 2012-02-22 | 2014-12-23 | International Business Machines Corporation | Dual hard mask lithography process |
| KR20210128545A (ko) * | 2020-04-16 | 2021-10-27 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4253888A (en) * | 1978-06-16 | 1981-03-03 | Matsushita Electric Industrial Co., Ltd. | Pretreatment of photoresist masking layers resulting in higher temperature device processing |
| US4820611A (en) * | 1987-04-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Titanium nitride as an antireflection coating on highly reflective layers for photolithography |
| JP2737225B2 (ja) * | 1989-03-27 | 1998-04-08 | 松下電器産業株式会社 | 微細パターン形成材料およびパターン形成方法 |
| EP0394597A1 (en) * | 1989-04-28 | 1990-10-31 | International Business Machines Corporation | Follow-up System for Monitoring the Etching Process in an RIE Equipment and its Application to Producing High-resolution and Reproducible Patterns |
| US5126231A (en) * | 1990-02-26 | 1992-06-30 | Applied Materials, Inc. | Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch |
| US5229257A (en) * | 1990-04-30 | 1993-07-20 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions |
| US5476753A (en) * | 1991-07-22 | 1995-12-19 | Matsushita Electric Industrial Co., Ltd. | Fine pattern forming method |
| JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
| US5494839A (en) * | 1994-05-03 | 1996-02-27 | United Microelectronics Corporation | Dual photo-resist process for fabricating high density DRAM |
| US5652084A (en) * | 1994-12-22 | 1997-07-29 | Cypress Semiconductor Corporation | Method for reduced pitch lithography |
-
1995
- 1995-12-29 KR KR1019950066023A patent/KR100206597B1/ko not_active IP Right Cessation
-
1996
- 1996-12-27 JP JP8351625A patent/JP2757983B2/ja not_active Expired - Lifetime
- 1996-12-27 US US08/777,202 patent/US6015650A/en not_active Expired - Lifetime
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060003A (ja) * | 1999-06-29 | 2001-03-06 | Hyundai Electronics Ind Co Ltd | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 |
| EP1100120A2 (en) * | 1999-11-10 | 2001-05-16 | The Boeing Company | Thin film devices and method for fabricating thin film devices |
| EP1100120A3 (en) * | 1999-11-10 | 2004-02-04 | The Boeing Company | Thin film devices and method for fabricating thin film devices |
| US6916720B2 (en) | 1999-11-10 | 2005-07-12 | Hughes Electronics Corporation | Thin film devices and method for fabricating thin film devices |
| JP2007180489A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2008083537A (ja) * | 2006-09-28 | 2008-04-10 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
| US8124312B2 (en) | 2006-09-28 | 2012-02-28 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming pattern, and material for forming coating film |
| WO2008038526A1 (fr) * | 2006-09-28 | 2008-04-03 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif, et matériau pour formation de film d'enrobage |
| WO2008041468A1 (fr) * | 2006-09-29 | 2008-04-10 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif |
| JP2008089711A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| US8178284B2 (en) | 2006-09-29 | 2012-05-15 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming pattern |
| TWI426344B (zh) * | 2006-10-17 | 2014-02-11 | Samsung Electronics Co Ltd | 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法 |
| JP2010509783A (ja) * | 2006-11-14 | 2010-03-25 | エヌエックスピー ビー ヴィ | フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法 |
| JP2008172211A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP4659856B2 (ja) * | 2007-06-08 | 2011-03-30 | 東京エレクトロン株式会社 | 微細パターンの形成方法 |
| US8383522B2 (en) | 2007-06-08 | 2013-02-26 | Tokyo Electron Limited | Micro pattern forming method |
| JP2009016815A (ja) * | 2007-06-08 | 2009-01-22 | Tokyo Electron Ltd | 微細パターンの形成方法 |
| US7989354B2 (en) | 2007-06-08 | 2011-08-02 | Tokyo Electron Limited | Patterning method |
| WO2008149988A1 (ja) * | 2007-06-08 | 2008-12-11 | Tokyo Electron Limited | パターニング方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| US8263320B2 (en) | 2007-09-07 | 2012-09-11 | Tokyo Electron Limited | Method, program and system for processing substrate |
| JP2009169267A (ja) * | 2008-01-18 | 2009-07-30 | Tokyo Ohka Kogyo Co Ltd | レジストパターン形成方法 |
| US8535479B2 (en) | 2008-05-09 | 2013-09-17 | Hitachi Kokusai Electric Inc. | Manufacturing method of semiconductor device, and semiconductor device |
| JP2009272558A (ja) * | 2008-05-09 | 2009-11-19 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、半導体装置及び半導体製造装置 |
| WO2009154114A1 (ja) * | 2008-06-16 | 2009-12-23 | 住友化学株式会社 | レジスト処理方法 |
| JP2010016259A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | パターン形成方法 |
| WO2010001525A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | パターン形成方法 |
| US7998658B2 (en) | 2008-07-04 | 2011-08-16 | Panasonic Corporation | Pattern forming method |
| JP2010034554A (ja) * | 2008-07-25 | 2010-02-12 | Asml Netherlands Bv | マスクパターンセットを設計する方法、マスクパターンセット、及びデバイス製造方法 |
| US8142964B2 (en) * | 2008-07-25 | 2012-03-27 | Asml Netherlands B.V. | Method of designing sets of mask patterns, sets of mask patterns, and device manufacturing method |
| JP4638550B2 (ja) * | 2008-09-29 | 2011-02-23 | 東京エレクトロン株式会社 | マスクパターンの形成方法、微細パターンの形成方法及び成膜装置 |
| JP2010103497A (ja) * | 2008-09-29 | 2010-05-06 | Tokyo Electron Ltd | マスクパターンの形成方法、微細パターンの形成方法及び成膜装置 |
| US7871908B2 (en) | 2008-12-05 | 2011-01-18 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
| JP2009272641A (ja) * | 2009-05-08 | 2009-11-19 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757983B2 (ja) | 1998-05-25 |
| US6015650A (en) | 2000-01-18 |
| KR100206597B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757983B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US5741625A (en) | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material | |
| US5723236A (en) | Photomasks and a manufacturing method thereof | |
| JPH04136854A (ja) | 半導体装置の製造方法 | |
| JP2000181048A (ja) | フォトマスクおよびその製造方法、並びにそれを用いた露光方法 | |
| US5547788A (en) | Mask and method for manufacturing the same | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JP2001060003A (ja) | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 | |
| JP3312703B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| US6428938B1 (en) | Phase-shift mask for printing high-resolution images and a method of fabrication | |
| JP3353744B2 (ja) | パターンの形成方法 | |
| JPH06130647A (ja) | 光学マスク及びその欠陥修正方法 | |
| JPH0446346A (ja) | 半導体装置の製造方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JP3344098B2 (ja) | ハーフトーン方式位相シフトマスク及びレジスト露光方法 | |
| JP3173314B2 (ja) | 位相シフトマスクの製造方法 | |
| JP3308021B2 (ja) | 位相シフトフォトマスクブランク及び位相シフトフォトマスク | |
| JP3422054B2 (ja) | 光学マスクおよびその製造方法 | |
| JPH10333318A (ja) | 位相シフトフォトマスク及びその製造方法 | |
| JPH06140300A (ja) | 露光方法 | |
| JP3225673B2 (ja) | 位相シフト・マスクの製造方法 | |
| KR101034540B1 (ko) | 위상 반전 마스크 제조 방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |