TWI426344B - 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法 - Google Patents

形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法 Download PDF

Info

Publication number
TWI426344B
TWI426344B TW096128422A TW96128422A TWI426344B TW I426344 B TWI426344 B TW I426344B TW 096128422 A TW096128422 A TW 096128422A TW 96128422 A TW96128422 A TW 96128422A TW I426344 B TWI426344 B TW I426344B
Authority
TW
Taiwan
Prior art keywords
hard mask
mask layer
sacrificial pattern
pattern
forming
Prior art date
Application number
TW096128422A
Other languages
English (en)
Other versions
TW200819910A (en
Inventor
Cha-Won Koh
Han-Ku Cho
Jeong-Lim Nam
Gi-Sung Yeo
Joon-Soo Park
Ji-Young Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200819910A publication Critical patent/TW200819910A/zh
Application granted granted Critical
Publication of TWI426344B publication Critical patent/TWI426344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Description

形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法
本發明係關於在半導體裝置或其類似物之製造中在基板上形成細微圖案之方法。更特定言之，本發明係關於在半導體裝置或其類似物之製造中形成在蝕刻製程期間用於遮蔽基板之硬遮罩的方法。
製造高度整合式半導體裝置需要在基板上之若干層上形成細微圖案。舉例而言，在基板上之層間絕緣層中之細微圖案中形成接觸孔。在接觸孔中形成觸點以電連接形成於絕緣層之相對側上的電路特徵。因此，若半導體裝置將為高度整合式的，則半導體裝置圖案之基本特徵(例如，接觸孔)必須一起緊密地形成於一小區域中。因此，正致力於減小圖案間距來不斷地發展/改良製造技術，圖案間距為圖案之一基本特徵的寬度與在該特徵與相鄰特徵之間存在的間隙的寬度之總和。
光微影為用於製造高度整合式半導體裝置(亦即，具有小設計規則之裝置)的技術中之一者。基本上，光微影為可藉以將具所要圖案之影像轉刻至基板上的光學技術。目前，可利用光微影而轉刻至基板上之圖案之間距的細微度歸因於利用光微影可達成之受限解析度而已達到一極限。詳言之，可利用光微影在絕緣膜中形成之接觸孔的間距已達到一極限。
然而，已提議將雙重圖案化作為克服由光微影製程本身 之解析度所外加之限制的方法。在典型雙重圖案化方法中，首先，利用光微影來形成具重複特徵之遮罩。將此等特徵以一預定間距隔開，該預定間距歸因於光微影製程之受限解析度而相當較大。接下來，分別在遮罩之每一特徵之相對側上形成隔片。最後，將隔片及遮罩一起用作硬遮罩來蝕刻在遮罩下面之層。然而，藉以形成隔片之製程傾向於在遮罩圖案之每一特徵之該等側上不均勻地形成隔片。因此，經常使隔片厚於所要以確保在遮罩之每一特徵之該等側上的隔片具有相同厚度。因此，在將隔片用作硬遮罩後，難以移除隔片。又，隔片圍繞遮罩之每一特徵。因此，在利用隔片來形成線型圖案之情況下，必須自遮罩之特徵的末端處對隔片進行修整。
此外，在利用雙重圖案化方法來形成接觸孔時，必須間接地設計接觸孔之尺寸及接觸孔之布局。亦即，致力於產生接觸孔之所要布局來設計用於形成接觸孔之圖案的尺寸。因此，半導體裝置之接觸孔之細微圖案的尺寸精確度視在雙重圖案化方法期間形成的硬遮罩之圖案的精確度而定。如自上文之描述清楚看出的，硬遮罩環繞將形成有一接觸孔之下伏層區域形成一開口。因此，在一些情況下，硬遮罩之尺寸錯誤可使接觸孔之尺寸偏差為硬遮罩之尺寸錯誤兩倍的量。
因此，形成細微圖案且尤其是形成具接觸孔之細微圖案僅允許小限度的關鍵尺寸(critical dimension,CD)之錯誤及硬遮罩之圖案之CD的均一性錯誤。然而，不可將利用習 知雙重圖案化方法形成的硬遮罩之圖案之CD的均一性限於製造具有設計規則為30nm或30nm以下之細微圖案的高度整合式半導體裝置所需的程度。亦即，習知雙重圖案化方法產生大量有缺陷的產品，且因此妨礙製造高度整合式半導體裝置之製程之總生產率。
本發明之一目標為提供一種形成具有特徵藉由細於單獨利用光微影可形成之間距的間距隔開之圖案的硬遮罩的方法。
同樣，本發明之一目標為提供一種形成特徵藉由細於單獨利用光微影可形成之間距的間距隔開之半導體裝置之細微圖案的方法。
本發明之另一目標為提供一種形成特徵具有高度均一之關鍵尺寸(CD)的半導體裝置之細微圖案的方法。
本發明之又一目標為提供一種形成一半導體裝置之一細微圖案的方法，該細微圖案有助於對於該方法中之每一步驟產生設計布局。
根據本發明之一態樣，提供一種形成由第一硬遮罩層及第二硬遮罩層之剩餘部分組成之硬遮罩的方法。在一基板上形成第一硬遮罩層。接著，在第一硬遮罩層上形成第一犧牲圖案。構成第一犧牲圖案之特徵彼此隔開第一間距。接著在第一犧牲圖案及第一硬遮罩層上形成第二硬遮罩層。第二硬遮罩層將凹座分別定界於第一犧牲圖案之成對相鄰特徵之間。接下來，移除第二硬遮罩層之上部分以曝 露第一犧牲圖案。隨後移除第一犧牲圖案及第二犧牲圖案。最後，蝕刻第二硬遮罩層及第一硬遮罩層以形成硬遮罩。
第一硬遮罩層及第二硬遮罩層可各自由相對於第一犧牲圖案及第二犧牲圖案之材料具有蝕刻選擇性的材料組成。
又，可形成第一犧牲圖案及第二犧牲圖案以佔據同一層。
形成硬遮罩圖案之方法可進一步包含移除第一硬遮罩層曝露於第一犧牲圖案之特徵之間的一部分以在第一硬遮罩層中形成凹座。在形成第二硬遮罩層之前形成第一硬遮罩層中之此等凹座。在此種情況下，第二硬遮罩層可等形地形成於第一犧牲圖案及第一硬遮罩層界定凹座之底部的表面上方，且可形成為等於凹座之深度(亦即，等於自第一犧牲圖案之特徵之間移除的第一硬遮罩層部分的厚度)的厚度。
根據本發明之另一態樣，提供一種形成一硬遮罩之方法，其中該硬遮罩之特徵位於對應於第二硬遮罩層之側壁之位置的位置處，使得該等特徵可以小於可藉由光微影達成之間距的間距隔開。首先，在一基板上形成第一硬遮罩層。接下來，藉由光微影在第一遮罩層上形成第一犧牲圖案。第一犧牲圖案具有在第一方向上彼此隔開第一間距的大體上相同之特徵。隨後，沿著第一犧牲圖案之特徵之側來分別形成側壁。該等側壁將各別凹座定界於第一犧牲圖案之每一對相鄰特徵之間。隨後移除第一犧牲圖案，同時 留下在第一硬遮罩層上直立地延伸之側壁。最後，蝕刻側壁及第一硬遮罩層以形成具有位於對應於第二硬遮罩層之所有側壁之位置的位置處之特徵的圖案。
根據本發明之又一態樣，提供一種形成半導體裝置之細微圖案的方法，該方法包含根據本發明而形成硬遮罩及利用該硬遮罩來蝕刻下伏第一膜。因此，形成於下伏膜中之細微圖案將由彼此隔開一間距之特徵構成，該間距為單獨藉由光微影可達成之間距的分數，且更特定言之為1/2或約1/2。
根據本發明之形成半導體裝置之細微圖案的方法之一態樣，在形成第一硬遮罩層之前，在第一膜上形成一氮化物膜。利用硬遮罩圖案作為蝕刻遮罩來蝕刻氮化物膜以在下伏第一膜上形成一氮化物膜圖案。利用氮化物膜圖案作為蝕刻遮罩來蝕刻下伏蝕刻膜以圖案化該第一膜。
根據本發明之形成半導體裝置之細微圖案的方法之又一態樣，可利用氮化物膜圖案作為蝕刻遮罩來蝕刻基板本身以在基板中形成溝槽。在此種情況下，可以絕緣膜來填充溝槽以形成隔離區域。
根據本發明之形成半導體裝置之細微圖案的方法之又一態樣，細微圖案可為接觸孔之圖案。在此種情況下，在形成硬遮罩之後且在蝕刻第一膜之前，在基板上形成具有一開口之遮罩。經由該開口曝露第一膜之部分及硬遮罩之部分。利用硬遮罩之曝露部分及具有開口之遮罩作為蝕刻遮罩來蝕刻第一膜之曝露部分。遮罩中之開口為狹長的。遮 罩之開口之寬度因而確定接觸孔之一尺寸，且開口之長度在第一間距之方向上對準以確定所形成之接觸孔的數目。
根據本發明之另一態樣，提供一種形成半導體裝置之接觸孔之超細微圖案的方法，該方法包含根據本發明而形成硬遮罩，及將硬遮罩用作蝕刻遮罩。首先，提供上面安置有電絕緣膜之基板。在絕緣膜上形成第一膜及第一硬遮罩層。接下來，在第一硬遮罩層上形成第一犧牲圖案。第一犧牲圖案具有彼此隔開第一間距的大體上相同之特徵。接著，在第一犧牲圖案及第一硬遮罩層上形成第二硬遮罩層。第二硬遮罩層將凹座分別定界於第一犧牲圖案之成對的相鄰特徵之間。接著，在凹座內形成第二犧牲圖案。隨後移除第二硬遮罩層之上部分以曝露第一犧牲圖案。隨後，移除第一犧牲圖案及第二犧牲圖案以曝露第二硬遮罩層之側壁。側壁在第一硬遮罩層上形成突出物。突出物可具有一連串相對較短之平行線的形狀。接著在基板上形成一遮罩。該遮罩界定一曝露第一硬遮罩層及第二硬遮罩層之部分的開口。利用該遮罩作為蝕刻遮罩來蝕刻第二硬遮罩層及第一硬遮罩層之曝露部分以形成由第一硬遮罩層及第二硬遮罩層之剩餘部分組成的硬遮罩。將具有開口之遮罩及硬遮罩一起用作蝕刻遮罩來蝕刻安置於基板上之第一膜以藉此圖案化第一層，且將具有開口之遮罩及經圖案化之第一層一起用作蝕刻遮罩來蝕刻絕緣膜以在絕緣膜中形成接觸孔。
圖1A至圖1H順序地說明根據本發明之形成硬遮罩之方法。首先參看圖1A，在一基板10上形成一第一硬遮罩層20。接著，藉由光微影在第一硬遮罩層20上形成第一犧牲圖案30。第一犧牲圖案30具有一第一間距2P，其為將形成於基板10上之硬遮罩之圖案的間距P的兩倍。構成第一犧牲圖案30之特徵的寬度W1 可為第一間距2P之1/4。構成第一犧牲圖案30之特徵可為在基板10上在預定方向上彼此隔開的一連串平行線。
第一硬遮罩層20由根據待蝕刻之材料來選擇的材料製成。詳言之，第一硬遮罩層20具有相對於待蝕刻之下伏材料(未展示於圖1A至圖1H中)具有蝕刻選擇性的材料。舉例而言，第一硬遮罩層20可為氧化物膜、氮化物膜或氧化物膜及/或氮化物膜之組合。更特定言之，第一硬遮罩層20可具有選自由以下各者組成之群的至少一氧化物：熱氧化物、化學氣相沈積(chemical vapor deposition,CVD)氧化物、無摻雜矽玻璃(undoped silicate glass,USG)及高密度電漿(high density plasma,HDP)氧化物。或者，第一硬遮罩層20可具有選自由以下各者組成之群的至少一氮化物：SiON、SiN、SiBN及BN。又，第一硬遮罩層20可具有選自上文所列出之群的氮化物膜及氧化物膜之堆疊結構。作為另一種替代，第一硬遮罩層20可為一多晶矽層。
又，第一硬遮罩層20及第一犧牲圖案30較佳具有具不同蝕刻特性之材料，亦即，具有對於給定蝕刻劑具有蝕刻選擇性之材料。舉例而言，若第一硬遮罩層20為氧化物膜或 氮化物膜，則第一犧牲圖案30可由多晶矽形成。若第一硬遮罩層20為氮化物膜，則第一犧牲圖案30可由氧化物形成，例如，玻璃上矽(silicon-on-glass,SOG)或可流動氧化物(flowable oxide,FOX)。在任何情況下，可鑒於第一硬遮罩層20之材料及待蝕刻之材料來判定構成第一犧牲圖案30之材料。
參看圖1B，移除第一硬遮罩層20曝露於第一犧牲圖案30之間的部分的一部分，藉此在第一硬遮罩層20中形成凹座20a。第一硬遮罩層20被移除之部分之厚度d(亦即，凹座20a之深度)可等於構成第一犧牲圖案30之特徵(例如，線)的寬度W1 。在此方面，可利用乾式蝕刻方法來在第一硬遮罩層20中形成凹座20a。舉例而言，第一犧牲圖案30可藉由乾式蝕刻來形成，且在此製程期間，可對構成第一犧牲圖案30之層進行過度蝕刻以藉此形成凹座20a。或者，第一犧牲圖案30可藉由一蝕刻製程來形成，且可對第一硬遮罩層20單獨進行乾式蝕刻以形成凹座20a。
參看圖1C，在基板10上方形成一第二硬遮罩層40。較佳地，第二硬遮罩層40等形地形成於第一犧牲圖案30及第一硬遮罩層20上方，且具有均一厚度。又，第二硬遮罩層40之厚度較佳等於第一硬遮罩層20被移除以形成凹座20a之部分的厚度d。在任何情況下，第二硬遮罩層40將凹座42界定於犧牲圖案30之相鄰特徵之間。判定第二硬遮罩層40之厚度，使得凹座42之寬度W2 為第一間距2P之1/4。又，第二硬遮罩層40之厚度可使得凹座42之寬度W2 等於構成第 一犧牲圖案30之特徵的寬度W1 。在此種情況下，在第一犧牲圖案30之側壁上的第二硬遮罩層40之寬度W3 為第一間距2P之1/4。
第二硬遮罩層40可由具有類似於第一硬遮罩層20之蝕刻特性的蝕刻特性的材料組成，亦即，第二硬遮罩層40可具有與第一硬遮罩層20相同之材料，或可具有不同於第一硬遮罩層20之材料但具有類似於第一硬遮罩層20之蝕刻特性的蝕刻特性的材料。舉例而言，第一硬遮罩層20及第二硬遮罩層40可各自為氧化物膜。詳言之，第二硬遮罩層40可為藉由原子層沈積(atomic layer deposition,ALD)形成之氧化物膜。又，第二硬遮罩層40相對於第一犧牲圖案30具有蝕刻選擇性。舉例而言，當第一犧牲圖案30具有多晶矽或氧化物時，第二硬遮罩層40可為藉由ALD形成之氮化物膜；當第一犧牲圖案30具有多晶矽或氮化物時，第二硬遮罩層40可為藉由ALD形成之氧化物膜；且當第一犧牲圖案30具有氧化物或氮化物時，第二硬遮罩層40可為藉由ALD形成之多晶矽膜。
參看圖1D，在基板10上形成一第二犧牲膜50，其厚度使得覆蓋第二硬遮罩層40且藉此填充由第二硬遮罩層40界定之凹座42(返回參看圖1C)。因此，當第二硬遮罩層40之厚度(亦即，寬度W3 )為第一間距2P之1/4時，填充各別凹座42的第二犧牲膜50之每一部分的寬度W4 為第一間距2P之1/4。第二犧牲膜50可由具有類似於第一犧牲圖案30之蝕刻特性的蝕刻特性的材料組成。舉例而言，當第二硬遮罩 層40為氧化物膜或氮化物膜時，第二犧牲膜50可為多晶矽膜。
參看圖1E，蝕刻第二犧牲膜50直至曝露第二硬遮罩層40之上部分。在此方面，可對第二犧牲膜50進行濕式蝕刻。結果，第二犧牲圖案50a形成於凹座42內。舉例而言，第二犧牲圖案50a可為平行於第一犧牲圖案30之一連串線而延伸的一連串線。又，第二犧牲圖案50a與第一犧牲圖案30佔據大致相同的層。
參看圖1F，移除第二硬遮罩層40覆蓋第一犧牲圖案30之部分以曝露第一犧牲圖案30之上表面。因此，第一犧牲圖案30之上表面及第二犧牲圖案50a之上表面均曝露。因此，第一犧牲圖案30及第二犧牲圖案50a之特徵形成具有第二間距P之突出物，第二間距P為第一犧牲圖案30之第一間距2P的1/2。
第二硬遮罩層40之覆蓋第一犧牲圖案30之部分可藉由濕式蝕刻或乾式蝕刻而移除。舉例而言，當第二硬遮罩層40為氧化物膜，且第一犧牲圖案30及第二犧牲圖案50a為多晶矽時，可利用包括氟(F)之蝕刻劑對第二硬遮罩層40進行濕式蝕刻。在此種情況下，包括氟(F)之蝕刻劑將在第二硬遮罩層40與第一犧牲圖案30及第二犧牲圖案50a二者之間提供相對較高之蝕刻選擇性。
在濕式蝕刻之情況下，蝕刻劑可為稀HF(DHF)、NH4 F或此等溶液之組合。詳言之，蝕刻劑可為純水與HF以體積比50：1混合而成的DHF。
在乾式蝕刻之情況下，蝕刻劑可包括Cx Fy (其中x及y各自為1~10中之整數)。另外，蝕刻劑可為Cx Fy 與O2 ，或Cx Fy 、O2 與Ar之混合物(其中x及y各自為1~10中之整數)。Cx Fy 之實例為C3 F6 、C4 F6 、C4 F8 或C5 F8 。又，乾式蝕刻可為電漿蝕刻製程，其中蝕刻劑為上文所列出之氣體的電漿。或者，乾式蝕刻可為不採用電漿之直接乾式蝕刻製程。
參看圖1G，接著藉由濕式蝕刻或乾式蝕刻完全移除第一犧牲圖案30及第二犧牲圖案50a。在濕式蝕刻之情況下，舉例而言，當第一犧牲圖案30及第二犧牲圖案50a具有多晶矽時，可將包括NH4 OH之蝕刻溶液用作蝕刻劑。更特定言之，蝕刻溶液可為NH4 OH、H2 O2 與H2 O以體積比4：1：95混合而成的混合物。在乾式蝕刻之情況下，可執行利用包括CF4 之蝕刻劑的各向同性化學乾式蝕刻(chemical dry etching,CDE)方法。詳言之，化學乾式蝕刻劑可為CF4 與O2 之混合物，或CF4 、O2 、N2 與HF之混合物。
結果，在任何情況下，僅凹入之第一硬遮罩層20及第二硬遮罩層40之部分保留於基板10上。第二硬遮罩層40之保留部分形成曝露於基板10上在凹入之第一硬遮罩層20上方的突出物。此等突出物具有為第一犧牲圖案30之第一間距2P之1/2的間距P。
參看圖1H，對第二硬遮罩層40及第一硬遮罩層20之保留部分進行回蝕以形成硬遮罩60。更特定言之，隨後對第二硬遮罩層40及第一硬遮罩層20之保留部分進行各向異性乾 式蝕刻以形成由第一硬遮罩層20及第二硬遮罩層40之剩餘部分組成的硬遮罩60。硬遮罩60之圖案的特徵可各自具有為第一間距2P之1/4的寬度W3 。硬遮罩60之圖案亦具有為第一間距2P之1/2的間距P。亦即，硬遮罩60之圖案具有遠細於藉由光微影形成之圖案(意即，第一犧牲圖案30)之間距的間距P。
圖2A至圖2F說明根據本發明之形成半導體裝置之隔離區域的方法。圖2A至圖2F中類似於參看圖1A至圖1H展示及描述之元件的元件係由相同參考數字表示，且因此，為簡潔起見，將省略對此等元件及可藉以形成此等元件之技術的詳細描述。
首先參看圖2A，在半導體基板100上形成一襯墊氧化物膜110。在襯墊氧化物膜110上形成一氮化物膜122。隨後，以類似於參看圖1A描述之方式的方式來在氮化物膜122上形成第一硬遮罩層20及第一犧牲圖案30。
參看圖2B，以類似於參看圖1B至圖1G描述之方式的方式來在氮化物層122上形成一第二硬遮罩層40。
參看圖2C，以類似於參看1H描述之方式的方式來在氮化物膜122上形成一硬遮罩圖案。因此，硬遮罩60由第一硬遮罩層20及第二硬遮罩層40之剩餘部分組成。
參看圖2D，利用硬遮罩60作為蝕刻遮罩來對氮化物膜122進行各向異性乾式蝕刻以形成一氮化物膜圖案122a。氮化物膜圖案122a具有一細微間距P，其為利用光微影形成之第一犧牲圖案之第一間距2P的1/2。又，注意，圖2D 並未展示硬遮罩60之任何部分保留於氮化物膜圖案122a上。亦即，圖2D展示在此各向異性乾式蝕刻製程期間自氮化物膜122完全移除硬遮罩60。然而，在一些情況下，在乾式蝕刻製程後，硬遮罩60之剩餘部分可保留於氮化物膜圖案122a上。
參看圖2E，利用氮化物膜圖案122a作為蝕刻遮罩來對襯墊氧化物膜110及半導體基板100進行各向異性乾式蝕刻以在半導體基板100中形成溝槽160。
參看圖2F，在基板上方沈積絕緣材料以填充溝槽160並覆蓋氮化物膜圖案122a。接著，藉由化學機械研磨(chemical mechanical polishing,CMP)使所得結構平坦化直至曝露氮化物膜圖案122a。所得絕緣層170使活性區域彼此隔離，亦即，形成溝槽隔離區域。
圖3展示可根據本發明形成之半導體裝置之接觸孔的圖案250。在圖3中，接觸孔之圖案250的間距由Ph 表示，接觸孔在X軸方向上之尺寸由Wx 表示，且接觸孔在垂直於X軸之Y軸方向上之尺寸由Wy 表示。X軸為在接觸孔之最短尺寸之方向上延行的任意軸。因此，接觸孔中之每一者的寬度由Wx 表示。Wy 可視接觸孔之形狀而表示接觸孔之長度(如所說明)或寬度。
圖4A及圖4B至圖7A及圖7B說明根據本發明之形成此等接觸孔之一方法。又，在圖4A及圖4B至圖7A及圖7B中，類似於參看圖1A至圖1H展示及描述之元件的元件係由相同參考數字表示，且因此，為簡潔起見，將省略對此等元 件及可藉以形成此等元件之技術的詳細描述。
首先參看圖4A及圖4B，在半導體基板200上形成一層間絕緣膜210。又，利用參看圖1A至圖1H展示及描述之方法(在此種情況下，硬遮罩220由第一硬遮罩層及第二硬遮罩層之剩餘部分組成)或參看圖2A至圖2D展示及描述之方法(在此種情況下，硬遮罩220由經圖案化之氮化物膜組成)來在層間絕緣膜210上形成具有線及間隔圖案之硬遮罩220。層間絕緣膜210可為一氧化物膜。在此種情況下，硬遮罩220可由氮化物組成。
硬遮罩220之圖案具有等於將形成之接觸孔圖案250之間距Ph (返回參看圖3)的間距Ps 。又，在硬遮罩220之相鄰線特徵之間的每一間隔224之寬度Ws 視如參看圖1B之描述而形成之第一犧牲圖案30之每一線特徵的寬度W1 及如參看圖1E之描述而形成之第二犧牲圖案50a之每一線特徵的寬度W4 而定。第一犧牲圖案30之每一線特徵的寬度W1 由第一犧牲圖案30之設計布局判定。又，第二犧牲圖案50a之線特徵之寬度W4 的均一性視第一犧牲圖案30之線特徵之寬度W1 的均一性而定。因此，硬遮罩220之圖案之間隔224的寬度Ws 的均一性與第一犧牲圖案30之線特徵之寬度W1 的均一性大致相同。設計第一犧牲圖案30之每一線特徵的寬度W1 及第二犧牲圖案50a之每一線特徵的寬度W4 以產生接觸孔之所要寬度Wx 。亦即，接觸孔之寬度Wx 及接觸孔圖案250之間距Ph 具有各自對應於硬遮罩220之圖案之間隔224的寬度Ws 及間距Ps 的值。因此，接觸孔中之每一者的寬度 Wx 視第一犧牲圖案30之每一線特徵的寬度W1 而定。因此，接觸孔之寬度Wx 及接觸孔圖案250之間距Ph 不太可能偏離其設計值，或在最壞的情況下將僅偏離最小量。
參看圖5A及圖5B，在層間絕緣膜210上在硬遮罩220上方形成遮罩230。遮罩230界定一曝露層間絕緣膜210之一區域的狹長開口230a，在層間絕緣膜210中，將根據圖3之布局來形成接觸孔。開口230a之寬度Wm 對應於接觸孔之尺寸Wy 。亦即，遮罩230之開口230a之寬度Wm 確定接觸孔在垂直於接觸孔彼此隔開之方向(間距Ph 之方向)的方向上的尺寸。開口230a之長度在隔開硬遮罩220之特徵的方向上對準。因此，將形成之接觸孔的數目對應於遮罩230之開口230a之長度。
遮罩230可由光阻材料組成。或者，遮罩230可具有一由在層間絕緣膜210上按如下次序堆疊的旋塗碳(spin-on-carbon,SOC)、矽抗反射塗層(silicon anti-reflective coating,Si ARC)及光阻材料組成的三層結構，或由在層間絕緣膜210上按如下次序堆疊的SOC、Si ARC、有機ARC及光阻材料組成的四層結構。
參看圖6A及圖6B，將遮罩230及硬遮罩220一起用作蝕刻遮罩來對層間絕緣膜210進行各向異性乾式蝕刻以形成具有接觸孔210h之層間絕緣膜圖案210a。接觸孔210h可為曝露半導體基板200上之活性區域(未圖示)或傳導層(未圖示)的直接接觸(direct contact,DC)孔、內埋式接觸(buried contact,BC)孔，或通道接觸孔。因此，可經由層間絕緣膜 圖案210a之接觸孔210h來曝露半導體基板200之上表面。
參看圖7A及圖7B，移除遮罩230及硬遮罩220。
圖8A至圖8F說明形成圖3之接觸孔圖案250的另一種方法。又，在圖8A至圖8F中，類似於先前展示及描述之元件的元件係由相同參考數字表示，且因此，為簡潔起見，將省略對此等元件及可藉以形成此等元件之技術的詳細描述。
參看圖8A，在半導體基板200上形成一層間絕緣膜210。接著，在層間絕緣膜210上形成一氮化物膜122。又，以類似於參看圖1A至圖1G展示及描述之方式的方式，在氮化物膜122上形成一第一硬遮罩層20及一第二硬遮罩層40，且蝕刻第二硬遮罩層40。結果，在第一硬遮罩層20上形成彼此隔開間距P的突出物。該等突出物形成一連串平行線。
參看圖8B，以類似於參看圖5A及5B展示及描述之方式的方式在第一硬遮罩層20及第二硬遮罩層40之剩餘物上形成遮罩230。然而，在此種情況下，經由遮罩230之開口230a來曝露第一硬遮罩層20及第二硬遮罩層40之剩餘物。遮罩230之開口230a之寬度Wm 確定接觸孔在垂直於接觸孔彼此隔開之方向(間距Ph 之方向)的方向上的尺寸。
參看圖8C，將遮罩230及第二硬遮罩層40之突出物一起用作蝕刻遮罩以隨後對第一硬遮罩層20進行各向異性蝕刻。因此，由第一硬遮罩層20及第二硬遮罩層40之剩餘部分組成的硬遮罩60僅在氮化物膜122上形成於藉由開口 230a而曝露之區域上。又，藉由硬遮罩60曝露氮化物膜122之上表面。
參看圖8D，將遮罩230及硬遮罩60一起用作蝕刻遮罩對氮化物膜122進行各向異性乾式蝕刻以形成氮化物膜圖案122a。圖8D展示在各向異性乾式蝕刻製程後無硬遮罩60保留於氮化物膜圖案122a上。然而，在一些情況下，在各向異性乾式蝕刻製程後，硬遮罩60之剩餘部分可留存於氮化物膜圖案122a上。在任何情況下，氮化物膜圖案122a具有一細微間距P。又，氮化物膜圖案122a之每一間隔122s具有一將對應於待形成之每一接觸孔的寬度Wx 的寬度Ws 。
參看圖8E，將遮罩230及氮化物膜圖案122a一起用作蝕刻遮罩來對層間絕緣膜210進行各向異性乾式蝕刻以在絕緣膜中形成接觸孔210h，亦即，形成層間絕緣膜圖案210a。此時，經由接觸孔210h曝露半導體基板200之上表面。
參看圖8F，移除氮化物膜圖案122a、第一硬遮罩層20、第二硬遮罩層40之剩餘物及遮罩230。
如參看圖8A至圖8F所描述的，硬遮罩60及氮化物膜圖案122a形成於藉由遮罩230之開口230a而曝露的區域中。因此，在執行形成接觸孔210h之乾式蝕刻製程之前，硬遮罩60及氮化物膜圖案122a經受相對較少之額外製程。因此，在執行乾式蝕刻製程之前，將不會使硬遮罩60及氮化物膜圖案122a變形。因此，可形成接觸孔210h之超細微圖案(例如，具有20nm或20nm以下之設計規則的接觸孔之 圖案)。
根據如上所述之本發明，雙重圖案化用於形成特徵彼此隔開一間距的圖案，該間距為單獨藉由光微影可達成之間距的一分數，且更特定言之，約為一半。又，此等特徵可具有高度均一之關鍵尺寸(CD)。詳言之，一藉由光微影形成之第一犧牲圖案及一與該第一犧牲圖案自對準之第二犧牲圖案確定接觸孔的間隔及寬度，亦即，上覆於將形成接觸孔之區域上面。因此，接觸孔之關鍵尺寸的均一性並不如在習知雙重圖案化方法中視圍繞將形成接觸孔之區域的圖案的尺寸精確度而定。因此，本發明之方法之設計布局可直接基於接觸孔之所要尺寸。亦即，對於本發明之方法而設計布局比對於形成接觸孔之習知雙重圖案化方法而設計布局容易。此外，硬遮罩之特徵係根據本發明而一次性形成。因此，利用硬遮罩可形成之圖案的關鍵尺寸可比在硬遮罩之相鄰特徵係藉由不連續製程形成的習知方法中的關鍵尺寸更均一。
最後，雖然已結合本發明之較佳實施例描述了本發明，但應理解，本發明之範疇並不限制於此。相反，一般熟習此項技術者將易瞭解對較佳實施例之各種修改及改變。因此，對較佳實施例之改變及修改可屬於如由所附申請專利範圍界定之本發明之實際精神及範疇內。
2P‧‧‧第一間距
10‧‧‧基板
20‧‧‧第一硬遮罩層
20a‧‧‧凹座
30‧‧‧第一犧牲圖案
40‧‧‧第二硬遮罩層
42‧‧‧凹座
50‧‧‧第二犧牲膜
50a‧‧‧第二犧牲圖案
60‧‧‧硬遮罩
100‧‧‧半導體基板
110‧‧‧襯墊氧化物膜
122‧‧‧氮化物膜/氮化物層
122a‧‧‧氮化物膜圖案
122s‧‧‧氮化物膜圖案之間隔
160‧‧‧溝槽
170‧‧‧絕緣層
200‧‧‧半導體基板
210‧‧‧層間絕緣膜
210a‧‧‧層間絕緣膜圖案
210h‧‧‧接觸孔
220‧‧‧硬遮罩
224‧‧‧線特徵之間的間隔
230‧‧‧遮罩
230a‧‧‧開口
250‧‧‧接觸孔圖案
d‧‧‧厚度
P‧‧‧第二間距
Ph ‧‧‧接觸孔圖案之間距
Ps ‧‧‧硬遮罩之圖案之間距
W1 ‧‧‧第一犧牲圖案之特徵的寬度
W2 ‧‧‧凹座之寬度
W3 ‧‧‧第二硬遮罩層之寬度/硬遮罩之圖案的特徵之寬度
W4 ‧‧‧第二犧牲圖案之線特徵的寬度
Wm ‧‧‧開口之寬度
Ws ‧‧‧間隔之寬度
Wx ‧‧‧接觸孔在X軸方向上之尺寸
Wy ‧‧‧接觸孔在Y軸方向上之尺寸
圖1A至圖1H各自為一基板之部分的剖視圖，且一起順序地說明根據本發明之形成硬遮罩之方法； 圖2A至圖2F各自為一基板之部分的剖視圖，且順序地說明根據本發明之形成半導體裝置之隔離區域的方法；圖3為根據本發明之方法形成的半導體裝置之接觸孔的布局圖；圖4A、圖5A、圖6A及圖7A各自為一基板之部分的平面圖，圖4B、圖5B、圖6B及圖7B為分別沿著圖4A、圖5A、圖6A及圖7A之線IVb-IVb'、Vb-Vb'、VIb-VIb'及VIIb-VIIb'截取之剖視圖，且圖4A至圖7A及圖4B至圖7B一起順序地說明根據本發明之形成圖3中所示之接觸孔的方法；及圖8A至圖8F各自為一基板之部分的剖視圖，且順序地說明根據本發明之形成圖3中所示之接觸孔的方法之另一實施例。
2P‧‧‧第一間距
10‧‧‧基板
20‧‧‧第一硬遮罩層
40‧‧‧第二硬遮罩層
60‧‧‧硬遮罩
P‧‧‧第二間距
W3 ‧‧‧第二硬遮罩層之寬度/硬遮罩之圖案的特徵之寬度

Claims (17)

  1. 一種形成一硬遮罩之方法，其包含：在一基板上形成一第一硬遮罩層；在該第一硬遮罩層上形成一具有大體相同特徵之第一犧牲圖案，其中該等特徵在一第一方向上彼此隔開一第一間距；在該第一犧牲圖案及該第一硬遮罩層上形成一第二硬遮罩層，其中該第二硬遮罩層將凹座定界為各自在該第一犧牲圖案之該等特徵中之一對各別相鄰特徵之間延伸；在該等凹座內形成一第二犧牲圖案；移除該第二硬遮罩層之上部分以曝露該第一犧牲圖案；隨後移除該第一犧牲圖案及該第二犧牲圖案；及隨後蝕刻該第二硬遮罩層及該第一硬遮罩層，以形成一具有特徵之一圖案的硬遮罩，該等特徵係由該第一硬遮罩層之剩餘部分及安置於該第一硬遮罩層之該等剩餘部分上的該第二硬遮罩層之剩餘部分組成。
  2. 如請求項1之方法，其中該移除該第一犧牲圖案及該第二犧牲圖案包含利用一蝕刻劑來蝕刻該第一犧牲圖案及該第二犧牲圖案，且該蝕刻劑在該第一犧牲圖案及該第二犧牲圖案之材料與該第二硬遮罩層之材料之間提供一蝕刻選擇性。
  3. 如請求項2之方法，其中該第一硬遮罩層為一氧化物 膜、一氮化物膜，及氧化物膜與氮化物膜之一組合中之一者。
  4. 如請求項2之方法，其中該第二硬遮罩層為一氧化物膜、一氮化物膜，及一多晶矽膜中之一者。
  5. 如請求項2之方法，其中該第一犧牲圖案及該第二犧牲圖案均由一氧化物、一氮化物及多晶矽中之一者組成。
  6. 如請求項2之方法，其中該第一硬遮罩層及該第二硬遮罩層各自為一氧化物膜及一氮化物膜中之一者，且該第一犧牲圖案及該第二犧牲圖案均由多晶矽組成。
  7. 如請求項1之方法，其中將該第二硬遮罩層形成至一厚度，該厚度使得該硬遮罩之該圖案具有在該第一方向上彼此隔開一為該第一間距之1/2的間距。
  8. 如請求項1之方法，其中形成該第二犧牲圖案以與該第一犧牲圖案佔據同一層。
  9. 如請求項1之方法，其進一步包含移除該第一硬遮罩層之曝露於該第一犧牲圖案之特徵之間的一部分，以在形成該第二硬遮罩層之前在該第一硬遮罩層中形成凹座，且其中該形成該第二硬遮罩層包含在該第一犧牲圖案及該第一硬遮罩層之界定該等凹座之底部的表面上方形成一厚度等於自該第一犧牲圖案之該等特徵之間移除的該第一硬遮罩層之該部分的厚度的一等形硬遮罩層。
  10. 如請求項1之方法，其中該移除該第二硬遮罩層之部分以曝露該第一犧牲圖案之該等特徵之上表面包含對該第二硬遮罩層進行濕式蝕刻。
  11. 如請求項1之方法，其中該移除該第二硬遮罩層之部分以曝露該第一犧牲圖案之該等特徵之上表面包含對該第二硬遮罩層進行乾式蝕刻。
  12. 如請求項1之方法，其中該移除該第一犧牲圖案及該第二犧牲圖案包含對該第一犧牲圖案及該第二犧牲圖案進行濕式蝕刻。
  13. 如請求項12之方法，其中該第一犧牲圖案及該第二犧牲圖案均由多晶矽組成，且該濕式蝕刻包含將該第一犧牲圖案及該第二犧牲圖案曝露於一包含NH4 OH之蝕刻劑。
  14. 如請求項13之方法，其中該蝕刻劑為NH4 OH、H2 O2 與H2 O之一混合物。
  15. 如請求項1之方法，其中該第一犧牲圖案及該第二犧牲圖案均由多晶矽組成，且該移除該第一犧牲圖案及該第二犧牲圖案包含利用一包含CF4 之蝕刻劑對該第一犧牲圖案及該第二犧牲圖案進行化學乾式蝕刻。
  16. 如請求項15之方法，其中該蝕刻劑為CF4 與O2 之一氣態混合物。
  17. 如請求項15之方法，其中該蝕刻劑為CF4 、O2 、N2 與HF之一氣態混合物。
TW096128422A 2006-10-17 2007-08-02 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法 TWI426344B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101029A KR100752674B1 (ko) 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
TW200819910A TW200819910A (en) 2008-05-01
TWI426344B true TWI426344B (zh) 2014-02-11

Family

ID=38615566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128422A TWI426344B (zh) 2006-10-17 2007-08-02 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法

Country Status (4)

Country Link
US (3) US7732341B2 (zh)
JP (1) JP5121383B2 (zh)
KR (1) KR100752674B1 (zh)
TW (1) TWI426344B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100834266B1 (ko) * 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US7846849B2 (en) * 2007-06-01 2010-12-07 Applied Materials, Inc. Frequency tripling using spacer mask having interposed regions
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100851922B1 (ko) 2007-08-31 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100909764B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP5536985B2 (ja) 2008-04-14 2014-07-02 株式会社東芝 半導体装置製造方法およびパターン寸法設定プログラム
KR100971411B1 (ko) 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
KR100953054B1 (ko) 2008-08-01 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8080443B2 (en) 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
KR101511159B1 (ko) * 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP4901898B2 (ja) 2009-03-30 2012-03-21 株式会社東芝 半導体装置の製造方法
US8026172B2 (en) * 2009-06-29 2011-09-27 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
JP5586618B2 (ja) 2009-10-07 2014-09-10 三井化学株式会社 ペリクルおよびそのマスク接着剤
KR101087835B1 (ko) * 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101105431B1 (ko) * 2010-03-29 2012-01-17 주식회사 하이닉스반도체 미세 패턴 제조 방법
JP5427104B2 (ja) 2010-05-11 2014-02-26 パナソニック株式会社 パターン形成方法
KR101536393B1 (ko) 2010-07-09 2015-07-13 미쓰이 가가쿠 가부시키가이샤 펠리클 및 그것에 이용하는 마스크 접착제
US8586478B2 (en) * 2011-03-28 2013-11-19 Renesas Electronics Corporation Method of making a semiconductor device
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
TWI473205B (zh) * 2011-11-24 2015-02-11 Powerchip Technology Corp 接觸窗開口的形成方法
US9102121B2 (en) 2012-05-03 2015-08-11 Micron Technology, Inc. Substrates and methods of forming a pattern on a substrate
US8997026B1 (en) 2012-05-11 2015-03-31 Cadence Design Systems, Inc. System and method for self alignment of pad mask
CN103426809B (zh) * 2012-05-18 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种基于自对准双图案的半导体制造方法
US8796812B2 (en) 2012-07-30 2014-08-05 International Business Machines Corporation Self-aligned trench over fin
US9054156B2 (en) 2012-07-30 2015-06-09 International Business Machines Corporation Non-lithographic hole pattern formation
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
KR102105067B1 (ko) 2013-03-15 2020-04-27 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6384040B2 (ja) * 2013-11-11 2018-09-05 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
JP6692754B2 (ja) * 2014-01-13 2020-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 空間的原子層堆積法による、自己整合ダブルパターニング
CN104900495B (zh) * 2014-03-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US9257298B2 (en) * 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
KR102192350B1 (ko) 2014-08-05 2020-12-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법
KR102327667B1 (ko) * 2015-01-14 2021-11-17 삼성전자주식회사 반도체 소자의 제조 방법
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US9997615B2 (en) * 2015-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with epitaxial growth structure
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6328703B2 (ja) * 2016-08-15 2018-05-23 東京エレクトロン株式会社 半導体装置の製造方法
CN108091553B (zh) * 2016-11-23 2020-10-09 中芯国际集成电路制造(北京)有限公司 掩模图形的形成方法
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
WO2019018204A1 (en) * 2017-07-15 2019-01-24 Micromaterials Llc MASK DIAGRAM FOR EXTENDED EDGE WINDOW ERROR WINDOW PATTERN (EPE) FLOW PATTERN FLOW
US10283362B2 (en) * 2017-08-17 2019-05-07 Nanya Technology Corporation Method of forming fine line patterns of semiconductor devices
US10147611B1 (en) * 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
CN109755107B (zh) * 2017-11-07 2020-09-29 联华电子股份有限公司 自对准双重图案方法
US10211061B1 (en) * 2017-11-30 2019-02-19 Nanya Technology Corporation Method for manufacturing a semiconductor structure
US11127594B2 (en) * 2017-12-19 2021-09-21 Tokyo Electron Limited Manufacturing methods for mandrel pull from spacers for multi-color patterning
KR102460716B1 (ko) * 2017-12-26 2022-10-31 삼성전자주식회사 집적회로 소자의 제조 방법
CN111919170B (zh) 2018-03-30 2023-12-26 三井化学株式会社 掩模粘接剂及具备其的防护膜组件
KR102572514B1 (ko) 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102608900B1 (ko) * 2018-07-30 2023-12-07 삼성전자주식회사 반도체 소자 제조 방법
JP2019054235A (ja) * 2018-08-09 2019-04-04 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
US10985025B2 (en) * 2018-10-29 2021-04-20 International Business Machines Corporation Fin cut profile using fin base liner
US10892188B2 (en) 2019-06-13 2021-01-12 Semiconductor Components Industries, Llc Self-aligned trench MOSFET contacts having widths less than minimum lithography limits
CN115642079A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 图案的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法
TW200305926A (en) * 2002-03-05 2003-11-01 Brewer Science Inc Lithography pattern shrink process and articles
US20060046484A1 (en) * 2004-09-02 2006-03-02 Abatchev Mirzafer K Method for integrated circuit fabrication using pitch multiplication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180821A (ja) * 1984-09-27 1986-04-24 Nec Corp パタ−ン反転方法
KR0137543B1 (ko) 1994-12-27 1998-06-01 김주용 반도체 소자의 게이트전극 형성방법
KR20010003465A (ko) 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
JP2002280388A (ja) 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
JP4619839B2 (ja) 2005-03-16 2011-01-26 株式会社東芝 パターン形成方法
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法
TW200305926A (en) * 2002-03-05 2003-11-01 Brewer Science Inc Lithography pattern shrink process and articles
US20060046484A1 (en) * 2004-09-02 2006-03-02 Abatchev Mirzafer K Method for integrated circuit fabrication using pitch multiplication

Also Published As

Publication number Publication date
US20080090419A1 (en) 2008-04-17
US8278221B2 (en) 2012-10-02
US8003543B2 (en) 2011-08-23
TW200819910A (en) 2008-05-01
US20110269294A1 (en) 2011-11-03
US7732341B2 (en) 2010-06-08
KR100752674B1 (ko) 2007-08-29
US20100197139A1 (en) 2010-08-05
JP2008103719A (ja) 2008-05-01
JP5121383B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
TWI426344B (zh) 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法
US7576010B2 (en) Method of forming pattern using fine pitch hard mask
US7531449B2 (en) Method of forming fine patterns using double patterning process
KR100640639B1 (ko) 미세콘택을 포함하는 반도체소자 및 그 제조방법
US7842601B2 (en) Method of forming small pitch pattern using double spacers
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100843236B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
TWI387001B (zh) 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構
US7335589B2 (en) Method of forming contact via through multiple layers of dielectric material
JPH09181180A (ja) 半導体集積回路及びその製造方法
KR100833201B1 (ko) 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
US7977204B2 (en) Method of forming a fine pattern of a semiconductor device using a double patterning technique
CN113363203A (zh) 半导体器件的形成方法
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20100052462A (ko) 반도체 디바이스 및 그 반도체 디바이스를 포함하는 전자 시스템의 제조 중에 대칭 포토마스크를 사용하여 대칭 또는 비대칭 피쳐들을 선택적으로 형성하는 방법
US6498081B2 (en) Method of manufacturing self-aligned contact hole
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
US6303484B1 (en) Method of manufacturing dummy pattern
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
JP2009076810A (ja) 半導体装置の製造方法