KR20080099994A - 반도체 소자의 하드 마스크 패턴 형성방법 - Google Patents

반도체 소자의 하드 마스크 패턴 형성방법 Download PDF

Info

Publication number
KR20080099994A
KR20080099994A KR1020070045991A KR20070045991A KR20080099994A KR 20080099994 A KR20080099994 A KR 20080099994A KR 1020070045991 A KR1020070045991 A KR 1020070045991A KR 20070045991 A KR20070045991 A KR 20070045991A KR 20080099994 A KR20080099994 A KR 20080099994A
Authority
KR
South Korea
Prior art keywords
hard mask
forming
mask pattern
pattern
film
Prior art date
Application number
KR1020070045991A
Other languages
English (en)
Inventor
김상민
정우영
김최동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070045991A priority Critical patent/KR20080099994A/ko
Priority to US11/967,131 priority patent/US20080280216A1/en
Priority to CN200810000711.3A priority patent/CN101303971A/zh
Priority to JP2008005232A priority patent/JP2008283165A/ja
Publication of KR20080099994A publication Critical patent/KR20080099994A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 반도체 소자의 하드 마스크 패턴 형성 방법에 관한 것으로, 반도체 소자의 하드 마스크 패턴 형성 공정 시 노광 공정을 이용한 포토 레지스트 패턴을 이용하여 제1 하드 마스크 패턴들을 형성하고, 제1 하드 마스크 패턴들을 포함한 전체 구조 상에 분리막을 형성한 후, 제1 하드 마스크 패턴들 사이의 공간에 제2 하드 마스크 패턴을 형성하고 노출되는 분리막을 식각 제거함으로써, 노광 장비 해상력 이하의 피치를 갖는 마스크를 형성할 수 반도체 소자의 하드 마스크 패턴 형성 방법을 개시한다.
하드 마스크 패턴, 마스크, 분리막

Description

반도체 소자의 하드 마스크 패턴 형성방법{Method for forming hard mask pattern in semiconductor device}
도 1a 내지 도 1c는 종래 기술에 따른 이중 노광 식각 기술을 설명하기 위한 도면이다.
도 2 내지 도 7b는 본 발명의 일실시 예에 따른 반도체 소자의 하드 마스크 패턴 형성방법을 설명하기 위한 소자의 단면도 및 SEM 사진이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 제1 식각 대상층
102 : 제2 식각 대상층 103 : 제1 하드 마스크 패턴
104 : 분리막 105 : 하드마스크용 절연막
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 노광 장비의 해상 능력 이하의 피치(pitch)를 갖는 하드 마스크 패턴을 형성하기 위한 반도체 소자의 하드 마스크 패턴 형성방법에 관한 것이다.
반도체 소자의 제조공정 중 광을 이용하는 사진 공정에서 형성되는 패턴의 최소 피치(pitch)는 노광장치에 사용되는 노광광의 파장에 따라 결정된다. 따라서, 반도체 장치의 고집적화가 가속화되는 현 상황에서 더욱 작은 피치의 패턴을 형성하기 위해서는 현재 사용되는 광보다 파장이 짧은 광을 사용해야 한다. 이를 위해 엑스 선(X-ray)나 전자빔(E-beam)을 사용하는 것이 바람직하겠으나, 기술적인 문제와 생산성 등에 의해 아직은 실험실 수준에 머무르고 있는 실정이다. 이에, 이중 노광 식각 기술(Double Exposure and Etch Technology : DEET)이 제안되었다.
도 1a 내지 도 1c는 이중 노광 식각 기술을 설명하기 위한 단면도로, 도 1a에 도시하는 바와 같이 식각 대상층(11)을 갖는 반도체 기판(10)상에 제 1 포토레지스트(PR1)를 도포하고 노광 및 현상 공정으로 제 1 포토레지스트(PR1)를 패터닝한 후, 패터닝된 제 1 포토레지스트(PR1)를 마스크로 식각 대상층(11)을 식각한다. 식각된 식각 대상층(11)의 라인 폭은 150nm이고, 스페이스 폭은 50nm이다.
이어, 제 1 포토레지스트(PR1)를 제거하고 전체 구조물상에 제 2 포토레지스트(PR2)를 도포한 후, 도 1b에 도시하는 바와 같이 식각 대상층(11)의 일부분이 노출되도록 노광 및 현상 공정으로 상기 제 2 포토레지스트(PR2)를 패터닝한다.
이후, 도 1c에 도시하는 바와 같이 패터닝된 제 2 포토레지스트(PR2)를 마스크로 식각 대상층(11)을 재식각하여 라인 및 스페이스 폭이 50nm인 최종 패턴을 형성한 후, 상기 제 2 포토레지스트(PR2)를 제거한다.
전술한 이중 노광 식각 기술에서 제 2 포토레지스트(PR2) 노광 공정시 중첩 정확도(overlay accuracy)는 최종 패턴의 CD(Critical Dimension) 변이(variation)로 직결되게 된다. 실제로 노광 장비의 중첩 정확도는 10nm 이하로 제어하기가 어려워 최종 패턴의 CD 변이를 줄이기 어려운 실정이며, 이중 노광에 따른 회로 분리에 의해 OPC(Optical Proximity Correction) 제어에도 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 하드 마스크 패턴 형성 공정 시 노광 공정을 이용한 포토 레지스트 패턴을 이용하여 제1 하드 마스크 패턴들을 형성하고, 제1 하드 마스크 패턴들을 포함한 전체 구조 상에 분리막을 형성한 후, 제1 하드 마스크 패턴들 사이의 공간에 제2 하드 마스크 패턴을 형성하고 노출되는 분리막을 식각 제거함으로써, 노광 장비 해상력 이하의 피치를 갖는 마스크를 형성할 수 반도체 소자의 하드 마스크 패턴 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 하드 마스크 패턴 형성 방법은 반도체 기판 상에 식각 대상층을 형성하는 단계와, 상기 식각 대상층 상에 제1 하드 마스크 패턴을 형성하는 단계와, 상기 제1 하드 마스크 패턴을 포함한 상기 식각 대상층 상에 분리막을 형성하는 단계와, 상기 제1 하드 마스크 패턴 사이의 공간 상에 형성된 상기 분리막 상에 하드마스크막을 형성하는 단계와, 상기 제1 하드 마스크 패턴의 상부와 측벽에 형성된 상기 분리막을 제거하여 상기 분리막과 상기 하드마스크막이 적층된 제2 하드 마스크 패턴을 형성하는 단계를 포함한다.
상기 식각 대상층은 비정질 카본막과 SiON막을 순차적으로 적층하여 형성하며, 상기 제1 하드 마스크 패턴은 폴리 실리콘막, 또는 산화막, 또는 질화막으로 형성한다.
상기 제1 하드 마스크 패턴은 패턴의 임계 치수와 패턴 사이의 공간 비가 1:3으로 형성하는 것이 바람직하다.
상기 분리막은 카본 계열의 폴리머로 형성하며, 상기 하드마스크막은 Si 성분을 함유한 멀티 펑션 하드마스크막으로 형성하고, 상기 Si 성분을 15% 내지 50% 함유하는 것이 바람직하다.
상기 하드마스크막을 형성하는 단계는 상기 분리막을 포함한 전체 구조 상에 상기 하드마스크막을 증착하는 단계, 및 에치백 공정을 실시하여 상기 제1 하드 마스크 패턴 상부에 형성된 상기 하드마스크막을 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2 내지 도 7b는 본 발명의 일실시 예에 따른 반도체 소자의 하드 마스크 패턴 형성방법을 설명하기 위한 소자의 단면도 및 SEM 사진이다.
도 2를 참조하면, 반도체 기판(100) 상에 제1 식각 대상층(101), 및 제2 식각 대상층(102)을 순차적으로 적층하여 형성한다. 제1 식각 대상층(101)은 비정질 카본막으로 형성하는 것이 바람직하다. 제2 식각 대상층(102)은 SiON막으로 형성하는 것이 바람직하다.
이 후, 제2 식각 대상층(102)을 포함한 전체 구조 상에 제1 하드마스크막(103)을 형성한다. 제1 하드마스크막(103)은 폴리 실리콘막으로 형성하는 것이 바람직하다. 제1 하드마스크막(103)은 폴리 실리콘막 대신 질화막 또는 산화막으로 형성가능하다. 제1 하드마스크막(103)은 400 내지 2000Å의 두께로 형성하는 것이 바람직하다.
도 3a 및 도 3b를 참조하면, 제1 하드마스크막(103) 상에 포토 레지스트 패턴을 형성한 후, 포토 레지스트 패턴을 이용한 식각 공정을 실시하여 제1 하드마스크 패턴(103)을 형성한다. 이때 형성되는 제1 하드마스크 패턴(103)은 패턴의 임계치수와 패턴간의 거리 비 즉, 라인(Line)과 스페이스(Space)의 비가 1:3이 되도록 형성하는 것이 바람직하다.
도 4a 및 도 4b를 참조하면, 제1 하드마스크 패턴(103)을 포함한 제2 식각 대상층(102)상에 분리막(separation; 104)을 형성한다. 분리막(104)은 제1 하드마스크 패턴(103)의 상부와 측벽, 및 제1 하드마스크 패턴(103)들 사이의 공간에 균일한 두께로 형성한다. 분리막(104)은 제1 하드마스크 패턴(103)의 임계치수와 동 일한 두께로 형성하는 것이 바람직하다. 분리막(104)은 카본 계열의 폴리머로 형성하는 것이 바람직하다.
도 5a 및 도 5b를 참조하면, 분리막(104)을 포함한 전체 구조 상에 제2 하드 마스크막(105)을 형성한다. 제2 하드 마스크막(105)은 Si 성분을 함유한 멀티 펑션 하드마스크막을 사용하여 형성하는 것이 바람직하다. 제2 하드 마스크막(105)은 500 내지 2000Å의 두께로 형성하는 것이 바람직하다. 제2 하드 마스크막(105)은 Si 성분을 15% 내지 50% 함유한 멀티 펑션 하드마스크막을 사용하여 형성하는 것이 바람직하다. 제2 하드 마스크막(105)이 Si 성분을 함유함으로써 후속 분리막 제거 공정시 다른 막과의 식각 선택비를 증가시킬 수 있다.
도 6을 참조하면, 제1 하드마스크 패턴(103) 상부에 형성된 제2 하드 마스크막(105)을 제거하기 위한 에치백 공정을 실시한다. 바람직하게는 제2 하드 마스크막(105)이 제1 하드마스크 패턴(103)들 사이의 공간에만 잔류하도록 형성한다.
도 7a 및 도 7b를 참조하면, 식각 공정을 실시하여 제1 하드마스크 패턴(103)들의 상부 및 측벽에 형성된 분리막을 제거한다. 이때 식각 공정은 건식 식각 공정을 이용하여 실시하는 것이 바람직하다. 분리막 제거 공정은 제1 하드마스크 패턴(103)과 분리막의 식각비 차이 및 제2 하드 마스크막(105)과 분리막의 식각비 차이를 이용하여 실시하는 것이 바람직하다. 이로 인하여 제1 하드마스크 패턴(103)들 사이의 공간에 제2 하드 마스크 패턴(105, 104)이 형성된다.
이 후 도면으로 도시되진 않았지만 제1 하드마스크 패턴(103)과 제2 하드 마스크 패턴(105, 104)을 이용한 식각 공정을 실시하여 제2 식각 대상층(102), 및 제 1 식각 대상층(101)을 순차적으로 식각한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면 반도체 소자의 하드 마스크 패턴 형성 공정 시 노광 공정을 이용한 포토 레지스트 패턴을 이용하여 제1 하드 마스크 패턴들을 형성하고, 제1 하드 마스크 패턴들을 포함한 전체 구조 상에 분리막을 형성한 후, 제1 하드 마스크 패턴들 사이의 공간에 제2 하드 마스크 패턴을 형성하고 노출되는 분리막을 식각 제거함으로써, 노광 장비 해상력 이하의 피치를 갖는 마스크를 형성할 수 있다.

Claims (8)

  1. 반도체 기판 상에 식각 대상층을 형성하는 단계;
    상기 식각 대상층 상에 제1 하드 마스크 패턴을 형성하는 단계;
    상기 제1 하드 마스크 패턴을 포함한 상기 식각 대상층 상에 분리막을 형성하는 단계;
    상기 제1 하드 마스크 패턴 사이의 공간 상에 형성된 상기 분리막 상에 하드마스크막을 형성하는 단계;
    상기 제1 하드 마스크 패턴의 상부와 측벽에 형성된 상기 분리막을 제거하여 상기 분리막과 상기 하드마스크막이 적층된 제2 하드 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 대상층은 비정질 카본막과 SiON막을 순차적으로 적층하여 형성하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1 하드 마스크 패턴은 폴리 실리콘막, 또는 산화막, 또는 질화막으로 형성하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 하드 마스크 패턴은 패턴의 임계 치수와 패턴 사이의 공간 비가 1:3으로 형성하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 분리막은 카본 계열의 폴리머로 형성하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 하드마스크막은 Si 성분을 함유한 멀티 펑션 하드마스크막으로 형성하는 반도체 소자의 하드 마스크 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 하드마스크막은 상기 Si 성분을 15% 내지 50% 함유한 반도체 소자의 하 드 마스크 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 하드마스크막을 형성하는 단계는
    상기 분리막을 포함한 전체 구조 상에 상기 하드마스크막을 증착하는 단계; 및
    에치백 공정을 실시하여 상기 제1 하드 마스크 패턴 상부에 형성된 상기 하드마스크막을 제거하는 단계를 포함하는 반도체 소자의 하드 마스크 패턴 형성 방법.
KR1020070045991A 2007-05-11 2007-05-11 반도체 소자의 하드 마스크 패턴 형성방법 KR20080099994A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070045991A KR20080099994A (ko) 2007-05-11 2007-05-11 반도체 소자의 하드 마스크 패턴 형성방법
US11/967,131 US20080280216A1 (en) 2007-05-11 2007-12-29 Method of forming a hard mask pattern in a semiconductor device
CN200810000711.3A CN101303971A (zh) 2007-05-11 2008-01-14 在半导体器件中形成硬掩模图案的方法
JP2008005232A JP2008283165A (ja) 2007-05-11 2008-01-15 半導体素子のハードマスクパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045991A KR20080099994A (ko) 2007-05-11 2007-05-11 반도체 소자의 하드 마스크 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20080099994A true KR20080099994A (ko) 2008-11-14

Family

ID=39969849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045991A KR20080099994A (ko) 2007-05-11 2007-05-11 반도체 소자의 하드 마스크 패턴 형성방법

Country Status (4)

Country Link
US (1) US20080280216A1 (ko)
JP (1) JP2008283165A (ko)
KR (1) KR20080099994A (ko)
CN (1) CN101303971A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161137A (ja) * 2009-01-07 2010-07-22 Hitachi Ltd 半導体記憶装置の製造方法
KR101215645B1 (ko) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933759A (en) * 1996-12-31 1999-08-03 Intel Corporation Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications
US6653735B1 (en) * 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
JP2008283165A (ja) 2008-11-20
CN101303971A (zh) 2008-11-12
US20080280216A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US10049878B2 (en) Self-aligned patterning process
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
JP2013145874A (ja) Ｅｕｖフォトレジスト封入
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
JP2008091851A (ja) 半導体素子のハードマスクパターン形成方法
KR20200035289A (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2009158904A (ja) 半導体素子の金属配線形成方法
US8071487B2 (en) Patterning method using stacked structure
KR20080099994A (ko) 반도체 소자의 하드 마스크 패턴 형성방법
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JP2008042174A (ja) マスクパターン形成方法
US20090061635A1 (en) Method for forming micro-patterns
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100933854B1 (ko) 반도체 소자의 패턴 형성방법
JP3585039B2 (ja) ホール形成方法
KR100976651B1 (ko) 반도체 소자의 패턴 형성방법
JP2010141199A (ja) 多層マスクの除去方法および半導体装置の製造方法
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
US9396966B1 (en) Patterning method and semiconductor structure
KR20100076331A (ko) 반도체 소자의 제조 방법
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100932326B1 (ko) 반도체 소자의 패턴 형성방법
JPH05206085A (ja) 微細パターンの形成方法
US6541387B1 (en) Process for implementation of a hardmask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment