KR101215645B1 - 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법 - Google Patents

오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법 Download PDF

Info

Publication number
KR101215645B1
KR101215645B1 KR1020100125808A KR20100125808A KR101215645B1 KR 101215645 B1 KR101215645 B1 KR 101215645B1 KR 1020100125808 A KR1020100125808 A KR 1020100125808A KR 20100125808 A KR20100125808 A KR 20100125808A KR 101215645 B1 KR101215645 B1 KR 101215645B1
Authority
KR
South Korea
Prior art keywords
mask pattern
layer
overlay vernier
pattern
opening
Prior art date
Application number
KR1020100125808A
Other languages
English (en)
Other versions
KR20120064530A (ko
Inventor
이준석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100125808A priority Critical patent/KR101215645B1/ko
Priority to TW100125550A priority patent/TWI509657B/zh
Priority to JP2011164258A priority patent/JP5833855B2/ja
Priority to US13/315,742 priority patent/US8502355B2/en
Publication of KR20120064530A publication Critical patent/KR20120064530A/ko
Application granted granted Critical
Publication of KR101215645B1 publication Critical patent/KR101215645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체소자의 오버레이 버니어 마스크패턴은, 기판 위의 피식각층 위에서, 피식각층의 제1 영역을 노출시키는 제1 개구부와, 제1 영역과 이격되는 제2 영역을 노출시키는 제2 개구부를 갖는 제1 오버레이 버니어 마스크패턴과, 그리고 제1 오버레이 버니어 마스크패턴 및 피식각층 위에 배치되며, 제2 개구부를 노출시키면서 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴을 포함한다.

Description

오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법{Overlay vernier mask pattern, methof for fabricating the same, semicondcutor device having the overlay vernier pattern, and method of fabricating the semiconductor device}
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 반도체소자의 반도체소자의 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법에 관한 것이다.
반도체 집적회로의 제조과정 동안에, 마스킹, 레지스트 코팅, 식각, 및 적층과 같은 다양한 공정단계들이 수행된다. 이와 같은 단계들을 수행하는 과정에 있어서, 특정 물질층이 하부에 이미 존재해 있는 층과 중첩되거나, 또는 그 층으로부터 중첩되지 않도록 제거되기도 한다. 이 과정에서 상하간의 프로세스 층들의 적절한 정렬은 매우 중요하다. 반도체소자를 제조하는 과정에서 층간 정렬(layer-to-layer alignment)의 정밀도를 측정하기 위한 레지스트레이션(registration)이 일반적으로 이용된다. 레지스트레이션은, 기존층(existing layer)에 형성된 매칭 패턴(matching pattern)과, 이 매칭 패턴과 구별되는 패턴(distinct pattern)을 서로 중첩시킴으로써 기존층의 위치와 후속으로 형성되는 층(subsequent layer)의 상호 위치를 비교함으로써 이루어진다. 즉, 후속으로 형성되는 층에서의 정렬 마크와 기존층의 정렬마크 사이의 거리를 측정함으로써 두 층들 사이의 미스얼라인(misalign)을 측정할 수 있다. 현재 주로 사용되는 레지스트레이션 구조는 박스-인-박스(box-in-box) 오버레이 버니어, 바-인-바(bar-in-bar) 오버레이 버니어 등이 있다.
그런데 최근 반도체소자의 집적도가 급격하게 증가함에 따라, 패턴들 사이의 간격(pitch)도 급격하게 줄어들고 있다. 이에 따라 포토리소그라피 공정의 한계로 인해 좁은 피치의 패턴들을 한번의 포토리소그라피 공정으로 형성하지 못하고, 포토리소그라피 공정을 두 번 수행하여 형성하는 더블 패터닝 기술(DPT; Dual Patterning Technology)이 사용되고 있는 실정이다. 이와 같은 더블 패터닝 기술(DPT)은, 일정한 형태, 예컨대 라인 앤 스페이스(line and space) 형태의 패턴들이 배치되는 셀영역 외에도, 상대적으로 피치의 여유가 있는 주변회로영역 내에 배치되는 패턴들 중에서 특정 공정 조건에서 단일 포토리소그라피 공정으로는 정상적으로 패턴이 형성되지 않는 경우에도 적용된다.
더블 패터닝 기술을 적용하여 미세 패턴을 형성하는 과정을 간단하게 설명하면, 먼저 제1 패터닝 공정을 통해 패턴 대상층 위에 제1 마스크패턴들을 형성한다. 이때 제1 마스크패턴들 사이의 피치는 디자인룰에 따른 피치의 대략 2배가 된다. 다음에 제2 패터닝 공정을 통해 제1 패턴들 사이에 배치되는 제2 마스크패턴들을 형성한다. 그리고 제1 마스크패턴들 및 제2 마스크패턴들을 식각마스크로 한 식각으로 하부 패턴대상층을 식각함으로써 디자인룰에 따른 피치를 갖는 미세 패턴들이 형성된다. 이와 같이 더블 패터닝 기술은 두 번의 패터닝 공정을 통해 마스크패턴들을 형성하며, 그 결과 상하부 층간의 정렬 확인을 위한 레지스트레이션은 삼중키 방법을 사용한다. 즉 제1 마스크패턴들을 형성하는 제1 패터닝 공정시 제1 오버레이 버니어 패턴 형성을 위한 제1 오버레이 버니어 마스크패턴을 형성하고, 제2 마스크패턴들을 형성하는 제2 패터닝 공정시 제2 오버레이 버니어 마스크패턴을 형성한다. 다음에 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 한 식각을 수행하여 각각 제1 및 제2 오버레이 버니어 패턴을 형성한다. 그리고 이 제1 및 제2 오버레이 버니어 패턴을 어미자로 사용하고, 후속공정에 의해 상부에 형성되는 오버레이 버니어 패턴을 아들자로 사용하여 상하부 층들간의 정렬 관계를 파악한다.
그런데 이 과정에서 하부의 제1 오버레이 버니어 마스크패턴이 갖는 개구부가 상부의 제2 오버레이 버니어 마스크패턴에 의해 덮이는 현상이 발생된다. 이 경우 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 한 식각을 수행하더라도 제1 오버레이 버니어 마스크패턴에 의해 형성되어야 할 제1 오버레이 버니어 패턴은 만들어지지 않게 된다. 또한 제2 오버레이 버니어 마스크패턴이 갖는 개구부 또한 하부의 제1 오버레이 버니어 마스크패턴과 중첩될 수 있는데, 이 경우에도 제1 오버레이 버니어 마스크패턴이 식각장벽층으로 작용하여 제2 오버레이 버니어 마스크패턴에 의한 제2 오버레이 버니어 패턴도 정상적으로 형성되지 않게 된다.
본 발명이 해결하려는 과제는, 더블 패터닝 기술을 적용하여 삼중키 방법을 사용하는 경우, 하부의 제1 오버레이 버니어 마스크패턴에 의한 제1 오버레이 버니어 패턴과 상부의 제2 오버레이 버니어 마스크패턴에 의한 제2 오버레이 버니어 패턴이 정상적으로 형성되도록 하는 반도체소자의 오버레이 버니어 마스크패턴 및 그 형성방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 오버레이 버니어 패턴을 포함하는 반도체소자 및 그 형성방법을 제공하는 것이다.
본 발명의 일 예에 따른 오버레이 버니어 마스크패턴은, 기판 위의 피식각층 위에서, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역과 이격되는 제2 영역을 노출시키는 제2 개구부를 갖는 제1 오버레이 버니어 마스크패턴; 및 상기 제1 오버레이 버니어 마스크패턴 및 피식각층 위에 배치되며, 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴을 포함한다.
상기 피식각층은 아모퍼스카본층(ACL) 및 실리콘옥사이드나이트라이드(SiON)층을 포함할 수 있다.
상기 제1 오버레이 버니어 마스크패턴은 폴리실리콘층으로 이루어질 수 있다.
상기 제1 오버레이 버니어 마스크패턴의 제1 개구부는 박스 형상으로 이루어질 수 있다. 이 경우 제1 오버레이 버니어 마스크패턴의 제2 개구부는, 제1 개구부의 각 변과 나란하게 배치되는 바 형상으로 이루어질 수 있다.
상기 제2 오버레이 버니어 마스크패턴은 스핀온코팅(SOC)에 의해 형성된 절연층을 포함할 수 있다.
상기 제2 오버레이 버니어 마스크패턴의 일부는, 제1 개구부 및 제2 개구부 사이의 제1 오버레이 버니어 마스크패턴과 중첩되도록 배치될 수 있다.
상기 제2 오버레이 버니어 마스크패턴의 개구부는 제1 영역 내에 배치될 수 있다.
본 발명의 일 예에 따른 반도체소자는, 셀영역 및 오버레이 버니어 영역을 갖는 기판; 상기 기판 위에 배치되는 피식각층; 상기 셀영역의 피식각층 위에서 교대로 배치되는 제1 셀 마스크패턴 및 제2 셀 마스크패턴; 상기 오버레이 버니어 영역의 피식각층 위에서, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역과 이격되는 제2 영역을 노출시키는 제2 개구부를 갖는 제1 오버레이 버니어 마스크패턴; 및 상기 오버레이 버니어 영역의 제1 오버레이 버니어 마스크패턴 및 피식각층 위에 배치되며, 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴을 포함한다.
상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴은 동일한 물질층패턴으로 이루어질 수 있다.
상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴은 폴리실리콘층층패턴으로 이루어질 수 있다.
상기 제2 셀 마스크패턴 및 제2 오버레이 버니어 마스크패턴은 동일한 물질층패턴으로 이루어질 수 있다.
상기 제2 셀 마스크패턴 및 제2 오버레이 버니어 마스크패턴은 SOC층패턴을 포함할 수 있다.
본 발명의 일 예에 따른 오버레이 버니어 마스크패턴 형성방법은, 더블 패터닝 공정 중 제1 패터닝 공정을 수행하여 기판 위의 피식각층 위에 제1 오버레이 버니어 마스크패턴을 형성하되, 상기 제1 오버레이 버니어 마스크패턴은, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역과 이격되는 제2 영역을 노출시키는 제2 개구부를 갖도록 하는 단계; 및 상기 더블 패터닝 공정 중 제2 패터닝 공정을 수행하여 제2 오버레이 버니어 마스크패턴을 형성하되, 상기 제2 오버레이 버니어 마스크패턴은 상기 제1 오버레이 버니어 마스크패턴 및 피식각층 위에서 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖도록 하는 단계를 포함한다.
상기 제1 오버레이 버니어 마스크패턴의 제1 개구부는 박스 구조로 형성하고, 상기 제1 오버레이 버니어 마스크패턴의 제2 개구부 및 제2 오버레이 버니어 마스크패턴의 개구부는 바 구조로 형성할 수 있다.
본 발명의 일 예에 따른 반도체소자의 형성방법은, 셀영역 및 오버레이 버니어 영역을 갖는 기판 위에 피식각층층을 형성하는 단계; 상기 피식각층층 위에 제1 마스크층을 형성하는 단계; 더블 패터닝 공정 중 제1 패터닝 공정으로 상기 제1 마스크층을 패터닝하여 상기 셀영역 및 오버레이 버니어 영역에 각각 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴을 형성하되, 상기 제1 오버레이 버니어 마스크패턴은, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역과 이격되는 제2 영역을 노출시키는 제2 개구부를 갖도록 하는 단계; 상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴 위에 제2 마스크층을 형성하는 단계; 상기 더블 패터닝 공정 중 제2 패터닝 공정으로, 상기 제2 마스크층을 패터닝하여 상기 셀 영역에는 제1 셀 마스크패턴과 교대로 배치되는 제2 셀 마스크패턴이 형성되도록 하고, 상기 오버레이 버니어 영역에는 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴이 형성되도록 하는 단계; 및 상기 제1 셀 마스크패턴, 제2 셀 마스크패턴, 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 상기 피식각층의 노출부분을 제거하여 상기 셀영역 및 오버레이 버니어 영역에 각각 셀 마스크패턴 및 오버레이 버니어 패턴을 형성하는 단계를 포함한다.
상기 피식각층은, 아모퍼스카본층, 제1 실리콘옥시나이트라이드층, 제1 폴리실리콘층, 및 제2 실리콘옥시나이트라이드층을 순차적으로 적층하여 형성할 수 있다.
상기 제1 마스크층은, 상기 제2 실리콘옥시나이트라이드층과 충분한 식각선택비를 갖는 물질로 형성할 수 있다. 이 경우 상기 제1 마스크층은, 제2 폴리실리콘층으로 형성할 수 있다.
상기 제2 마스크층은, 상기 제2 실리콘옥시나이트라이드층과 충분한 식각선택비를 갖는 물질로 형성할 수 있다. 이 경우 상기 제2 마스크층은, 아모퍼스카본층을 포함할 수 있다.
상기 제1 오버레이 버니어 마스크패턴의 제1 개구부 및 제2 개구부는 각각 박스 구조 및 바 구조로 이루어질 수 있다.
상기 제2 오버레이 버니어 마스크패턴의 개구부는 바 구조로 이루어질 수 있다.
상기 제2 오버레이 버니어 마스크패턴의 개구부는 상기 제1 오버레이 버니어 마스크패턴의 제1 개구부와 중첩될 수 있다.
본 발명에 따르면, 제1 오버레이 버니어 마스크패턴의 개구부와 제2 오버레이 버니어 마스크패턴이 중첩되지 않고, 또한 제1 오버레이 버니어 마스크패턴과 제2 오버레이 버니어 마스크패턴이 중첩되지 않으므로, 오버레이 버니어 패턴 형성을 위한 식각이 정상적으로 이루어질 수 있다는 이점이 제공된다.
도 1은 본 발명의 일 예에 따른 반도체소자의 오버레이 버니어 마스크패턴을 구성하는 제1 오버레이 버니어 마스크패턴을 나타내 보인 평면도이다.
도 2는 도 1의 선 A-A'를 따라 절단하여 나타내 보인 단면도이다.
도 3은 본 발명의 일 예에 따른 반도체소자의 오버레이 버니어 마스크패턴을 구성하는 제2 오버레이 버니어 마스크패턴을 나타내 보인 평면도이다.
도 4은 도 3의 선 A-A'를 따라 절단하여 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 모두 나타내 보인 단면도이다.
도 5는 본 발명에 따른 오버레이 버니어 마스크패턴을 셀 마스크패턴과 함께 나타내 보인 단면도이다.
도 6 내지 도 12는 본 발명의 일 예에 따른 오버레이 버니어 마스크패턴을 이용한 오버레이 버니어 패턴 형성방법을 설명하기 위해 나타내 보인 도면들이다.
도 13은 본 발명에 따라 형성된 오버레이 버니어 패턴을 이용하여 레지스트레이션하는 과정을 설명하기 위해 나타내 보인 도면이다.
본 발명에 따른 오버레이 버니어 마스크패턴은 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 포함한다. 제1 오버레이 버니어 마스크패턴은 더블패터닝기술(DPT)을 이용한 패터닝을 수행하는데 있어서 1차 패터닝시 만들어진 패턴이며, 제2 오버레이 버니어 마스크패턴은 2차 패터닝시 만들어진 패턴이다. 따라서 제1 오버레이 버니어 마스크패턴이 먼저 형성된 다음에 제2 오버레이 버니어 마스크패턴이 형성된다. 제1 오버레이 버니어 마스크패턴의 평면 구조가 도 1에 도시되어 있으며, 제2 오버레이 버니어 마스크패턴의 평면 구조는 도 2에 도시되어 있다. 그리고 도 3은 도 1의 선 A-A'를 따라 절단하여 나타내 보인 단면도로서, 제1 오버레이 버니어 마스크패턴만을 나타내 보인 단면도이다. 또한 도 4는 도 2의 선 A-A'를 따라 절단하여 나타내 보인 단면도로서, 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 모두 나타내 보인 단면도이다.
제1 오버레이 버니어 마스크패턴(210)은, 도 1 및 도 3에 나타낸 바와 같이, 하부층(130)의 제1 영역(210a)을 노출시키는 제1 개구부(211)와, 하부층(130)의 제2 영역(210b)을 노출시키는 제2 개구부(212)를 갖는다. 여기서 제1 오버레이 버니어 패턴이 형성될 영역이 제2 영역(210b)이며, 제1 영역(210a)은 제2 오버레이 버니어 패턴이 형성될 영역을 포함하는 영역이다. 일 예에서, 제1 영역(210a)을 노출시키는 제1 개구부(211)는 박스(box) 형상을 가지며, 제2 영역(210b)을 노출시키는 제2 개구부(212)는 바(bar) 형상을 갖는다. 제2 개구부(212)는 제1 개구부(211)의 각 변을 따라 길게 배치되며, 제1 개구부(211)와는 일정 간격 이격된다. 이와 같은 바 형상의 제2 개구부(212)의 폭(w1)은 대략 0.1㎛ 내지 3㎛의 크기로 설정할 수 있다. 그리고 제2 개구부(212)의 길이는 제1 개구부(211)의 변의 길이와 실질적으로 동일하게 설정할 수 있다.
제1 오버레이 버니어 마스크패턴(210) 아래에 배치되는 하부층(130)은 제1 오버레이 버니어 마스크패턴(210)을 식각마스크로 한 식각공정에 의해 일부가 제거되어 오버레이 버니어 패턴이 만들어지는 대상으로서, 복수의 층들이 적층되는 구조로 이루어진다. 하부층(130)은 패턴대상층(120) 위에 배치된다. 패턴대상층(120)은 최종적으로 패터닝되는 층일수도 있지만, 경우에 따라서는 하드마스크층일 수도 있다. 일 예에서, 패턴대상층(120)은 비트라인을 패터닝하기 위한 하드마스크층일 수 있는데, 이 예에 따르면, 패턴대상층(120)과 기판(110) 사이에는 층간절연층(미도시) 및 비트라인(미도시)이 배치된다. 일 예에서, 제1 오버레이 버니어 마스크패턴(210)은 폴리실리콘층으로 이루어진다.
제2 오버레이 버니어 마스크패턴(220)은, 도 2 및 도 4에 나타낸 바와 같이, 제1 오버레이 버니어 마스크패턴(210) 및 하부층(130) 위에 배치된다. 제2 오버레이 버니어 마스크패턴(220)은 제1 오버레이 버니어 마스크패턴(210)의 제1 개구부(211)는 덮으면서 제2 개구부(212)는 노출시키는 박스(box) 구조로 이루어진다. 이와 같은 제2 오버레이 버니어 마스크패턴(220)은 박스 내에서 각 변을 따라 길게 배치되는 바 형태의 개구부(224)를 갖는다. 따라서 이 개구부(224)는 제1 영역(210a) 내에 배치되게 되고, 제1 영역(210a) 내에서 하부층(130)의 일부 표면을 노출시킨다. 또한 제1 오버레이 버니어 마스크패턴(210)의 제2 개구부(212)가 노출되도록 제2 오버레이 버니어 마스크패턴(220)이 배치됨에 따라, 제1 오버레이 버니어 마스크패턴(210)의 제2 개구부(212)에 의해 노출된 제2 영역(210b)의 하부층(130) 표면은 여전히 노출된 상태를 유지한다. 따라서 제1 오버레이 버니어 마스크패턴(210) 및 제2 오버레이 버니어 마스크패턴(220)을 식각 마스크로 하여 하부층(130)에 대한 식각공정을 수행하는 경우, 제1 오버레이 버니어 패턴이 형성되는 제1 오버레이 버니어 마스크패턴(210)의 제2 개구부(212)에 의한 노출부분에 대해 식각이 정상적으로 이루어진다. 마찬가지로 제2 오버레이 버니어 패턴이 형성되는 제2 오버레이 버니너 마스크패턴(220)의 개구부(224)에 의한 노출부분에 대해서도 식각이 정상적으로 이루어진다. 제2 오버레이 버니어 마스크패턴(220)의 개구부(224)와 가장자리까지의 폭(w2)은 대략 0.1㎛ 내지 3㎛의 크기로 설정할 수 있다.
도 5는 본 발명에 따른 오버레이 버니어 마스크패턴을 셀 마스크패턴과 함께 나타내 보인 단면도이다. 도 5를 참조하면, 셀영역(101) 및 오버레이 버니어 영역(102)을 갖는 기판(110) 위에 패턴대상층(120) 및 하부층(130)이 순차적으로 배치된다. 하부층(130)은 복수의 층들이 적층되는 구조로 이루어진다. 하부층(130)은, 셀영역(101)에 형성되는 제1 셀 하드마스크패턴 및 제2 셀 하드마스크패턴과, 오버레이 버니어 영역(102)에 형성되는 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 이용한 식각공정에 의해 식각되는 피식각층이다. 일 예에서, 하부층(130)은 아모퍼스카본층(ACL), 제1 실리콘옥시나이트라이드층, 제1 폴리실리콘층, 및 제2 실리콘옥시나이트라이드층이 순차적으로 적층되는 구조를 갖는다.
셀영역(101)에는 제1 셀 마스크패턴(510) 및 제2 셀 마스크패턴(520)이 교대로 배치된다. 제1 셀 마스크패턴(510)은 폴리실리콘층패턴으로 이루어진다. 제2 셀 마스크패턴(520)은 SOC층패턴(521) 및 제3 실리콘옥시나이트라이드층패턴(522)이 순차적으로 적층된 구조로 이루어진다. 오버레이 버니어 영역(102)에는 제1 오버레이 버니어 마스크패턴(210) 및 제2 오버레이 버니어 마스크패턴(220)이 배치된다. 제1 오버레이 버니어 마스크패턴(210)은 제1 셀 마스크패턴(510)과 동일한 폴리실리콘층패턴으로 이루어진다. 제2 오버레이 버니어 마스크패턴(220)은 제2 셀 마스크패턴(520)과 동일하게 SOC층패턴(221) 및 제3 실리콘옥시나이트라이드층패턴(222)이 순차적으로 적층된 구조로 이루어진다. 셀영역(101)의 제1 셀 마스크패턴(510)과 오버레이 버니어 영역(102)의 제1 오버레이 버니어 마스크패턴(210)은 더블패터닝공정의 첫번째 패터닝 공정에 의해 형성된다. 그리고 셀영역(102)의 제2 셀 마스크패턴(520)과 오버레이 버니어 영역(102)의 제2 오버레이 버니어 마스크패턴(220)은 더불패터닝공정의 두번째 패터닝 공정에 의해 형성된다. 통상적으로 제1 셀 마스크패턴(510) 및 제2 셀 마스크패턴(520)은 바 형상으로 이루어지지만, 반드시 이에 한정되는 것은 아니다. 제1 오버레이 버니어 마스크패턴(210) 및 제2 오버레이 버니어 마스크패턴(220)은 도 1 내지 도 4를 참조하여 설명한 바와 동일한 형상으로 이루어진다.
도 6 내지 도 12는 본 발명의 일 예에 따른 오버레이 버니어 마스크패턴 형성방법과, 오버레이 버니어 마스크패턴을 이용하여 오버레이 버니어 패턴을 형성하는 방법을 설명하기 위해 나타내 보인 단면도들이다. 도 6 내지 도 12에서 도 1 내지 도 5와 동일한 참조부호는 동일한 요소를 나타낸다. 먼저 도 6에 나타낸 바와 같이, 셀영역(101) 및 오버레이 버니어 영역(102)을 갖는 기판(110) 위에 패턴대상층(120)을 형성한다. 기판(110)의 셀영역(101)은 더블 패터닝 기술(DPT)에 의해 형성되는 셀 패턴들이 배치되는 영역이다. 기판(110)의 오버레이 버니어 영역(102)은 더블 패터닝 기술(DPT)에 의해 형성되는 오버레이 버니어 패턴이 배치되는 영역이다. 일 예에서, 패턴대상층(120)은 나이트라이드층이지만, 이에 한정되는 것은 아니다. 비록 도면에 나타내지는 않았지만, 기판(110)과 패턴대상층(120) 사이에는 다른 물질층들, 예컨대 비트라인 금속층(미도시)이 배치될 수도 있다. 이 경우 패턴대상층(120)은 비트라인 금속층 패터닝을 위한 하드마스크층으로 이용된다.
패턴대상층(120)을 형성한 후에는, 그 위에 하부층(130)을 형성한다. 이 하부층(130)은, 셀영역(101)에 형성되는 제1 셀 하드마스크패턴 및 제2 셀 하드마스크패턴과, 오버레이 버니어 영역(102)에 형성되는 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 이용한 식각공정에 의해 식각되는 피식각층이다. 하부층(130)은 복수의 층들로 이루어지는데, 본 예에서는 아모퍼스카본층(ACL)(131), 제1 실리콘옥시나이트라이드(SiON)층(132), 제1 폴리실리콘층(133), 및 제2 실리콘옥시나이트라이드(SiON)층(134)이 순차적으로 적층되는 구조로 하부층(130)을 형성한다. 일 예에서, 아모퍼스카본층(ACL)(131)은 대략 2000Å의 두께로 형성한다. 제1 실리콘옥시나이트라이드층(132)과 제1 폴리실리콘층(133)은 각각 대략 400Å의 두께로 형성한다. 제2 실리콘옥시나이트라이드층(134)은 대략 300Å 두께로 형성한다.
하부층(130)을 형성한 후에는, 하부층(130) 위에 제1 마스크층(210')을 형성한다. 제1 마스크층(210')은 제2 실리콘옥시나이트라이드층(134)과 충분한 식각선택비를 갖는 물질로 형성한다. 이는 후속의 식각 공정에서 제2 실리콘옥시나이트라이드층(134)의 노출부분이 식각되는 동안 제1 마스크층(210')이 식각 버퍼층으로 작용하여야 하기 때문이다. 일 예에서, 제1 마스크층(210')은 대략 300Å 두께의 폴리실리콘층으로 형성한다. 다음에 제1 마스크층(210') 위에 제1 반사방지층(311)을 형성한다. 다음에 제1 반사방지층(311) 위에 제1 포토레지스트패턴(411)을 형성한다. 셀영역(101)에 형성된 제1 포토레지스트패턴(411)은 셀패턴 형성을 위한 제1 셀 마스크패턴을 만들기 위한 것이며, 오버레이 버니어 영역(102)에 형성된 제1 포토레지스트패턴(411)은 제1 오버레이 버니어 마스크패턴을 만들기 위한 것이다. 제1 포토레지스트패턴(411)은, 제1 반사방지층(311) 위에 포토레지스트층을 형성하고, 포토레지스트층에 대한 노광 및 현상을 수행함으로써 형성할 수 있다.
다음에 제1 포토레지스트패턴(411)을 식각마스크로 제1 반사방지층(311) 및 제1 마스크층(210')의 노출부분을 순차적으로 식각한다. 그리고 제1 포토레지스트패턴(411)을 제거한다. 포토레지스트패턴(411)을 제거하는 과정에서 남아있는 제1 반사방지층(311)도 함께 제거된다. 식각 결과, 도 7에 나타낸 바와 같이, 셀영역(101)에는 제1 셀 마스크패턴(510)이 만들어지고, 오버레이 버니어 영역(102)에는 제1 오버레이 버니어 마스크패턴(210)이 만들어진다. 셀영역(101)에 형성된 제1 셀 마스크패턴(510)은 하부의 제2 실리콘옥시나이트라이드층(134)의 일부 표면을 노출시키는 개구부(512)를 갖는데, 이 개구부(512)에 의해 노출되는 영역 내에 후속의 2차 패터닝 공정을 통해 형성되는 제2 셀 마스크패턴이 배치된다. 또한 오버레이 버니어 영역(102)에 형성된 제1 오버레이 버니어 마스크패턴(210)은 하부의 제2 실리콘옥시나이트라이드층(134)의 일부 표면을 노출시키는 제1 개구부(211) 및 제2 개구부(212)를 갖는데, 이 중에서 제2 개구부(212)와는 중첩되지 않으면서 제1 개구부(211)와는 중첩되는 영역에 후속의 2차 패터닝 공정을 통해 형성되는 제2 오버레이 버니어 마스크패턴이 배치된다.
제1 셀 마스크패턴(510) 및 제1 오버레이 버니어 마스크패턴(210)을 형성한 후에는, 도 8에 나타낸 바와 같이, 전면에 제2 마스크층(220')을 형성한다. 제2 마스크층(220')은 제2 실리콘옥시나이트라이드층(134)과 충분한 식각선택비를 가져야 하며, 또한 제1 셀 마스크패턴(510) 및 제1 오버레이 버니어 마스크패턴(210)과도 충분한 식각선택비를 갖는 물질을 포함하여야 한다. 이는 후속의 식각 공정에서 제2 실리콘옥시나이트라이드층(134)의 노출부분이 식각되는 동안 제2 마스크층(220')도 제1 마스크층(210')과 마찬가지로 식각 버퍼층으로 작용하여야 하기 때문이다. 또한 제2 마스크층(220')을 제거하는 과정에서 제1 셀 마스크패턴(510) 및 제1 오버레이 버니어 마스크패턴(210)에 영향을 거의 주지 않아야 한다. 제1 셀 마스크패턴(510) 및 제1 오버레이 버니어 마스크패턴(210)을 폴리실리콘층으로 형성하는 경우, 제2 마스크층(220')은 대략 1000Å 두께의 SOC층(221') 및 대략 300Å 두께의 제3 실리콘옥시나이트라이드층(222')이 순차적으로 적층된 구조로 형성할 수 있다. 다음에 제2 마스크층(222') 위에 제2 반사방지층(312)을 형성하고, 그 위에 제2 포토레지스트패턴(412)을 형성한다. 셀영역(101)에 형성된 제2 포토레지스트패턴(412)은 제2 셀 마스크패턴을 형성하기 위한 것이며, 오버레이 버니어 영역(102)에 형성된 제2 포토레지스트패턴(412)은 제2 오버레이 버니어 마스크패턴을 만들기 위한 것이다.
다음에 제2 포토레지스트패턴(412)을 식각마스크로 제2 반사방지층(312) 및 제2 마스크층(220')의 노출부분을 순차적으로 식각한다. 그리고 제2 포토레지스트패턴(412)을 제거한다. 포토레지스트패턴(412)을 제거하는 과정에서 남아있는 제2 반사방지층(312)도 함께 제거된다. 식각 결과, 도 9에 나타낸 바와 같이, 셀영역(101)에는 제2 셀 마스크패턴(520)이 만들어지고, 오버레이 버니어 영역(102)에는 제2 오버레이 버니어 마스크패턴(220)이 만들어진다. 제2 셀 마스크패턴(520)은 SOC층패턴(521) 및 제3 실리콘옥시나이트라이드층패턴(522)이 순차적으로 적층되는 구조를 갖는다. 마찬가지로 제2 오버레이 버니어 마스크패턴(220) 또한 SOC층패턴(221) 및 제3 실리콘옥시나이트라이드층패턴(222)이 순차적으로 적층되는 구조를 갖는다. 셀영역(101)에 형성된 제2 셀 마스크패턴(520)은 제1 셀 마스크패턴(510)과 셀영역(101) 내에서 교대로 배치된다. 제2 오버레이 버니어 마스크패턴(220)은 제1 오버레이 버니어 마스크패턴(210)의 제2 개구부(212)를 노출시키면서 제1 오버레이 버니어 마스크패턴(210)의 제1 개구부(211)와 중첩되는 개구부(224)를 갖는다.
다음에 제1 셀 마스크패턴(510), 제2 셀 마스크패턴(520), 제1 오버레이 버니어 마스크패턴(210), 및 제2 오버레이 버니어 마스크패턴(220)을 식각마스크로 제2 실리콘옥시나이트라이드층(134)의 노출부분을 제거하여, 도 10에 나타낸 바와 같이, 제2 실리콘옥시나이트라이드층패턴(139)을 형성한다. 제2 실리콘옥시나이트라이드층패턴(139)이 형성되는 과정에서, 셀영역(101) 내의 SOC층패턴(521) 위에 있던 제3 실리콘옥시나이트라이드층패턴(522)과, 오버레이 버니어 영역(102) 내의 SOC층패턴(221) 위에 있던 제3 실리콘옥시나이트라이드층패턴(222)은 제거된다.
다음에 셀영역(101) 내의 SOC층패턴(521) 및 오버레이 버니어 영역(102) 내의 SOC층패턴(221)을 제거하여, 도 11에 나타낸 바와 같이, 셀영역(101) 내에서 SOC층패턴(521)에 의해 덮여 있던 제2 실리콘옥시나이트라이드층(139)을 노출시키고, 동시에 오버레이 버니어 영역(102) 내에서도 SOC층패턴(221)에 의해 덮여 있던 제1 오버레이 버니어 마스크패턴(210) 및 제2 실리콘옥시나이트라이드층(139)을 노출시킨다.
다음에 도 12에 나타낸 바와 같이, 제2 실리콘옥시나이트라이드층(139)을 식각 버퍼층으로 한 식각을 수행하여 제1 폴리실리콘층(133)의 노출부분을 제거한다. 이에 따라 제2 실리콘옥시나이트라이드층(139) 하부에는 제1 폴리실리콘층패턴(138)이 배치되게 된다. 제1 셀 마스크패턴(510) 및 제1 오버레이 버니어 마스크패턴(210)은 모두 폴리실리콘층이므로, 제1 폴리실리콘층(133)의 노출부분을 제거하는 식각 과정에서, 셀영역(101) 내에서 제2 실리콘옥시나이트라이드층(139) 위에 있던 제1 셀 마스크패턴(510)과, 오버레이 버니어 영역(102) 내에서 제2 실리콘옥시나이트라이드층(139) 위에 있던 제1 오버레이 버니어 마스크패턴(210)은 모두 제거된다.
계속해서 제1 폴리실리콘층패턴(128)을 식각 버퍼층으로 한 식각을 수행하여 제1 실리콘옥시나이트라이드층(132)의 노출부분을 제거한다. 이에 따라 제1 폴리실리콘층패턴(138) 하부에는 제1 실리콘옥시나이트라이드층(137)이 배치된다. 제1 실리콘옥시나이트라이드층(132)의 노출부분을 제거하는 과정에서, 제1 폴리실리콘층패턴(138) 상부에 있었던 제2 실리콘옥시나이트라이드층(139)은 제거된다. 계속해서 제1 폴리실리콘층패턴(128) 및 제1 실리콘옥시나이트라이드층패턴(137)을 식각마스크로 한 식각으로 아모퍼스카본층(131)의 노출부분을 제거하여 아모퍼스카본층패턴(136)을 형성한다. 이에 따라 셀영역(101)에는, 아모퍼스카본층패턴(136), 제1 실리콘옥시나이트라이드층패턴(137) 및 제1 폴리실리콘층패턴(138)으로 이루어지는 셀 마스크 패턴(530)이 형성된다. 마찬가지로 오버레이 버니어 영역(102)에는 아모퍼스카본층패턴(136), 제1 실리콘옥시나이트라이드층패턴(137) 및 제1 폴리실리콘층패턴(138)이 순차적으로 적층된 오버레이 버니어 패턴(230)이 형성된다. 오버레이 버니어 패턴(230)은, 제1 오버레이 버니어 마스크패턴(도 9의 210)의 제2 개구부(도 9의 212)에 대응하는 개구부(231)와, 제2 오버레이 버니어 마스크패턴(도 9의 220)의 개구부(도 9의 224)에 대응하는 개구부(232)를 가지며, 이 개구부들(231, 232)은 각각 제1 어미자패턴 및 제2 어미자패턴으로 기능한다.
도 13은 본 발명에 따라 형성된 오버레이 버니어 패턴을 이용하여 레지스트레이션하는 과정을 설명하기 위해 나타내 보인 도면이다. 도 13을 참조하면, 제1 오버레이 어미자(910)은 더블 패터닝 공정 중 제1 패터닝 공정에 의해 형성되는 제1 오버레이 버니어 마스크패턴(도 1의 210)을 식각마스크로 한 식각을 통해 형성되므로 제1 오버레이 버니어 마스크패턴(도 1의 210)과 동일한 형상으로 형성된다. 마찬가지로 제2 오버레이 어미자(920)는 더블 패터닝 공정 중 제2 패터닝 공정에 의해 형성된 제2 오버레이 버니어 마스크패턴(도 3의 220)을 식각마스크로 한 식각을 통해 형성되므로 제2 오버레이 버니어 마스크패턴(도 3의 220)과 동일한 형상으로 형성된다. 다음에 후속 공정에 의해 상부에 형성되는 다른 층의 오버레이 아들자(930)는 통상적으로 박스(box) 형상으로 형성된다. 이와 같이 제1 오버레이 어미자(910), 제2 오버레이 어미자(920) 및 오버레이 아들자(930)를 각각 형성한 후에, 도면에서 참조부호 "940"으로 나타낸 바와 같이, 상호 중첩시킴에 따라 중첩된 결과로부터 각 층들 사이의 정렬 관계를 파악할 수 있다. 즉 오버레이 아들자(930)의 박스 패턴(931)과, 제1 오버레이 어미자(910)의 바 패턴(911) 사이의 간격을 측정하거나, 또는 오버레이 아들자(930)의 박스 패턴(931)과 제2 오버레이 어미자(920)의 바 패턴(921) 사이의 간격을 측정함으로써 제1 패터닝 공정 및 제2 패터닝 공정에 의해 형성된 패턴의 위치를 파악할 수 있으며, 또한 후속 공정에 의해 형성된 층과의 정렬관계도 파악할 수 있다.
110...기판 120...패턴대상층
130...하부층 131...아모퍼스카본층
132...제1 실리콘옥시나이트라이드층 133...제1 폴리실리콘층
134...제2 실리콘옥시나이트라이드층
210...제1 오버레이 버니어 마스크패턴
210'...제1 마스크층
220...제2 오버레이 버니어 마스크패턴
221'...SOC층 222'...제3 실리콘옥시나이트라이드층
311...제1 반사방지층 312...제2 반사방지층
411...제1 포토레지스트층 412...제2 포토레지스트층
530,,,셀 마스크패턴 230...오버레이 버니어 패턴

Claims (24)

  1. 기판 위의 피식각층 위에서, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역의 둘레로부터 일정 간격 이격되도록 배치된 제2 영역을 노출시키는 제2 개구부를 갖는 제1 오버레이 버니어 마스크패턴; 및
    상기 제1 오버레이 버니어 마스크패턴 및 피식각층 위에 배치되며, 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴을 포함하는 반도체소자의 오버레이 버니어 마스크패턴.
  2. 제1항에 있어서,
    상기 피식각층은 아모퍼스카본층(ACL) 및 실리콘옥사이드나이트라이드(SiON)층을 포함하는 반도체소자의 오버레이 버니어 마스크패턴.
  3. 제1항에 있어서,
    상기 제1 오버레이 버니어 마스크패턴은 폴리실리콘층으로 이루어지는 반도체소자의 오버레이 버니어 마스크패턴.
  4. 제1항에 있어서,
    상기 제1 오버레이 버니어 마스크패턴의 제1 개구부는 박스 형상으로 이루어지는 반도체소자의 오버레이 버니어 마스크패턴.
  5. 제4항에 있어서,
    상기 제1 오버레이 버니어 마스크패턴의 제2 개구부는, 상기 제1 개구부의 각 변과 나란하게 배치되는 바 형상으로 이루어지는 반도체소자의 오버레이 버니어 마스크패턴.
  6. 제1항에 있어서,
    상기 제2 오버레이 버니어 마스크패턴은 스핀온코팅(SOC)에 의해 형성된 절연층을 포함하는 오버레이 버니어 마스크패턴.
  7. 제1항에 있어서,
    상기 제2 오버레이 버니어 마스크패턴의 일부는, 상기 제1 개구부 및 제2 개구부 사이의 제1 오버레이 버니어 마스크패턴과 중첩되도록 배치되는 오버레이 버니어 마스크패턴.
  8. 제1항에 있어서,
    상기 제2 오버레이 버니어 마스크패턴의 개구부는 상기 제1 영역 내에 배치되는 오버레이 버니어 마스크패턴.
  9. 셀영역 및 오버레이 버니어 영역을 갖는 기판;
    상기 기판 위에 배치되는 피식각층;
    상기 셀영역의 피식각층 위에서 교대로 배치되는 제1 셀 마스크패턴 및 제2 셀 마스크패턴;
    상기 오버레이 버니어 영역의 피식각층 위에서, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역의 둘레로부터 일정 간격 이격되도록 배치된 제2 영역을 노출시키는 제2 개구부를 갖는 제1 오버레이 버니어 마스크패턴; 및
    상기 오버레이 버니어 영역의 제1 오버레이 버니어 마스크패턴 및 피식각층 위에 배치되며, 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴을 포함하는 반도체소자.
  10. 제9항에 있어서,
    상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴은 동일한 물질층패턴으로 이루어지는 반도체소자.
  11. 제9항에 있어서,
    상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴은 폴리실리콘층층패턴으로 이루어지는 반도체소자.
  12. 제9항에 있어서,
    상기 제2 셀 마스크패턴 및 제2 오버레이 버니어 마스크패턴은 동일한 물질층패턴으로 이루어지는 반도체소자.
  13. 제9항에 있어서,
    상기 제2 셀 마스크패턴 및 제2 오버레이 버니어 마스크패턴은 SOC층패턴을 포함하는 반도체소자.
  14. 더블 패터닝 공정 중 제1 패터닝 공정을 수행하여 기판 위의 피식각층 위에 제1 오버레이 버니어 마스크패턴을 형성하되, 상기 제1 오버레이 버니어 마스크패턴은, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역의 둘레로부터 일정 간격 이격되도록 배치된 제2 영역을 노출시키는 제2 개구부를 갖도록 하는 단계; 및
    상기 더블 패터닝 공정 중 제2 패터닝 공정을 수행하여 제2 오버레이 버니어 마스크패턴을 형성하되, 상기 제2 오버레이 버니어 마스크패턴은 상기 제1 오버레이 버니어 마스크패턴 및 피식각층 위에서 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖도록 하는 단계를 포함하는 반도체소자의 오버레이 버니어 마스크패턴 형성방법.
  15. 제14항에 있어서,
    상기 제1 오버레이 버니어 마스크패턴의 제1 개구부는 박스 구조로 형성하고, 상기 제1 오버레이 버니어 마스크패턴의 제2 개구부 및 제2 오버레이 버니어 마스크패턴의 개구부는 바 구조로 형성하는 반도체소자의 오버레이 버니어 마스크패턴 형성방법.
  16. 셀영역 및 오버레이 버니어 영역을 갖는 기판 위에 피식각층층을 형성하는 단계;
    상기 피식각층층 위에 제1 마스크층을 형성하는 단계;
    더블 패터닝 공정 중 제1 패터닝 공정으로 상기 제1 마스크층을 패터닝하여 상기 셀영역 및 오버레이 버니어 영역에 각각 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴을 형성하되, 상기 제1 오버레이 버니어 마스크패턴은, 상기 피식각층의 제1 영역을 노출시키는 제1 개구부와, 상기 제1 영역의 둘레로부터 일정 간격 이격되도록 배치된 제2 영역을 노출시키는 제2 개구부를 갖도록 하는 단계;
    상기 제1 셀 마스크패턴 및 제1 오버레이 버니어 마스크패턴 위에 제2 마스크층을 형성하는 단계;
    상기 더블 패터닝 공정 중 제2 패터닝 공정으로, 상기 제2 마스크층을 패터닝하여 상기 셀 영역에는 제1 셀 마스크패턴과 교대로 배치되는 제2 셀 마스크패턴이 형성되도록 하고, 상기 오버레이 버니어 영역에는 상기 제2 개구부를 노출시키면서 상기 제1 영역 내의 피식각층의 일부를 노출시키는 개구부를 갖는 제2 오버레이 버니어 마스크패턴이 형성되도록 하는 단계;
    상기 제1 셀 마스크패턴, 제2 셀 마스크패턴, 제1 오버레이 버니어 마스크패턴 및 제2 오버레이 버니어 마스크패턴을 식각마스크로 상기 피식각층의 노출부분을 제거하여 상기 셀영역 및 오버레이 버니어 영역에 각각 셀 마스크패턴 및 오버레이 버니어 패턴을 형성하는 단계를 포함하는 반도체소자의 형성방법.
  17. 제16항에 있어서,
    상기 피식각층은, 아모퍼스카본층, 제1 실리콘옥시나이트라이드층, 제1 폴리실리콘층, 및 제2 실리콘옥시나이트라이드층을 순차적으로 적층하여 형성하는 반도체소자의 형성방법.
  18. 제17항에 있어서,
    상기 제1 마스크층은, 상기 제2 실리콘옥시나이트라이드층이 식각되는 동안 식각버퍼층으로 작용할 수 있을 정도의 식각선택비를 갖는 물질로 형성하는 반도체소자의 형성방법.
  19. 제18항에 있어서,
    상기 제1 마스크층은, 제2 폴리실리콘층으로 형성하는 반도체소자의 형성방법.
  20. 제17항에 있어서,
    상기 제2 마스크층은, 상기 제2 실리콘옥시나이트라이드층이 식각되는 동안 식각버퍼층으로 작용할 수 있을 정도의 식각선택비를 갖는 물질로 형성하는 반도체소자의 형성방법.
  21. 제20항에 있어서,
    상기 제2 마스크층은, 아모퍼스카본층을 포함하는 반도체소자의 형성방법.
  22. 제16항에 있어서.
    상기 제1 오버레이 버니어 마스크패턴의 제1 개구부 및 제2 개구부는 각각 박스 구조 및 바 구조로 이루어지는 반도체소자의 형성방법.
  23. 제16항에 있어서.
    상기 제2 오버레이 버니어 마스크패턴의 개구부는 바 구조로 이루어지는 반도체소자의 형성방법.
  24. 제16항에 있어서,
    상기 제2 오버레이 버니어 마스크패턴의 개구부는 상기 제1 오버레이 버니어 마스크패턴의 제1 개구부와 중첩되는 반도체소자의 형성방법.
KR1020100125808A 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법 KR101215645B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100125808A KR101215645B1 (ko) 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
TW100125550A TWI509657B (zh) 2010-12-09 2011-07-20 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法
JP2011164258A JP5833855B2 (ja) 2010-12-09 2011-07-27 オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
US13/315,742 US8502355B2 (en) 2010-12-09 2011-12-09 Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125808A KR101215645B1 (ko) 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법

Publications (2)

Publication Number Publication Date
KR20120064530A KR20120064530A (ko) 2012-06-19
KR101215645B1 true KR101215645B1 (ko) 2012-12-26

Family

ID=46198521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125808A KR101215645B1 (ko) 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법

Country Status (4)

Country Link
US (1) US8502355B2 (ko)
JP (1) JP5833855B2 (ko)
KR (1) KR101215645B1 (ko)
TW (1) TWI509657B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564312B1 (ko) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR102432776B1 (ko) * 2015-10-08 2022-08-17 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN106610563B (zh) * 2015-10-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法
CN107037699B (zh) * 2016-02-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法
KR20200045590A (ko) * 2018-10-22 2020-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220047469A (ko) * 2020-10-08 2022-04-18 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2004247625A (ja) * 2003-02-17 2004-09-02 Sony Corp 露光方法、半導体装置の製造方法、マスクパターンおよび位置ずれ測定方法
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100739259B1 (ko) * 2006-03-08 2007-07-12 주식회사 하이닉스반도체 중첩도 측정 버니어 및 그 형성 방법
US20070292776A1 (en) * 2006-06-20 2007-12-20 Hynix Semiconductor Inc. Overlay vernier key and method for forming contact holes of semiconductor device using the same
KR20080034568A (ko) 2006-10-17 2008-04-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
KR20090019133A (ko) 2007-08-20 2009-02-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 형성 방법
JP2009064951A (ja) * 2007-09-06 2009-03-26 Panasonic Corp アライメントマーク、アライメントマーク形成方法及びパターン形成方法
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR20090072672A (ko) 2007-12-28 2009-07-02 주식회사 하이닉스반도체 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법
KR20090103520A (ko) 2008-03-28 2009-10-01 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
JP2010113195A (ja) * 2008-11-07 2010-05-20 Tokyo Electron Ltd 露光用マスク及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20120146195A1 (en) 2012-06-14
JP2012124457A (ja) 2012-06-28
TW201225157A (en) 2012-06-16
TWI509657B (zh) 2015-11-21
US8502355B2 (en) 2013-08-06
KR20120064530A (ko) 2012-06-19
JP5833855B2 (ja) 2015-12-16

Similar Documents

Publication Publication Date Title
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101215645B1 (ko) 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
US9490217B1 (en) Overlay marks and semiconductor process using the overlay marks
US9437415B2 (en) Layer alignment in FinFET fabrication
KR101541609B1 (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
KR20010112104A (ko) 반도체장치 및 그 제조방법
US20130328221A1 (en) Alignment mark design for semiconductor device
JP2011258822A (ja) 半導体装置の製造方法
US20150130031A1 (en) Semiconductor Device With An Overlay Mark Including Segment Regions Surrounded By A Pool Region
US20110300713A1 (en) Overlay vernier key and method for fabricating the same
US8597530B2 (en) Method of forming semiconductor device
US20130203253A1 (en) Method of forming pattern and method of manufacturing semiconductor device
TWI515589B (zh) 半導體結構以及製作半導體佈局之方法
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
US20090305505A1 (en) Method for manufacturing a semiconductor device
KR20090044409A (ko) 스페이서 패터닝을 이용한 패턴 형성방법
US8057987B2 (en) Patterning method of semiconductor device
KR101931799B1 (ko) 반도체 소자의 버니어 및 이의 형성 방법
KR20080070215A (ko) 정렬 마크 및 이의 제조 방법
KR101164995B1 (ko) 반도체 장치의 제조방법
KR102231044B1 (ko) 표시장치용 콘택 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee