TWI509657B - 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法 - Google Patents

重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法 Download PDF

Info

Publication number
TWI509657B
TWI509657B TW100125550A TW100125550A TWI509657B TW I509657 B TWI509657 B TW I509657B TW 100125550 A TW100125550 A TW 100125550A TW 100125550 A TW100125550 A TW 100125550A TW I509657 B TWI509657 B TW I509657B
Authority
TW
Taiwan
Prior art keywords
mask pattern
layer
overlapping
opening
region
Prior art date
Application number
TW100125550A
Other languages
English (en)
Other versions
TW201225157A (en
Inventor
Joon Seuk Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201225157A publication Critical patent/TW201225157A/zh
Application granted granted Critical
Publication of TWI509657B publication Critical patent/TWI509657B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法
本發明之示範性實施例係有關於一種半導體裝置及其製造方法，以及更特別地，是有關於一種半導體裝置之重疊游標尺遮罩圖案、其形成方法、一種包括重疊游標尺圖案之半導體裝置及其形成方法。
本申請案係依據中華民國專利法第27條主張於2010年12月9日在韓國智慧財產局所提出之韓國專利申請案第10-2010-0125808號之優先權，在本文中係以提及方式將該韓國專利申請案全部併入。
在半導體積體電路之製造程序中，實施各種像遮蔽(masking)罩、光阻塗布、蝕刻及堆疊之程序被執行。當實施行該等程序時，一種特定材料層可能與存在於該材料層下方之層重疊，或者可能被移除，以避免與該材料層重疊。在這樣的過程中，適當地使上下加工層排列係非常重要的。在半導體裝置之製造程序中，通常使用定位(registration)來測量內層排列之準確性。藉由允許在現存層上所形成之匹配圖案與不同於該匹配圖案之相異圖案重疊並比較該現存層之位置與後續層之位置來完成定位。亦即，藉由測量該後續層之排列標記與該現存層之排列標記間之距離，可測量該兩層間之失準。目前所主要使用之定位結構包括框中有框(box-in-box)重疊游標、條紋中有條紋(bar-in-bar)重疊游標等。
然而，當半導體裝置之整合度增加時，圖案間之間 距會縮小。且因微影(photolithography)製程之限制而無法以一次性微影(one-time photolithography)製程來形成具有窄間距之圖案。更確切地說，已使用一種雙重圖案化技術(DPT)，藉此實施兩次微影製程來形成具有窄間距之圖案。該雙重圖案化技術亦被應用至下面情況：雖然可在具有相對充分間距之周邊電路區域中排列圖案，但是通常無法以單一微影製程形成那些圖案。該雙重圖案化技術亦可以被應用在使預定形態之圖案(例如，線條及空間型態之圖案)排列之胞元區域。
下面將簡要描述藉由使用該雙重圖案化技術來形成微型圖案之製程。以一第一圖案化製程在待圖案化層上形成第一遮罩圖案。該等第一遮罩圖案間之間距約依據設計規則之間距的兩倍長。以一第二圖案化製程形成在該等第一圖案間排列之第二遮罩圖案。以使用該等第一遮罩圖案及該等第二遮罩圖案做為蝕刻遮罩之蝕刻製程來蝕刻待圖案化下層，藉以形成具有依據設計規則之間距的微型圖案。如上所述，由於該雙重圖案化技術藉由實施兩次圖案化製程來形成遮罩圖案，所以在定位中使用三重鑰(triple key)來檢查上下層間之排列。亦即，在用以形成該等第一遮罩圖案之第一圖案化製程中，形成用以形成第一重疊游標尺圖案之第一重疊游標尺遮罩圖案，以及在用以形成該等第二遮罩圖案之第二圖案化製程中，形成第二重疊游標尺遮罩圖案。使用該第一重疊游標尺遮罩圖案及該第二重疊游標尺遮罩圖案做為蝕刻遮罩來實施蝕刻製程，藉以形成第一及第二重疊游標尺 圖案。使用該等第一及第二重疊游標尺圖案做為外條紋(outer bar)，以及使用以後續製程在上面所形成之重疊游標尺圖案做為內框(inner box)，藉以識別上下層間之排列關係。
然而，在這樣的製程中，在該第一重疊游標尺遮罩圖案上方所形成之該第二重疊游標尺遮罩圖案可能覆蓋在下面所形成之該第一重疊游標尺遮罩圖案中所形成之開口。在這樣的情況下，雖可使用該第一重疊游標尺遮罩圖案及該第二重疊游標尺遮罩圖案做為蝕刻遮罩來實施蝕刻製程，但是可能無法形成需藉由該第一重疊游標尺遮罩圖案形成之該第一重疊游標尺圖案。此外，在該第二重疊游標尺遮罩圖案中所形成之開口亦可能與在該第二重疊游標尺遮罩圖案下方所形成之該第一重疊游標尺遮罩圖案重疊。在這樣的情況下，由於該第一重疊游標尺遮罩圖案做為蝕刻阻障，所以通常可能無法形成需藉由該第二重疊游標尺遮罩圖案形成之該第二重疊游標尺圖案。
本發明之實施例係有關於一種半導體裝置之重疊游標尺遮罩圖案及其形成，其中當使用三重鑰(triple key)時，該重疊游標尺遮罩圖案通常允許藉由利用雙重圖案化技術形成根據在下方所形成之第一重疊游標尺遮罩圖案的第一重疊游標尺圖案及根據在上方所形成之第二重疊游標尺遮罩圖案的第二重疊游標尺圖案。
本發明之另一實施例係有關於一種包括重疊游標尺 圖案之半導體裝置及其形成。
在實施例中，一種半導體裝置之重疊游標尺遮罩圖案包括：一第一重疊游標尺遮罩圖案，其具有用以暴露待蝕刻層之第一區域的第一開口，及用以暴露與該第一區域分開之第二區域的第二開口；以及一第二重疊游標尺遮罩圖案，其排列在該第一重疊游標尺遮罩圖案及該待蝕刻層上，且具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
該待蝕刻層可以包括非晶碳層(ACL)及氮氧化矽層(SiON)。
該第一重疊游標尺遮罩圖案可以包括多晶矽層。
該第一重疊游標尺遮罩圖案之第一開口可具有框形結構。在這樣的情況中，該第一重疊游標尺遮罩圖案之該第二開口可具有條狀結構，同時以平行於該第一開口之每一側的方式排列。
該第二重疊游標尺遮罩圖案可以包括藉由旋轉塗布(SOC)法所形成之絕緣層。
該第二重疊游標尺遮罩圖案之一部分可以在該第一開口與該第二開口間與該第一重疊游標尺遮罩圖案重疊。
可以使該第二重疊游標尺遮罩圖案之開口排列在該第一區域中。
在另一實施例中，一種半導體裝置包括：一基板，其包括胞元區域及重疊游標尺區域；一待蝕刻層，其排列在該基板上；一第一胞元遮罩圖案及一第二胞元遮罩 圖案，其排列在該胞元區域之待蝕刻層上；一第一重疊游標尺遮罩圖案，其具有用以暴露該重疊游標尺區域之待蝕刻層的第一區域之第一開口及用以暴露與該第一區域分開之第二區域的第二開口；以及一第二重疊游標尺遮罩圖案，其排列在該第一重疊游標尺遮罩圖案及該重疊游標尺區域之待蝕刻層上，且具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案之每一者可以包括個別的材料圖案，它們大致上是彼此相等的。
該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案之每一者可以包括個別的多晶矽圖案。
該第二胞元遮罩圖案及該第二重疊游標尺遮罩圖案之每一者可以包括個別的材料圖案，它們大致上是彼此相等的。
該第二胞元遮罩圖案及該第二重疊游標尺遮罩圖案之每一者可以包括個別的SOC圖案。
在另一實施例中，一種用以形成半導體裝置之重疊游標尺遮罩圖案之方法包括：藉由實施雙重圖案化製程之第一圖案化製程，在基板之待蝕刻層上形成第一重疊游標尺遮罩圖案，該第一重疊游標尺遮罩圖案具有用以暴露該待蝕刻層之第一區域的第一開口及用以暴露與該第一區域分開之第二區域的第二開口；以及藉由實施該雙重圖案化製程之第二圖案化製程，形成第二重疊游標 尺遮罩圖案，該第二重疊游標尺遮罩圖案具有用以暴露在該第一重疊游標尺遮罩圖案及該待蝕刻層上之該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
該第一重疊游標尺遮罩圖案可以形成為框形結構，以及該第一重疊游標尺遮罩圖案之第二開口及該第二重疊游標尺遮罩圖案之開口之每一者可以形成為絛狀結構。
在另一實施例中，一種用以形成半導體裝置之方法包括：形成待蝕刻層於包括胞元區域及重疊游標尺區域之基板上；形成第一遮罩層於該待蝕刻層上；藉由透過雙重圖案化製程之第一圖案化製程圖案化該第一遮罩層，在該胞元區域及該重疊游標尺區域中形成第一胞元遮罩圖案及第一重疊游標尺遮罩圖案，該第一重疊游標尺圖案具有用以暴露該待蝕刻層之第一區域的第一開口及用以暴露與該第一區域分開之第二區域的第二開口；形成第二遮罩層於該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案上；藉由透過該雙重圖案化製程之第二圖案化製程將該第二遮罩層圖案化，在該胞元區域中形成第二胞元遮罩圖案，其中使該第一胞元遮罩圖案與該第二胞元遮罩圖案輪流地排列，以及在該重疊游標尺區域中形成第二重疊游標尺遮罩圖案，該第二重疊游標尺遮罩圖案具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口；以及藉由使用該第一胞元遮罩圖案、及該第二胞元遮罩圖案，該第一重疊游標 尺遮罩圖案及該第二重疊游標尺遮罩圖案做為蝕刻遮罩，移除該待蝕刻層之暴露部分，藉以在該胞元區域及該重疊游標尺區域中分別形成胞元遮罩圖案及重疊游標尺圖案。
可以藉由相繼地堆疊非晶碳層、第一氮氧化矽層、第一多晶矽層、及第二氮氧化矽層以形成該待蝕刻層。
該第一遮罩層可以包括相對於該第二氮氧化矽層具有充分蝕刻選擇性之材料，以對該第二氮氧化矽層做為蝕刻緩衝層。在這樣的情況中，該第一遮罩層可以包括第二多晶矽層。
該第二遮罩層可以包括相對於該第二氮氧化矽層具有充分蝕刻選擇性之材料，以對該第二氮氧化矽層做為蝕刻緩衝層。在這樣的情況中，該第二遮罩層可以包括非晶碳層。
該第一重疊游標尺遮罩圖案之該第一開口及該第二開口可分別具有框形結構及條狀結構。
該第二重疊游標尺遮罩圖案之開口可具有條狀結構。
該第二重疊游標尺遮罩圖案之開口與該第一重疊游標尺遮罩圖案之該第一開口重疊。
從下面詳細敘述及結合所附圖式將更清楚了解上述及其它態樣、特徵及其它優點。
以下，將參考所附圖式來描述本發明之實施例。然而，各種實施例係僅描述用及沒有意欲限制本發明之範 圍。
根據本發明實施例中之重疊游標尺遮罩圖案包括一第一重疊游標尺遮罩圖案及一第二重疊游標尺遮罩圖案。當使用雙重圖案化技術來實施圖案化時，在第一圖案化中形成該第一重疊游標尺遮罩圖案，以及在第二圖案化中形成該第二重疊游標尺遮罩圖案。亦即，在形成該第一重疊游標尺遮罩圖案後，會形成該第二重疊游標尺遮罩圖案。第1圖描述該第一重疊游標尺遮罩圖案之平面結構，以及第2圖描述該第二重疊游標尺遮罩圖案之平面結構。第3圖係沿著第1圖之線A-A' 的剖面圖，其只描述該第一重疊游標尺遮罩圖案。第4圖係沿著第2圖之線A-A' 的剖面圖，其描述該第一重疊游標尺遮罩圖案及該第二重疊游標尺遮罩圖案。
參考第1及3圖，一第一重疊游標尺遮罩圖案210包括用以暴露下層130之第一區域210a的第一開口211，及用以暴露該下層130之第二區域210b的第二開口212。該第二區域210b表示一要形成第一重疊游標尺圖案之區域，並且該第一區域210a包括一要形成第二重疊游標尺圖案之區域。在實施例中，該第一開口211具有框形結構用以暴露該第一區域210a，並且該第二開口212具有條狀結構用以暴露該第一區域210b。該第二開口212沿著該第一開口211之每一側伸長，同時與該第一開口211間隔有一預定距離。具有條狀結構之該第二開口212的寬度w1可以設定成約0.1μm至約3μm。該第二開口212之長度可以設定成大致等於該第一開口 211之側邊的長度，但亦可使用其它長度。
透過使用該第一重疊游標尺遮罩圖案210做為蝕刻遮罩的蝕刻製程，以移除排列在該第一重疊游標尺遮罩圖案210下方之該下層130的一部分，促使重疊游標尺圖案產生具有一種堆疊複數層之結構。使該下層130排列在待圖案化層120上。該待圖案化層120可以是一最後待圖案化之層，或是一所需要之硬式遮罩層。在實施例中，該待圖案化層120可為一用以圖案化一位元線之硬式遮罩層。在實施例中，一內層介電層(圖中未示出)與一位元線(圖中未示出)排列在該待圖案化層120與基板110之間。在實施例中，該第一重疊游標尺遮罩圖案210係由一多晶矽層所形成。
參考第2及4圖，一第二重疊游標尺遮罩圖案220排列在該第一重疊游標尺遮罩圖案210及該下層130上。該第二重疊游標尺遮罩圖案220具有一覆蓋該第一重疊游標尺遮罩圖案210之第一開口211，及暴露其第二開口212，則該第二重疊游標尺遮罩圖案220具有框形結構。該第二重疊游標尺遮罩圖案220具有沿著該框形之每一側伸長的條狀開口224。因此，該開口224在該第一區域210a中排列以部分暴露該下層130之表面。再者，當排列該第二重疊游標尺遮罩圖案220，以暴露該第一重疊游標尺遮罩圖案210之第二開口212時，將在該第二區域210b上之該下層130經由該第一重疊游標尺遮罩圖案210之第二開口212基露之表面維持在暴露狀態中。因此，當藉由使用該第一重疊游標尺遮罩圖案 210及該第二重疊游標尺遮罩圖案220做為蝕刻遮罩，相對於該下層130實施蝕刻製程時，通常相對於經由該第一重疊游標尺遮罩圖案210之第二開口212所暴露之部分實施該蝕刻製程，以促使第一重疊游標尺圖案產生。相似於此，通常相對於經由該第二重疊游標尺遮罩圖案220之開口224所暴露之部分實施蝕刻製程，以促使第二重疊游標尺圖案之產生。在該第二重疊游標尺遮罩圖案220之開口224與邊緣間之寬度w2可以設定成約0.1μm至約3μm。
第5圖係描述依據本發明實施例之重疊游標尺遮罩圖案與胞元遮罩圖案之剖面圖。參考第5圖，該待圖案化層120及該下層130在該基板110(包括胞元區域101及重疊游標尺區域102)上相繼地排列。該下層130具有一種堆疊複數層之結構。以使用在該胞元區域101中所形成之第一胞元硬式遮罩圖案，及第二硬式遮罩圖案蝕刻製程，及在該重疊游標尺區域102中所形成之第一重疊游標尺遮罩圖案，以及第二重疊游標尺遮罩圖案做為蝕刻遮罩之蝕刻製程來蝕刻該下層130。在實施例中，該下層130具有一種結構，其中相繼地堆疊非晶碳層ACL、第一氮氧化矽層、第一多晶矽層及第二氮氧化矽層。
一第一胞元遮罩圖案510及一第二硬式遮罩圖案520排列在該胞元區域101上。該第一胞元遮罩圖案510係由多晶矽圖案所形成。該第二硬式遮罩圖案520可以具有一種結構，其中相繼地堆疊SOC圖案521及第三氮 氧化矽層522。第一重疊游標尺遮罩圖案210及該第二重疊游標尺遮罩圖案220排列在該重疊游標尺區域102中。相似於該第一胞元遮罩圖案510，該第一重疊游標尺遮罩圖案210可由多晶矽圖案所形成。相似於第二硬式遮罩圖案520，該第二重疊游標尺遮罩圖案220可以具有一種結構，其中相繼地堆疊SOC圖案221及第三氮氧化矽層222。
在該雙圖案製程之第一圖案化製程中形成該胞元區域101之第一胞元遮罩圖案510，及該重疊游標尺區域102之第一重疊游標尺遮罩圖案210。在該雙圖案製程之第二圖案化製程中形成該胞元區域101之第二硬式遮罩圖案520，及該重疊游標尺區域102之第二重疊游標尺遮罩圖案220。該第一胞元遮罩圖案510及該第二硬式遮罩圖案520可能具有條狀結構。然而，本發明沒有必要侷限於此。該第一重疊游標尺遮罩圖案210及該第二重疊游標尺遮罩圖案220可以具有相同於第1至4圖所述之形狀。
第6至12圖係說明依據本發明實施例之用以形成重疊游標尺遮罩圖案的方法及形成重疊游標尺圖案方法的剖面圖。在第6至12圖中，使用相同元件符號來標示等同於第1至5圖中之元件。參考第6圖，在該基板110(包括該胞元區域101及該重疊游標尺區域102)上形成該待圖案化層120。在該基板110之胞元區域101中，排列藉由該雙重圖案化技術所形成之胞元圖案。在該基板110之重疊游標尺區域102中，排列藉由該雙重圖案化技術 所形成之重疊游標尺圖案。在實施例中，該待圖案化層120可為氮化層。然而，本發明並非侷限於此。雖然未顯示於圖中，但是亦可以在該基板110與該待圖案化層120間使其它材料層(例如，位元線金屬層(未顯示))排列。在這樣的情況中，使用該待圖案化層120做為用以圖案化該位元線金屬層之硬式遮罩層。
在形成該待圖案化層120後，在其上形成該下層130。以使用在該胞元區域101中所形成之第一胞元硬式遮罩圖案及第二硬式遮罩圖案及在該重疊游標尺區域102中所形成之第一重疊游標尺遮罩圖案及第二重疊游標尺遮罩圖案做為蝕刻遮罩之蝕刻製程來蝕刻該下層130。該下層130包括複數層。在實施例中，該下層130係形成具有一種結構，其中相繼地堆疊非晶碳層(ACL)131、第一氮氧化矽(SiON)層132、第一多晶矽層133及第二氮氧化矽(SiON)層134。在實施例中，該非晶碳層(ACL)131係形成具有約2000Å之厚度。該第一氮氧化矽層132及該第一多晶矽層133之每一者係形成具有約400Å之厚度。該第二氮氧化矽層134係形成具有約300Å之厚度。
在形成該下層130後，在該下層130上形成一第一遮罩層210' 。該第一遮罩層210' 係由一相對於該第二氮氧化矽層134具有充分蝕刻選擇性之材料所形成。這是因為當在後續蝕刻製程中蝕刻該第二氮氧化矽層134之暴露部分時，該第一遮罩層210' 需要用以做為蝕刻緩衝層。在實施例中，該第一遮罩層210' 可以由具有約300Å 厚之多晶矽層所形成。在該第一遮罩層210' 上形成第一抗反射層311。在該第一抗反射層311上形成第一光阻圖案411。使用在該胞元區域101中所形成之第一光阻圖案411來形成用以形成該胞元圖案之該第一胞元遮罩圖案，以及使用在該重疊游標尺區域102中所形成之第一光阻圖案411來形成該第一重疊游標尺遮罩圖案。藉由在該抗反射層311上形成光阻層及相對於該光阻層實施曝光及顯影製程來形成該第一光阻圖案411。
使用該第一光阻圖案411做為蝕刻遮罩來相繼地蝕刻該第一抗反射層311及該第一遮罩層210' 之暴露部分，以及移除該第一光阻圖案411。亦移除在該第一光阻圖案411之移除製程中所殘留之該第一抗反射層311。該蝕刻之結果是，如第7圖所示，在該胞元區域101中形成該第一胞元遮罩圖案510及在該重疊游標尺區域102中形成該第一重疊游標尺遮罩圖案210。在該胞元區域101中所形成之該第一胞元遮罩圖案510具有用以部分暴露在下方所形成之該第二氮氧化矽層134的表面之開口512，以及使該後續第二圖案化製程所形成之該第二胞元遮罩圖案排列在被該開口512所暴露之區域中。在該重疊游標尺區域102中所形成之該第一重疊游標尺遮罩圖案210具有用以部分暴露在下方所形成之該第二氮氧化矽層134的表面之開口211及開口212，以及使以該後續第二圖案化製程所形成之該第二重疊游標尺遮罩圖案排列在與該開口211重疊而不與該開口212重疊之區域中。
參考第8圖，在形成該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210後，在組合結構(包括該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210)上形成第二遮罩層220' 。該第二遮罩層220' 相對於該第二氮氧化矽層134可能需要具有充分蝕刻選擇性，以及包括相對於該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210具有充分蝕刻選擇性之材料。這是因為當在該後續蝕刻製程中蝕刻該第二氮氧化矽層134之暴露部分時，相似於該第一遮罩層210' ，該第二遮罩層220' 亦需要用以做為蝕刻緩衝層。
再者，在移除該第二遮罩層220' 之製程中，該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210不應該受該製程影響很多。當該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210係由多晶矽層形成時，該第二遮罩層220' 可以形成具有一種結構，其中相繼地堆疊具有約1000Å厚之SOC層221' 及具有約300Å厚之第三氮氧化矽層222' 。在該第二遮罩層220' 上形成第二抗反射層312及在該第二抗反射層312上形成第二光阻圖案412。使用在該胞元區域101中所形成之該第二光阻圖案412來形成該第二胞元遮罩圖案，以及使用在該重疊游標尺區域102中所形成之該第二光阻圖案412來形成該第二重疊游標尺遮罩圖案。
使用該第二光阻圖案412做為蝕刻遮罩，相繼地蝕刻該第二抗反射層312及該第二遮罩層220' 之暴露部分，之後，移除該第二光阻圖案412。亦移除在該第二 光阻圖案412之移除製程中所殘留之該第二抗反射層312。參考第9圖，該蝕刻之結果是：在該胞元區域101中形成該第二胞元硬式遮罩圖案520及在該重疊游標尺區域102中形成該第二重疊游標尺遮罩圖案220。該第二硬式遮罩圖案520具有一種結構，其中相繼地堆疊該SOC圖案521及該第三氮氧化矽層522。相似於此，該第二重疊游標尺遮罩圖案220具有一種結構，其中相繼地堆疊該SOC圖案221及該第三氮氧化矽層222。使在該胞元區域101中所形成之該第二胞元硬式遮罩圖案520，以及該第一胞元遮罩圖案510排列在該胞元區域101中。該第二重疊游標尺遮罩圖案220具有該開口224，以及當與該第一重疊游標尺遮罩圖案210之第一開口211重疊時，亦暴露該第一重疊游標尺遮罩圖案210之第二開口212。
使用該第一胞元遮罩圖案510、該第二硬式遮罩圖案520、該第一重疊游標尺遮罩圖案210及該第二重疊游標尺遮罩圖案220做為蝕刻遮罩，蝕刻該第二氮氧化矽層134之暴露部分，藉以如第10圖所示，形成第二氮氧化矽圖案139。在該第二氮氧化矽圖案139之形成製程中，移除在該胞元區域101中之在該SOC圖案521上的該第三氮氧化矽層522，及在該重疊游標尺區域102中之在該SOC圖案221上的該第三氮氧化矽層222。
移除在該胞元區域101中之該SOC圖案521及在該重疊游標尺區域102中之該SOC圖案221，藉以如第11圖所示，暴露在該胞元區域101中被該SOC圖案521所 覆蓋之該第二氮氧化矽圖案139及同時暴露在該重疊游標尺區域102中被該SOC圖案221所覆蓋之該第一重疊游標尺遮罩圖案210及該第二氮氧化矽圖案139。
如第12圖所示，藉由實施使用該第二氮氧化矽圖案139做為蝕刻緩衝層的蝕刻製程來移除該第一多晶矽層133之暴露部分。因此，使第一多晶矽圖案138排列在該第二氮氧化矽圖案139下方。因為該第一胞元遮罩圖案510及該第一重疊游標尺遮罩圖案210係由多晶矽層所形成，所以在移除該第一多晶矽層133之暴露部分的蝕刻製程中，移除在該胞元區域101中之在該第二氮氧化矽圖案139上的該第一胞元遮罩圖案510，及在該重疊游標尺區域102中之在該第二氮氧化矽圖案139上的該第一重疊游標尺遮罩圖案210。
藉由實施使用該第一多晶矽圖案138做為蝕刻緩衝層的蝕刻製程來移除該第一氮氧化矽層132之暴露部分。因此，使第一氮氧化矽層137排列在該第一多晶矽圖案138下方。在移除該第一氮氧化矽層132之暴露部分的製程中，移除在該第一多晶矽圖案138上之該第二氮氧化矽圖案139。藉由實施使用該第一多晶矽圖案138及該第一氮氧化矽層137做為蝕刻遮罩之蝕刻製程來移除該非晶碳層131之暴露部分，藉以形成非晶碳圖案136。因此，在該胞元區域101中，形成包括該非晶碳圖案136、該第一氮氧化矽層137及該第一多晶矽圖案138之胞元遮罩圖案530。相似於此，在該重疊游標尺區域102中，形成包括相繼堆疊之該非晶碳圖案136、該第一氮 氧化矽層137及該第一多晶矽圖案138的重疊游標尺圖案230。該重疊游標尺圖案230具有對應於該第一重疊游標尺遮罩圖案210(在第9圖中)之第二開口212(在第9圖中)的開口231，及對應於該第二重疊游標尺遮罩圖案220(在第9圖中)之開口224(在第9圖中)的開口232，並且該開口231及該開口232分別用以做為第一外條紋圖案及第二外條紋圖案。
第13圖係說明使用依據本發明實施例所形成之重疊游標尺圖案來實施定位(registration)之示意圖。參考第13圖，因為以使用在該雙重圖案化製程之第一圖案化製程中所形成之該第一重疊游標尺遮罩圖案210(在第1圖中)做為蝕刻遮罩之蝕刻製程來形成第一重疊外條紋910，所以該第一重疊外條紋910係以相同於該第一重疊游標尺遮罩圖案210(在第1圖中)之形狀所形成。相似於此，因為以使用在該雙重圖案化製程之第二圖案化製程中所形成之該第二重疊游標尺遮罩圖案220(在第2圖中)做為蝕刻遮罩之蝕刻製程來形成第二重疊外條紋920，所以該第二重疊外條紋920係以相同於該第二重疊游標尺遮罩圖案220(在第2圖中)之形狀所形成。
通常在後續製程中以框形在上面形成另一層之重疊內框930。如以上所述，在形成該第一重疊外條紋910、該第二重疊外條紋920及該重疊內框930後，根據允許它們如第13圖之組合圖案940所示彼此重疊所獲得之結果可識別它們之間的排列關係。亦即，在根據該重疊內框930之框圖案931與根據該第一重疊外條紋910之條 紋圖案911間之距離，或在根據該重疊內框930之框圖案931與根據該第二重疊外條紋920之條紋圖案921間之距離可以在適當位置，以致於可識別在該第一圖案化製程及該第二圖案化製程中所形成之圖案的位置及亦可識別與在後續製程中所形成之層的排列關係。
依據本發明之各種實施例，一第一重疊游標尺遮罩圖案之開口沒有與第二重疊游標尺遮罩圖案重疊，以及該第一重疊游標尺遮罩圖案沒有與該第二重疊游標尺遮罩圖案重疊，以致於可實施用以形成重疊游標尺圖案之蝕刻製程。
為了描述，已描述本發明之各種實施例。熟習該項技藝者將察覺到，可實施各種修改、附加及替代而不脫離所附申請專利範圍所揭露之本發明的範圍及精神。
101‧‧‧胞元區域
102‧‧‧重疊游標尺區域
110‧‧‧基板
120‧‧‧待圖案化層
130‧‧‧下層
131‧‧‧非晶碳層
132‧‧‧第一氮氧化矽層
133‧‧‧第一多晶矽層
134‧‧‧第二氮氧化矽層
136‧‧‧非晶碳圖案
137‧‧‧第一氮氧化矽層
138‧‧‧第一多晶矽圖案
139‧‧‧第二氮氧化矽圖案
210‧‧‧第一重疊游標尺遮罩圖案
210' ‧‧‧第一遮罩層
210a‧‧‧第一區域
210b‧‧‧第二區域
211‧‧‧第一開口
212‧‧‧第二開口
220‧‧‧第二重疊游標尺遮罩圖案
220' ‧‧‧第二遮罩層
221‧‧‧SOC圖案
221' ‧‧‧SOC層
222‧‧‧第三氮氧化矽層
222' ‧‧‧第三氮氧化矽層
224‧‧‧條狀開口
230‧‧‧重疊游標尺圖案
231‧‧‧開口
232‧‧‧開口
311‧‧‧第一抗反射層
312‧‧‧第二抗反射層
411‧‧‧第一光阻圖案
412‧‧‧第二光阻圖案
510‧‧‧第一胞元遮罩圖案
512‧‧‧開口
520‧‧‧第二硬式遮罩圖案
521‧‧‧SOC圖案
522‧‧‧第三氮氧化矽層
530‧‧‧胞元遮罩圖案
910‧‧‧第一重疊外條紋
911‧‧‧條紋圖案
920‧‧‧第二重疊外條紋
921‧‧‧條紋圖案
930‧‧‧重疊內框
931‧‧‧框圖案
940‧‧‧組合圖案
w1‧‧‧寬度
w2‧‧‧寬度
第1圖係描述依據本發明之實施例中的半導體裝置之第一重疊游標尺遮罩圖案所構成之重疊游標尺遮罩圖案的平面圖。
第2圖係描述依據本發明之實施例中半導體裝置之第二重疊游標尺遮罩圖案所構成之重疊游標尺遮罩圖案的平面圖。
第3圖係沿著第1圖之線A-A' 的剖面圖。
第4圖係沿著第2圖之線A-A' 的剖面圖。
第5圖係描述依據本發明之實施例中之重疊游標尺遮罩圖案及胞元遮罩圖案的剖面圖。
第6-12圖係說明依據本發明之實施例中使用重疊游 標尺遮罩圖案形成重疊游標尺圖案方法的剖面圖。
第13圖係說明使用依據本發明之實施例中所形成之重疊游標尺圖案來實施定位(registration)製程的示意圖。
110‧‧‧基板
120‧‧‧待圖案化層
130‧‧‧下層
210‧‧‧第一重疊游標尺遮罩圖案
210a‧‧‧第一區域
210b‧‧‧第二區域
212‧‧‧第二開口
220‧‧‧第二重疊游標尺遮罩圖案
221‧‧‧SOC圖案
222‧‧‧第三氮氧化矽層
224‧‧‧條狀開口

Claims (21)

  1. 一種半導體裝置之重疊游標尺遮罩圖案，包括：一第一重疊游標尺遮罩圖案，其具有用以暴露待蝕刻層之第一區域的第一開口及用以暴露與該第一區域分開之第二區域的第二開口，其中該第一重疊游標尺遮罩圖案之第一開口具有框形(box shape)；以及一第二重疊游標尺遮罩圖案，其排列在該第一重疊游標尺遮罩圖案及該待蝕刻層上，且具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
  2. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中該待蝕刻層包括非晶碳層(ACL)及氮氧化矽層(SiON)。
  3. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中該第一重疊游標尺遮罩圖案包括多晶矽層。
  4. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中該第一重疊游標尺遮罩圖案之該第二開口具有條狀，同時以平行於該第一開口之每一側的方式排列。
  5. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中該第二重疊游標尺遮罩圖案包括藉由旋轉塗布(SOC)法所形成之絕緣層。
  6. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中該第二重疊游標尺遮罩圖案之一部分在該第一開口與該第二開口間與該第一重疊游標尺遮罩圖案重疊。
  7. 如申請專利範圍第1項之重疊游標尺遮罩圖案，其中使該第二重疊游標尺遮罩圖案之開口排列在該第一區 域中。
  8. 一種半導體裝置，包括：一基板，其包括胞元區域及重疊游標尺區域；一待蝕刻層，其排列在該基板上；一第一胞元遮罩圖案及一第二胞元遮罩圖案，其排列在該胞元區域之待蝕刻層上，其中該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案之每一者包括個別的多晶矽圖案；一第一重疊游標尺遮罩圖案，其具有用以暴露該重疊游標尺區域之待蝕刻層的第一區域之第一開口及用以暴露與該第一區域分開之第二區域的第二開口；以及一第二重疊游標尺遮罩圖案，其排列在該第一重疊游標尺遮罩圖案及該重疊游標尺區域之待蝕刻層上，且具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
  9. 如申請專利範圍第8項之半導體裝置，其中該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案之每一者包括個別的材料圖案，它們大致上是彼此相等的。
  10. 如申請專利範圍第8項之半導體裝置，其中該第二胞元遮罩圖案及該第二重疊游標尺遮罩圖案之每一者包括個別的材料圖案，它們大致上是彼此相等的。
  11. 如申請專利範圍第8項之半導體裝置，其中該第二胞元遮罩圖案及該第二重疊游標尺遮罩圖案之每一者包括個別的SOC圖案。
  12. 一種用以形成半導體裝置之重疊游標尺遮罩圖案之方法，包括：藉由實施雙重圖案化製程之第一圖案化製程，在基板之待蝕刻層上形成第一重疊游標尺遮罩圖案，該第一重疊游標尺遮罩圖案具有用以暴露該待蝕刻層之第一區域的第一開口及用以暴露與該第一區域分開之第二區域的第二開口，其中該第一重疊游標尺遮罩圖案之第一開口係形成為框形結構，以及該第一重疊游標尺遮罩圖案之第二開口及該第二重疊游標尺遮罩圖案之開口之每一者係形成為條狀結構；以及藉由實施該雙重圖案化製程之第二圖案化製程，形成第二重疊游標尺遮罩圖案，該第二重疊游標尺遮罩圖案具有用以暴露在該第一重疊游標尺遮罩圖案及該待蝕刻層上之該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口。
  13. 一種用以形成半導體裝置之方法，包括：形成待蝕刻層於包括胞元區域及重疊游標尺區域之基板上；形成第一遮罩層於該待蝕刻層上；藉由透過雙重圖案化製程之第一圖案化製程圖案化該第一遮罩層，來在該胞元區域及該重疊游標尺區域中形成第一胞元遮罩圖案及第一重疊游標尺遮罩圖案，該第一重疊游標尺罩圖案具有用以暴露該待蝕刻層之第一區域的第一開口及用以暴露與該第一區域分開之第二區域的第二開口； 形成第二遮罩層於該第一胞元遮罩圖案及該第一重疊游標尺遮罩圖案上；藉由透過該雙重圖案化製程之第二圖案化製程圖案化該第二遮罩層，在該胞元區域中形成第二胞元遮罩圖案，其中使該第一胞元遮罩圖案與該第二胞元遮罩圖案輪流地排列，以及在該重疊游標尺區域中形成第二重疊游標尺遮罩圖案，該第二重疊游標尺遮罩圖案具有用以暴露該第二開口同時暴露在該第一區域中該待蝕刻層之一部分的開口；以及藉由使用該第一胞元遮罩圖案、該第二胞元遮罩圖案、該第一重疊游標尺遮罩圖案及該第二重疊游標尺遮罩圖案做為蝕刻遮罩，移除該待蝕刻層之暴露部分，藉以在該胞元區域及該重疊游標尺區域中分別形成胞元遮罩圖案及重疊游標尺圖案。
  14. 如申請專利範圍第13項之方法，其中藉由相繼地堆疊非晶碳層、第一氮氧化矽層、第一多晶矽層及第二氮氧化矽層來形成該待蝕刻層。
  15. 如申請專利範圍第14項之方法，其中該第一遮罩層包括相對於該第二氮氧化矽層具有充分蝕刻選擇性之材料，以對該第二氮氧化矽層做為蝕刻緩衝層。
  16. 如申請專利範圍第15項之方法，其中該第一遮罩層包括第二多晶矽層。
  17. 如申請專利範圍第14項之方法，其中該第二遮罩層包括相對於該第二氮氧化矽層具有充分蝕刻選擇性之材料，以對該第二氮氧化矽層做為蝕刻緩衝層。
  18. 如申請專利範圍第17項之方法，其中該第二遮罩層包括非晶碳層。
  19. 如申請專利範圍第13項之方法，其中該第一重疊游標尺遮罩圖案之該第一開口及該第二開口分別具有框形結構及條狀結構。
  20. 如申請專利範圍第13項之方法，其中該第二重疊游標尺遮罩圖案之開口具有條狀結構。
  21. 如申請專利範圍第13項之方法，其中該第二重疊游標尺遮罩圖案之開口與該第一重疊游標尺遮罩圖案之該第一開口重疊。
TW100125550A 2010-12-09 2011-07-20 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法 TWI509657B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125808A KR101215645B1 (ko) 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법

Publications (2)

Publication Number Publication Date
TW201225157A TW201225157A (en) 2012-06-16
TWI509657B true TWI509657B (zh) 2015-11-21

Family

ID=46198521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125550A TWI509657B (zh) 2010-12-09 2011-07-20 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法

Country Status (4)

Country Link
US (1) US8502355B2 (zh)
JP (1) JP5833855B2 (zh)
KR (1) KR101215645B1 (zh)
TW (1) TWI509657B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564312B1 (ko) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR102432776B1 (ko) * 2015-10-08 2022-08-17 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN106610563B (zh) * 2015-10-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法
CN107037699B (zh) 2016-02-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法
KR20200045590A (ko) * 2018-10-22 2020-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220047469A (ko) * 2020-10-08 2022-04-18 삼성전자주식회사 반도체 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638263B2 (en) * 2006-03-08 2009-12-29 Hynix Semiconductor Inc. Overlay accuracy measurement vernier and method of forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2004247625A (ja) * 2003-02-17 2004-09-02 Sony Corp 露光方法、半導体装置の製造方法、マスクパターンおよび位置ずれ測定方法
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20070292776A1 (en) * 2006-06-20 2007-12-20 Hynix Semiconductor Inc. Overlay vernier key and method for forming contact holes of semiconductor device using the same
KR20080034568A (ko) 2006-10-17 2008-04-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
KR20090019133A (ko) 2007-08-20 2009-02-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 형성 방법
JP2009064951A (ja) * 2007-09-06 2009-03-26 Panasonic Corp アライメントマーク、アライメントマーク形成方法及びパターン形成方法
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR20090072672A (ko) 2007-12-28 2009-07-02 주식회사 하이닉스반도체 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법
KR20090103520A (ko) 2008-03-28 2009-10-01 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
JP2010113195A (ja) * 2008-11-07 2010-05-20 Tokyo Electron Ltd 露光用マスク及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638263B2 (en) * 2006-03-08 2009-12-29 Hynix Semiconductor Inc. Overlay accuracy measurement vernier and method of forming the same

Also Published As

Publication number Publication date
KR101215645B1 (ko) 2012-12-26
JP5833855B2 (ja) 2015-12-16
JP2012124457A (ja) 2012-06-28
KR20120064530A (ko) 2012-06-19
US20120146195A1 (en) 2012-06-14
US8502355B2 (en) 2013-08-06
TW201225157A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
TWI509657B (zh) 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法
US9490217B1 (en) Overlay marks and semiconductor process using the overlay marks
US9190261B2 (en) Layer alignment in FinFET fabrication
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
US9123729B2 (en) Alignment mark design for semiconductor device
TWI713219B (zh) 半導體元件及其製作方法
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
JP4537124B2 (ja) オーバーレイキー、アラインキーを有する集積回路半導体素子およびその製造方法
WO2021213032A1 (zh) 半导体标记及其形成方法
US7541120B2 (en) Manufacturing method of semiconductor device
US8022560B2 (en) Overlay mark
US8288242B2 (en) Overlay vernier key and method for fabricating the same
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
JP3287321B2 (ja) 半導体装置の製造方法
CN113539797B (zh) 半导体器件及其制造方法
US20090305505A1 (en) Method for manufacturing a semiconductor device
KR20060107653A (ko) 다층 구조를 갖는 오버레이 마크를 갖춘 반도체 소자
TWI424466B (zh) 疊合標記及其製作方法
KR20090044409A (ko) 스페이서 패터닝을 이용한 패턴 형성방법
KR100940274B1 (ko) 스페이서 패터닝 기술을 이용한 반도체소자의 패턴 형성방법
KR20050091869A (ko) 반도체소자의 정렬마크 및 그 형성방법
JP2020112585A (ja) 半導体装置の製造方法および検査方法
KR20070076708A (ko) 오버레이 버니어 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees