TWI424466B - 疊合標記及其製作方法 - Google Patents

Description

疊合標記及其製作方法

本發明是有關於一種疊合標記及其製作方法，且特別是有關於一種可以避免影響對準度量測結果以及防止缺陷產生的疊合標記及其製作方法。

在目前半導體製程積集度逐漸提高的情形下，製程步驟複雜程度及困難度也愈來愈高。因此，如何在製程中利用即時量測設備進行製程監控以即時反應問題來降低因製程錯誤所造成的損失已成為了各半導體製程廠商所努力的方向。

隨著積體電路製程的線寬持續縮小，決定晶圓之微影製程成敗的因素除了關鍵尺寸(critical dimension，CD)之控制外，另一重要者即為對準度(alignment accuracy)。因此，對準度之量測是半導體製程中極為重要的一環。疊合標記(overlay mark)就是用來量測疊合誤差之工具，其用以判斷微影製程所形成的光阻層圖案與前一層的圖案之間是否有精確的對準。

一般來說，在一般的非揮發性記憶體(non-volatile memory)製程中，在量測對準度時通常會存在下述問題。

非揮發性記憶體製程是先於基底中形成隔離結構。接著，於基底上依序形成作為穿隧介電層(tunneling dielectric layer)之材料的介電層以及作為浮置閘極(floating gate)之材料的導體層。繼之，進行平坦化製程，移除部分導體層， 直到暴露出隔離結構。然後，於基底上形成第二介電層，以作為閘間介電層(inter-gate dielectric layer)的材料之用。之後，於第二介電層上形成光阻圖案，以進行後續的圖案化製程，以定義出。

在形成上述光阻圖案之後，即會進行對準度的量測，以防止經圖案化的第二介電層與前層(former layer)的圖案產生超過預期的疊合誤差。量測疊合誤差的方式則是在形成用以定義閘間介電層的光阻圖案時，同時在周邊區域的隔離結構上之第二介電層上形成光阻圖案，再將周邊區域的光阻圖案與其他隔離結構圖案來作比對。

然而，在利用化學機械研磨法形成隔離結構時，往往由於基底的主動區(active area)圖案密度過低，因此會在隔離結構上產生碟狀(dishing)現象，進而導致上述導體層在進行平坦化製程時殘留於隔離結構上。因此，在量測對準度時，所殘留的導體層會造成量測訊號的錯誤而影響到量測結果，或造成疊合誤差值無法測量出的問題。

此外，另一種測量疊合誤差的方式是先將作為疊合標記的光阻圖案形成於周邊區域的主動區的第二介電層上，然後再進行對準度的量測。雖然此種方式不會因為隔離結構的碟狀現象而影響對準度量測，然而由於在後續以濕式蝕刻移除導體層的步驟中通常會發生側向蝕刻的現象，導致光阻圖案下方的導體層被移除而使得疊合標記坍塌，因而在主動區造成缺陷(defect)問題。

有鑑於此，本發明的目的就是在提供一種疊合標記的製作方法，可以避免因隔離結構產生碟狀現象而影響對準度量測，且可以避免疊合標記坍塌而於主動區產生缺陷。

本發明的另一目的就是在提供一種疊合標記，可以提高產品的良率。

本發明提出一種疊合標記的製作方法，此方法適用於非揮發性記憶體製程中。首先，於基底中形成二個第一X方向隔離結構、二個第一Y方向隔離結構、二個第二X方向隔離結構與二個第二Y方向隔離結構，其中第一X方向隔離結構與第一Y方向隔離結構排列成第一矩形，而第二X方向隔離結構與第二Y方向隔離結構排列成第二矩形，且第二矩形位於第一矩形中。然後，依序於基底上形成第一介電層與導體層，其中第一介電層位於該基底未被第一X方向隔離結構、第一Y方向隔離結構、第二X方向隔離結構與第二Y方向隔離結構覆蓋的區域的表面上。接著，進行第一平坦化製程，移除部分導體層，直到暴露出第一X方向隔離結構、第一Y方向隔離結構、第二X方向隔離結構與第二Y方向隔離結構。繼之，於基底上形成第二介電層。之後，於第二介電層上形成矩形圖案，此矩形圖案的側邊分別位於第二X方向隔離結構與第二Y方向隔離結構上方。

本發明另提出一種疊合標記，其適用於非揮發性記憶體製程中。此疊合標記包括二個第一X方向隔離結構、二個第一Y方向隔離結構、二個第二X方向隔離結構與二個第二Y方向隔離結構、第一介電層以及導體層。第一X方向隔離結構、第一Y方向隔離結構、第二X方向隔離結構與第二Y方向隔離結構配置於基底中，其中第一X方向隔 離結構與第一Y方向隔離結構排列成第一矩形，而第二X方向隔離結構與第二Y方向隔離結構排列成第二矩形，且第二矩形位於第一矩形中。第一介電層配置於該基底未被第一X方向隔離結構、第一Y方向隔離結構、第二X方向隔離結構與第二Y方向隔離結構覆蓋的區域的表面上。導體層僅配置於第一介電層上。

本發明由於在基底中形成圖案密度較大的主動區，因此可以避免在形成隔離結構的過程中發生碟狀現象，進而避免在後續製程中作為浮置閘極材料的導體層殘留於隔離結構上。因此，在量測微影製程之對準度的過程中可以防止隔離結構上所殘留的導體層造成量測訊號的錯誤，以及避免無法量測出疊合誤差值的問題。

此外，本發明將作為疊合標記之當層圖案的光阻圖案形成於隔離結構上，因此在後續製程中以濕式蝕刻移除導體層且因側向蝕刻而使得光阻圖案坍塌時，可以避免於主動區產生缺陷。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

圖1A至圖1C為依照本發明實施例所繪示的疊合標記之製作流程上視圖。圖2A至圖2C分別為依照圖1A至圖1C中之I-I剖面所繪示的疊合標記之製作流程剖面圖。特別一提的是，在以下對本發明的描述中，周邊區域中用來形成疊合標記的各膜層皆是與元件區域中用來形成非揮發性記憶體中的各膜層在同一製程步驟中形成。

首先，請同時參照圖1A與圖2A，於周邊區域的基底 100上形成硬罩幕層102。基底100例如為矽基底。硬罩幕層102的材料例如為氮化物，其形成方法例如為化學氣相沈積法。然後，例如進行微影製程與蝕刻製程，於硬罩幕層102與基底100中形成二個X方向溝渠104、二個Y方向溝渠106、二個X方向溝渠108與二個Y方向溝渠110，以作為本發明之疊合標記的前層圖案。X方向溝渠104與Y方向溝渠106排列成第一矩形，而X方向溝渠108與第二Y方向溝渠110排列成第二矩形，且第二矩形位於第一矩形中。X方向溝渠104與Y方向溝渠106的寬度例如介於0.4μm至3μm之間。X方向溝渠108與Y方向溝渠110的寬度例如介於3μm至8μm之間。

特別一提的是，在本實施例中，X方向溝渠104與Y方向溝渠106例如相連接，且X方向溝渠108與Y方向溝渠110例如相連接。在另一實施例中，X方向溝渠104與Y方向溝渠106可以是彼此分離，且X方向溝渠108與Y方向溝渠110可以是彼此分離(如圖3所示)。

請繼續參照圖1A與圖2A，於基底100上形成隔離材料層(未繪示)，以填滿X方向溝渠104、Y方向溝渠106、X方向溝渠108與Y方向溝渠110。繼之，例如使用化學機械研磨法進行平坦化製程，移除部分隔離材料層，直到暴露出硬罩幕層102，以形成X方向隔離結構104a、Y方向隔離結構106a、X方向隔離結構108a與Y方向隔離結構110a。重要的是，由於由X方向溝渠108與第二Y方向溝渠110排列而成的第二矩形位於由X方向溝渠104與Y方向溝渠106排列而成第一矩形中，因此可以提高基底 100的主動區之圖案密度，進而避免在形成隔離結構時產生碟狀現象。

然後，請同時參照圖1B與圖2B，例如進行蝕刻製程，移除硬罩幕層102，以暴露出基底100。而後，於基底100上形成介電層112，以做為非揮發性記憶體中穿隧介電層的材料。介電層112的材料例如為氧化物，其形成方法例如為熱氧化法。繼之，於基底100上形成導體層114，以作為非揮發性記憶體中浮置閘極的材料。導體層114的材料例如為摻雜多晶矽其形成方法例如為化學氣相沈積法。隨後，例如使用化學機械研磨法進行平坦化製程，移除部分導體層114，直到暴露出X方向隔離結構104a、Y方向隔離結構106a、X方向隔離結構108a與Y方向隔離結構110a。接著，例如進行回蝕刻製程，移除部分X方向隔離結構104a、Y方向隔離結構106a、X方向隔離結構108a與Y方向隔離結構110a，以暴露出導體層114的側壁。將導體層114的側壁暴露出來的目的是用來增加後續所形成的控制閘極與浮置閘極之間的重疊面積，以提高耦合率(coupling ratio)。

之後，請同時參照圖1C與圖2C，於基底100上共形地(conformally)形成介電層116，以做為非揮發性記憶體中閘間介電層的材料。介電層116例如是由氧化物層/氮化物層/氧化物層所形成的複合層結構，其形成方法例如是先以熱氧化法形成第一層氧化物層；然後，以化學氣相沈積法於第一層氧化物層上形成氮化物層；之後，以熱氧化法於 氮化物層上形成第二層氧化物層。當然，在其他實施例中，介電層116也可以是直接利用化學氣相沈積法形成的氧化物層。

請繼續參照圖1C與圖2C，於介電層116上矩形圖案，此矩形圖案的側邊則分別位於X方向隔離結構108a與Y方向隔離結構110a上方。詳細地說，矩形圖案例如為光阻圖案，此光阻圖案位於元件區域時是用來作為將介電層116定義成閘間介電層的蝕刻罩幕，而位於周邊區域時是用來作為本發明之疊合標記的當層(current layer)圖案。光阻圖案例如為二個X方向圖案118與二個Y方向圖案120，其中X方向圖案118位於X方向隔離結構108a上方，且Y方向圖案120位於Y方向隔離結構110a上方。由於X方向溝渠108與Y方向溝渠110的寬度例如介於3μm至8μm之間，且X方向圖案118位於X方向隔離結構108a上方以及Y方向圖案120位於Y方向隔離結構110a上方，因此可以避免在後續以濕式蝕刻移除導體層114的步驟中因側向蝕刻使得X方向圖案118或Y方向圖案120坍塌而於主動區產生缺陷。

特別一提的是，在本實施例中，X方向圖案118與Y方向圖案120例如相連接。在另一實施例中，X方向圖案118與Y方向圖案120也可以是彼此分離(如圖4所示)。

當形成上述矩形圖案後，即完成本發明之疊合標記的製作。之後，進行對準度的量測，經由量測二個X方向隔離結構104a的中線與二個X方向圖案118的中線是否重 合，或者二條中線的距離是否在可容許的誤差範圍之內，來檢測定義閘間介電層的微影製程於Y方向上之對準度。同樣地，經由量測二個Y方向隔離結構106a的中線與二個Y方向圖案120的中線，可以檢測定義閘間介電層的微影製程於X方向上之對準度。

此外，在本實施例中是利用別位於X方向與Y方向的條狀光阻圖案來作為疊合標記的當層圖案，而在另一實施例中，則可以利用光阻圖案122間的條狀間隙來作為疊合標記的當層圖案(如圖5所示)，其對準度的量測方式與本實施例相似，可經由量測二個X方向隔離結構(未繪示)的中線與二個X方向間隙124的中線來檢測定義閘間介電層的微影製程於Y方向上之對準度，以及經由量測二個Y方向隔離結構(未繪示)的中線與二個Y方向間隙126的中線來檢測定義閘間介電層的微影製程於X方向上之對準度。重要的是，光阻圖案122間的條狀間隙仍然是位於X方向隔離結構108a與Y方向隔離結構110a上方。

另外，在其他實施例中，X方向圖案118與Y方向圖案120也可以使用矩形塊狀光阻圖案128來作替換(如圖6所示)。矩形塊狀光阻圖案128位於由X方向溝渠108與第二Y方向溝渠110排列而成的第二矩形之上方，且矩形塊狀光阻圖案128的側邊分別位於X方向隔離結構108a與Y方向隔離結構110a上方。在此實施例中，可經由量測二個X方向隔離結構(未繪示)的中線與矩形塊狀光阻圖案128之二個X方向側邊130的中線來檢測定義閘間介電 層的微影製程於Y方向上之對準度，以及經由量測二個Y方向隔離結構(未繪示)的中線與矩形塊狀光阻圖案128之二個Y方向側邊132的中線來檢測定義閘間介電層的微影製程於X方向上之對準度。

綜上所述，本發明於基底中形成圖案密度較大的主動區，因此可以防止在形成隔離結構時發生碟狀現象，以避免在後續製程中作為浮置閘極材料的導體層殘留於隔離結構上，進而避免在量測微影製程之對準度的過程中所殘留的導體層造成量測訊號的錯誤或無法量測出疊合誤差值。

此外，本發明將作為疊合標記之當層圖案的光阻圖案形成於隔離結構上，可以避免在後續以濕式蝕刻移除導體層的步驟中因側向蝕刻使得光阻圖案坍塌而於主動區產生缺陷。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧硬罩幕層

104、108‧‧‧X方向溝渠

104a、108a‧‧‧X方向隔離結構

106、110‧‧‧Y方向溝渠

106a、110a‧‧‧Y方向隔離結構

112、116‧‧‧介電層

114‧‧‧導體層

118‧‧‧X方向圖案

120‧‧‧個Y方向圖案

122‧‧‧光阻圖案

124‧‧‧X方向間隙

126‧‧‧Y方向間隙

128‧‧‧矩形塊狀光阻圖案

130‧‧‧X方向側邊

132‧‧‧Y方向側邊

圖1A至圖1C為依照本發明實施例所繪示的疊合標記之製作流程上視圖。

圖2A至圖2C分別為依照圖1A至圖1C中之I-I剖面所繪示的疊合標記之製作流程剖面圖。

圖3為依照本發明另一實施例所繪示的疊合標記中的隔離結構之配置示意圖。

圖4為依照本發明再一實施例所繪示的疊合標記中的光阻圖案之配置示意圖。

圖5為依照本發明又一實施例所繪示的疊合標記中的光阻圖案之配置示意圖。

圖6為依照本發明又一實施例所繪示的疊合標記中的光阻圖案之配置示意圖。

100‧‧‧基底

102‧‧‧硬罩幕層

104、108‧‧‧X方向溝渠

106、110‧‧‧Y方向溝渠

Claims (24)

1. 一種疊合標記的製作方法，適用於一非揮發性記憶體製程中，該疊合標記的製作方法包括：於一基底中形成二第一X方向隔離結構、二第一Y方向隔離結構、二第二X方向隔離結構與二第二Y方向隔離結構，其中該些第一X方向隔離結構與該些第一Y方向隔離結構排列成一第一矩形，而該些第二X方向隔離結構與該些第二Y方向隔離結構排列成一第二矩形，且該第二矩形位於該第一矩形中；依序於該基底上形成一第一介電層與一導體層，其中該第一介電層位於該基底未被該些第一X方向隔離結構、該些第一Y方向隔離結構、該些第二X方向隔離結構與該些第二Y方向隔離結構覆蓋的區域的表面上；進行一第一平坦化製程，移除部分該導體層，直到暴露出該些第一X方向隔離結構、該些第一Y方向隔離結構、該些第二X方向隔離結構與該些第二Y方向隔離結構；於該基底上形成一第二介電層；以及於該第二介電層上形成一矩形圖案，該矩形圖案的側邊分別位於該些第二X方向隔離結構與該些第二Y方向隔離結構上方。
2. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該些第二X方向隔離結構與該些第二Y方向隔離結構的寬度介於3μm至8μm之間。
3. 如申請專利範圍第1項所述之疊合標記的製作方 法，其中該些第一X方向隔離結構與該些第一Y方向隔離結構的寬度介於0.4μm至3μm之間。
4. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該些第一X方向隔離結構與該些第一Y方向隔離結構相連接。
5. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該些第一X方向隔離結構與該些第一Y方向隔離結構彼此分離。
6. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該些第二X方向隔離結構與該些第二Y方向隔離結構相連接。
7. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該些第二X方向隔離結構與該些第二Y方向隔離結構彼此分離。
8. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該矩形圖案為一光阻圖案。
9. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該矩形圖案為一光阻圖案中的間隙。
10. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該矩形圖案包括二X方向圖案與二Y方向圖案，其中該些X方向圖案分別位於該些第二X方向隔離結構上方，且該些Y方向圖案分別位於該些第二Y方向隔離結構上方。
11. 如申請專利範圍第10項所述之疊合標記的製作方 法，其中該些X方向圖案與該些Y方向圖案相連接。
12. 如申請專利範圍第10項所述之疊合標記的製作方法，其中該些X方向圖案與該些Y方向圖案彼此分離。
13. 如申請專利範圍第1項所述之疊合標記的製作方法，其中形成該些第一X方向隔離結構、該些第一Y方向隔離結構、該些第二X方向隔離結構與該些第二Y方向隔離結構的方法包括：於該基底上形成一硬罩幕層；於該硬罩幕層與該基底中形成二第一X方向溝渠、二第一Y方向溝渠、二第二X方向溝渠與二第二Y方向溝渠；於該基底上形成一隔離材料層；進行一第二平坦化製程，移除部分該隔離材料層，直到暴露出該硬罩幕層；以及移除該硬罩幕層。
14. 如申請專利範圍第1項所述之疊合標記的製作方法，其中在進行該第一平坦化製程之後以及在形成該第二介電層之前，更包括進行一回蝕刻製程，移除部分該些第一X方向隔離結構、該些第一Y方向隔離結構、該些第二X方向隔離結構與該些第二Y方向隔離結構。
15. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該導體層的材料包括摻雜多晶矽。
16. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該第一介電層的材料包括氧化物。
17. 如申請專利範圍第1項所述之疊合標記的製作方法，其中該第二介電層的材料包括氧化物/氮化物/氧化物。
18. 一種疊合標記，適用於一非揮發性記憶體中，該疊合標記包括：二第一X方向隔離結構、二第一Y方向隔離結構、二第二X方向隔離結構與二第二Y方向隔離結構，配置於一基底中，其中該些第一X方向隔離結構與該些第一Y方向隔離結構排列成一第一矩形，而該些第二X方向隔離結構與該些第二Y方向隔離結構排列成一第二矩形，且該第二矩形位於該第一矩形中；一第一介電層，配置於該基底未被該些第一X方向隔離結構、該些第一Y方向隔離結構、第二X方向隔離結構與該些第二Y方向隔離結構覆蓋的區域的表面上；以及一導體層，僅配置於該第一介電層上。
19. 如申請專利範圍第18項所述之疊合標記，其中該些第二X方向隔離結構與該些第二Y方向隔離結構的寬度介於3μm至8μm之間。
20. 如申請專利範圍第18項所述之疊合標記，其中該些第一X方向隔離結構與該些第一Y方向隔離結構的寬度介於0.4μm至3μm之間。
21. 如申請專利範圍第18項所述之疊合標記，更包括：一第二介電層，共形地配置於該基底上；以及一矩形圖案配置該第二介電層上，該矩形圖案的側邊分別位於該些第二X方向隔離結構與該些第二Y方向隔離 結構上方。
22. 如申請專利範圍第21項所述之疊合標記，其中該矩形圖案包括二X方向圖案與二Y方向圖案，其中該些X方向圖案分別位於該些第二X方向隔離結構上方，且該些Y方向圖案分別位於該些第二Y方向隔離結構上方。
23. 如申請專利範圍第21項所述之疊合標記，其中該矩形圖案為光阻圖案。
24. 如申請專利範圍第21項所述之疊合標記，其中該矩形圖案為光阻圖案中的間隙。