TWI736317B - 用於黃光製程的辨識方法與半導體元件 - Google Patents
用於黃光製程的辨識方法與半導體元件 Download PDFInfo
- Publication number
- TWI736317B TWI736317B TW109119926A TW109119926A TWI736317B TW I736317 B TWI736317 B TW I736317B TW 109119926 A TW109119926 A TW 109119926A TW 109119926 A TW109119926 A TW 109119926A TW I736317 B TWI736317 B TW I736317B
- Authority
- TW
- Taiwan
- Prior art keywords
- dense line
- photoresist layer
- false
- dense
- line pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000206 photolithography Methods 0.000 title abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 78
- 230000002093 peripheral effect Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 36
- 238000001514 detection method Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/54466—Located in a dummy or reference die
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一種用於黃光製程的辨識方法與半導體元件。所述方法包括在半導體基底上形成罩幕層，再圖案化所述罩幕層，以於所述元件區內形成密集線圖案，並於元件區與周邊區之界面區域形成假密集線圖案，其中第一條與第三條假密集線圖案之間設有至少一連接部，且第二條假密集線圖案在連接部不連續並與連接部相隔開。在半導體基底上形成覆蓋周邊區的光阻層，並根據光阻層的邊緣至最接近的假密集線圖案的距離以及連接部的寬度來判定所述光阻層的座落位置是否正確。
Description
本發明是有關於一種半導體製程技術，且特別是有關於一種用於黃光製程的辨識方法與半導體元件。
微影技術是一種半導體元件製造過程中舉足輕重的技術。凡是與金氧半導體元件結構相關的，例如：各層薄膜的圖案及摻有雜質的區域，都是由微影這個步驟來決定的。一般來說，微影製程包括了光阻塗佈、曝光步驟以及顯影步驟，其中，曝光步驟是使光源經光罩而照射至光阻，而使得光阻曝光區產生光化學變化，再經烘烤步驟、顯影步驟之後，光罩圖案即可轉移到光阻，而形成圖案化光阻層。
隨著積體電路之積集度的提高，整個半導體元件的尺寸(線寬)也隨之縮小。因此，為了因應元件尺寸的微小化，一種自對準雙重圖案化(self-aligned double patterning，SADP)製程已被研發，以克服目前黃光製程的極限，而使得線寬/線距
(line/space)能進一步縮減至奈米等級，進而達到元件小型化的目的。
然而，在SADP製程期間，由於形成在半導體基底上的密集線罩幕通常具有一致的線寬與線距，所以難以分辨SADP製程產出的不同圖形(core-gap recognition)，同樣也不容易分辨元件區(cell region)與周邊區(periphery region)的分界，而影響後續圖案化光阻層的座落位置。
此外，在元件設計階段就已經設定圖案化光阻層的座落位置(邊緣)，所以亟需能線上辨識出光阻層的座落位置是否有誤的方法。
本發明提供一種用於黃光製程的辨識方法，能直接判定元件區與周邊區的分界並線上辨識出光阻層的座落位置是否有誤。
本發明提供一種半導體元件，係利用上述辨識方法製作的具有特定結構的半導體元件。
本發明的用於黃光製程的辨識方法包括在具有元件區與周邊區的半導體基底上形成罩幕層，再圖案化所述罩幕層，以於所述元件區內形成數條密集線圖案，並於元件區與周邊區之界面區域形成數條假密集線圖案，其中第一條假密集線圖案與第三條假密集線圖案之間設有至少一連接部，且第二條假密集線圖案在
連接部不連續並與連接部相隔開。在半導體基底上形成覆蓋周邊區的光阻層，並根據光阻層的邊緣至最接近的假密集線圖案的距離以及連接部的寬度來判定所述光阻層的座落位置是否正確。
在本發明的一實施例中，上述光阻層設定為覆蓋第三條假密集線圖案的情況下，若是光阻層的邊緣至最接近的假密集線圖案的距離小於第三條假密集線圖案與第二條假密集線圖案之間的距離時，則判定光阻層的座落位置有誤。
在本發明的一實施例中，上述光阻層設定為覆蓋第三條假密集線圖案的情況下，若是使用關鍵尺寸掃描式電子顯微鏡(CD-SEM)但無法取得測量值，則判定光阻層的座落位置有誤。
在本發明的一實施例中，上述光阻層設定為覆蓋第二條假密集線圖案的情況下，若是光阻層的邊緣至最接近的假密集線圖案的距離小於第一條假密集線圖案與第二條假密集線圖案之間的距離時，則判定光阻層的座落位置有誤。
在本發明的一實施例中，上述光阻層設定為覆蓋第二條假密集線圖案的情況下，若是使用關鍵尺寸掃描式電子顯微鏡(CD-SEM)但無法取得測量值，則判定光阻層的座落位置有誤。
在本發明的一實施例中，上述方法還可包括根據對邊的(光阻層的邊緣至最接近的假密集線圖案的)距離的數值來估算光阻層的關鍵尺寸(CD)值。
在本發明的一實施例中，上述方法還可包括根據對邊的(光阻層的邊緣至最接近的假密集線圖案的)距離的數值的差值來
量測疊對(Overlap)量。
在本發明的一實施例中，上述圖案化罩幕層的方法包括自對準雙重圖案化(self-aligned double patterning，SADP)製程。
本發明的半導體元件包括具有元件區與周邊區的半導體基底、多個密集線結構與一截斷線路。所述密集線結構是形成在半導體基底內或半導體基底上，所述密集線結構係利用上述方法中的密集線圖案作為罩幕，進行蝕刻製程或沉積製程所得的結構，且所述密集線結構與所述密集線圖案是互補圖案。截斷線路則設置於密集線結構與周邊區之間的界面，所述截斷線路係利用上述方法中的光阻層與假密集線圖案作為罩幕，進行上述蝕刻製程或上述沉積製程所得的結構。所述截斷線路與第一條至第三條的假密集線圖案是互補圖案，且截斷線路具有與假密集線圖案中的至少一連接部互補的至少一截斷部。
在本發明的另一實施例中，上述密集線結構包括埋入式字元線(BWL)、位元線(BL)或淺溝渠式隔離結構(STI)。
在本發明的另一實施例中，上述截斷線路的線寬與上述密集線結構的線寬相同。
在本發明的另一實施例中，上述截斷線路包括數個延伸部，鄰近上述截斷部並往周邊區延伸。
在本發明的另一實施例中，上述截斷線路是由數個封閉環構成，且所述截斷部設置於兩個封閉環之間。
在本發明的另一實施例中，上述各封閉環的線寬與上述
密集線結構的線寬相同。
基於上述，本發明藉由具有特定圖案的罩幕層進行黃光製程，不但能直接判定元件區與周邊區的分界，並可線上辨識出光阻層的座落位置是否有誤。另外，上述辨識方法還能應用在關鍵尺寸(CD)檢測與疊對(Overlap)檢測。
本發明提供一種與半導體元件，係利用上述辨識方法製作的具有特定結構的半導體元件
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10a:元件區
10b:周邊區
100:半導體基底
102:罩幕層
102a、102b、102c、102d、102e、102e’、102f、102g、102h:材料層
104:線型圖案
106:連接區塊
108:間隙壁
110:氧化層
112:密集線圖案
114、1141、1142、1143:假密集線圖案
116:連接部
118:光阻層
118a:邊緣
700、900:半導體元件
702、902:密集線結構
704、904:截斷線路
706:溝渠
708、906:截斷部
908:延伸部
d1、d2:距離
w:寬度
圖1A、圖2A、圖3A、圖4A、圖5A與圖6A是依照本發明的第一實施例的一種用於黃光製程的辨識方法的製造流程上視示意圖。
圖1B、圖2B、圖3B、圖4B、圖5B與圖6B是圖1A、圖2A、圖3A、圖4A、圖5A與圖6A於X-X’線段的剖面示意圖。
圖1C、圖2C、圖3C、圖4C、圖5C與圖6C是圖1A、圖2A、圖3A、圖4A、圖5A與圖6A於Y-Y’線段的剖面示意圖。
圖7A是依照本發明的第二實施例的一種半導體元件的上視示意圖。
圖7B是圖7A於X-X’線段的剖面示意圖。
圖7C是圖7A於Y-Y’線段的剖面示意圖。
圖8A是依照本發明的第三實施例的一種用於黃光製程的辨識方法的上視示意圖。
圖8B是圖8A於X-X’線段的剖面示意圖。
圖8C是圖8A於Y-Y’線段的剖面示意圖。
圖9是依照本發明的第四實施例的一種半導體元件的上視示意圖。
圖10A是第一實施例的一種應用於關鍵尺寸(CD)檢測的上視圖。
圖10B是第一實施例的一種應用於疊對(Overlap)檢測的上視圖。
圖1A、圖2A、圖3A、圖4A、圖5A與圖6A是依照本發明的第一實施例的一種用於黃光製程的辨識方法的製造流程上視示意圖。圖1B、圖2B、圖3B、圖4B、圖5B與圖6B是圖1A、圖2A、圖3A、圖4A、圖5A與圖6A於X-X’線段的剖面示意圖。圖1C、圖2C、圖3C、圖4C、圖5C與圖6C是圖1A、圖2A、圖3A、圖4A、圖5A與圖6A於Y-Y’線段的剖面示意圖。
請先參照圖1A、圖1B與圖1C，在具有元件區10a與周邊區10b的半導體基底100上形成罩幕層102，所述半導體基底100可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs
和InP所組成的族群中的至少一種半導體材料形成。此外，在一實施例中，半導體基底100內雖未繪出但可形成有元件隔離結構(如STI)、摻雜區(如井區)等。罩幕層102可由數層蝕刻選擇比不同的材料層102a、102b、102c、102d、102e、102f、102g、102h所構成。舉例來說，相鄰接的材料層彼此不同，未相鄰的材料可以相同或不同。在一實施例中，材料層102a~h從下到上的材料例如是PE-TEOS氧化矽、類鑽碳(DLC)、富含氮的氮氧化矽(N-SiON)、富含矽的氮氧化矽(Si-SiON)、DLC、富含氧的氮氧化矽(O-SiON)、旋塗碳(spin-on carbon，SOC)以及旋塗自組裝(SOSA)材料；然而本發明並不限於此，前述材料的選擇與排列均可依需求作變更，且可省略部分材料層；抑或在前述材料層102a~h中增設其他材料層。然後，為了圖案化罩幕層102，可利用如自對準雙重圖案化(SADP)製程的方式，先以黃光製程圖案化材料層102g與102h，以形成數條線型圖案104，並於鄰近元件區10a與周邊區10b之界面的第一條與第二條線型圖案104之間同時形成一個連接區塊106。
接著，請參照圖2A、圖2B與圖2C，在線型圖案104的側壁以及連接區塊106的側壁都形成間隙壁108，其形成方法例如於各線型圖案104與連接區塊106上共形地(conformally)沉積間隙壁108的材料，並對此層材料進行回蝕刻，直到露出材料層102f。上述間隙壁108的材料例如是氧化矽或是其他適合的材料，且沉積方法例如是化學氣相沉積法。
然後，請參照圖3A、圖3B與圖3C，在移除線型圖案以及連接區塊(上一圖的104和106)之後，利用間隙壁(上一圖的108)作為蝕刻罩幕，將其圖案轉移至露出的材料層(上一圖的102f)，再以圖案化的材料層作為蝕刻罩幕，將其圖案轉移至其下層的材料層(上一圖的102e)，而形成圖案化材料層102e’，並露出材料層102d。圖案化材料層102e’上方的材料層也可在此步驟之後移除。上述移除步驟例如是利用乾式蝕刻製程或濕式蝕刻製程。
之後，請參照圖4A、圖4B與圖4C，於半導體基底100上沉積氧化層110，並回蝕刻氧化層110，以使圖案化材料層102e’的頂部露出。上述氧化層110的沉積方法例如是化學氣相沉積法。
接著，請參照圖5A、圖5B與圖5C，在移除圖案化材料層(上一圖的102e’)之後，利用氧化層110作為蝕刻罩幕，將其圖案轉移至露出的材料層(上一圖的102d)，而形成圖案化材料層102d’，並露出材料層102c。上述移除步驟例如是利用乾式蝕刻製程或濕式蝕刻製程。
在此階段的氧化層110與圖案化材料層102d’可視為圖案化之後的罩幕層，因為下方的材料層102a~c在後續製程中元件區10a內都保持一樣的圖案，其中元件區10a內的氧化層110與圖案化材料層102d’構成數條密集線圖案112、在元件區10a與周邊區10b的界面區域分布的則是數條假密集線圖案114，且假密集線圖案114還分布至周邊區10b內。於此，所謂的「假(dummy)」是指會被後續取代製程所移除的結構或者沒有功能的結構。第一條
假密集線圖案1141與第三條假密集線圖案1143之間設有至少一連接部116，且第二條假密集線圖案1142在連接部116不連續並與連接部116相隔開。
然後，請參照圖6A、圖6B與圖6C，在半導體基底100上形成覆蓋周邊區10b的光阻層118，且為了清楚起見，省略圖6A中的X-X’與Y-Y’標示。由於有連接部116的存在，能根據目視(如OM或SEM影像)直接判定元件區10a與周邊區10b的分界。之後，根據光阻層118的邊緣118a至最接近的假密集線圖案1142的距離d1以及連接部116的寬度w，即可判定光阻層118的座落位置是否正確。於此，連接部116的「寬度」是指平行於假密集線圖案114的延伸方向的連接部116尺寸。
詳細而言，在光阻層118設定為應該覆蓋第三條假密集線圖案1143的情況下，若是光阻層118的邊緣118a至最接近的假密集線圖案1142的距離d1小於第三條假密集線圖案1143與第二條假密集線圖案1142之間的距離d2時，則判定光阻層118的座落位置有誤；更為精密的設定預先設定光阻層118的邊緣118a應該座落在第三條假密集線圖案1143的正中央，則一旦光阻層118的邊緣118a至最接近的假密集線圖案1142的距離d1不等於距離d2與第三條假密集線圖案1143的二分之一線寬的總和，就代表光阻層118的座落位置有誤。然而，本發明並不限於此，上述設定也可以有容許範圍。
另外，若是光阻層118的邊緣118a偏移至第二條假密集
線圖案1142上，則距離d1可能仍符合上述規範值。因此，還需要通過連接部116的寬度w的量測來進行雙重檢查。由於一般是利用如關鍵尺寸掃描式電子顯微鏡(CD-SEM)的儀器針對設定座落位置進行量測，所以如圖6A所示的寬度w的量測座落位置是設定在與邊緣118a相距固定間距的部位，則一旦邊緣118a偏移至第二條假密集線圖案1142上，則儀器將無法取得測量值，而判定光阻層118的座落位置有誤。
在另一實施例中，光阻層118如設定為覆蓋第二條假密集線圖案1142的情況下，若是光阻層118的邊緣118a至最接近的假密集線圖案1141的距離小於第一條假密集線圖案1141與第二條假密集線圖案1142之間的距離時，則判定光阻層118的座落位置有誤。即使通過上述判定，仍需使用CD-SEM執行連接部116的寬度w的量測，若無法取得測量值，則判定光阻層118的座落位置有誤，依此類推。
圖7A是依照本發明的第二實施例的一種半導體元件的上視示意圖；圖7B是圖7A於X-X’線段的剖面示意圖；圖7C是圖7A於Y-Y’線段的剖面示意圖。而且，第二實施例使用與第一實施例相同的元件符號來表示相同的構件，且未描述的技術內容均可參照以上說明，故不再贅述。
請參照圖7A、圖7B與圖7C，第二實施例的半導體元件700包括具有元件區10a與周邊區10b的半導體基底100、多個密集線結構702與一截斷線路704。半導體元件700是利用圖6A的
光阻層118、假密集線圖案114與密集線圖案112作為罩幕，進行一連串蝕刻製程，以於半導體基底100內先形成溝渠706，再將材料層102a以上的其餘材料層移除，並填入導體材料，所以密集線結構702與圖6A的密集線圖案112是互補圖案。截斷線路704則設置於密集線結構702與周邊區10b之間的界面，所述截斷線路704如上所述是利用圖6A的光阻層118以及假密集線圖案114作為罩幕，所以截斷線路704與圖6A的第一條至第三條的假密集線圖案1141~1143是互補圖案，且截斷線路704具有與圖6A的連接部116互補的至少一截斷部708。在圖7A中，截斷線路704是由兩個封閉環構成，且截斷部708設置於兩個封閉環之間，且各封閉環的線寬與密集線結構702的線寬可相同或不同。在本實施例中，密集線結構702例如是埋入式字元線(BWL)；然而，本發明並不限於此，密集線結構702也可以是淺溝渠式隔離結構(STI)或位元線(BL)。如果密集線結構702是STI，則在溝渠706填入的是絕緣材料；如果密集線結構702是BL，可不形成溝渠706，而直接在半導體基底100上進行沉積製程得到。
圖8A是依照本發明的第三實施例的一種用於黃光製程的辨識方法的上視示意圖；圖8B是圖8A於X-X’線段的剖面示意圖；圖8C是圖8A於Y-Y’線段的剖面示意圖。而且，第三實施例的製程可參照第一實施例的前段製程(如圖1A至圖5C)，且使用與第一實施例相同的元件符號來表示相同的構件，未描述的技術內容均可參照以上說明，故不再贅述。
請參照圖8A、圖8B與圖8C，光阻層118是設定為覆蓋第二條假密集線圖案1142的情況，所以當光阻層118的邊緣118a至最接近的假密集線圖案1141的距離d1小於第一條假密集線圖案1141與第二條假密集線圖案1142之間的距離d3時，則判定光阻層118的座落位置有誤。即使通過上述判定，仍需使用CD-SEM執行連接部116的寬度w的量測，若無法取得測量值，則判定光阻層118的座落位置有誤，依此類推。
在光阻層118的座落位置無誤的情況下，利用圖8A的光阻層118、假密集線圖案114與密集線圖案112作為罩幕，進行一連串如第二實施例描述的製程，將可形成圖9所示的一種半導體元件900，其包括密集線結構902與截斷線路904，如圖9所示。本實施例與第二實施例的差異在於截斷線路904與密集線結構902一樣是線型，且還包括鄰近截斷部906並往周邊區10b延伸的數個延伸部908，其中截斷線路904的線寬與密集線結構902的線寬可相同或不同。其餘未記載的內容可參照第二實施例，不再贅述。
除了判定光阻層的座落位置是否正確，第一實施例還能應用於關鍵尺寸(CD)檢測與疊對(Overlap)檢測，請參照圖10A與圖10B。
圖10A顯示的是圖6A的縮小圖，其中元件區10a是在周邊區10b之間，可從連接部116觀察到元件區10a與周邊區10b的界面。經黃光製程得到的光阻層118的對邊的邊緣118a至最接
近的假密集線圖案114的兩段距離d1a和d1b，可用來估算光阻層的CD值。當兩段距離d1a和d1b比設定值小，代表經過這道黃光製程，會使元件區10a變小，因此應調整後續黃光製程的參數；若是兩段距離d1a和d1b比設定值大，代表經過這道黃光製程，會使元件區10a變大，同樣需要調整後續黃光製程的參數。
圖10B除了光阻層118的座落位置以外，均與圖10A相同，其中的距離d1a和距離d1b明顯有差異，可從對邊的距離d1a和d1b的數值的差值來量測疊對(Overlap)量，以驗證層與層之間的疊對是否正確。
綜上所述，本發明藉由具有至少一連接部的假密集線圖案來標記元件區與周邊區之界面，將有利於直接判定元件區與周邊區的分界，而不需額外做光學近似效應修正(OPC)，且從光阻層的邊緣至最接近的假密集線圖案的距離以及連接部的寬度，還能線上辨識出光阻層的座落位置是否有誤。另外，上述辨識方法還能應用在CD檢測與Overlap檢測。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a:元件區
10b:周邊區
102c:材料層
110:氧化層
112:密集線圖案
1141、1142、1143:假密集線圖案
116:連接部
118:光阻層
118a:邊緣
d1、d2:距離
w:寬度
Claims (14)
- 一種用於黃光製程的辨識方法，包括：在半導體基底上形成罩幕層，所述半導體基底具有元件區與周邊區；圖案化所述罩幕層，以於所述元件區內形成多數條密集線圖案，並於所述元件區與所述周邊區之界面區域形成多數條假密集線圖案，其中第一條所述假密集線圖案與第三條所述假密集線圖案之間設有至少一連接部，且第二條所述假密集線圖案在所述至少一連接部不連續並與所述至少一連接部相隔開；在所述半導體基底上形成覆蓋所述周邊區的光阻層；以及根據所述光阻層的邊緣至最接近的所述假密集線圖案的距離以及所述至少一連接部的寬度來判定所述光阻層的座落位置是否正確。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述光阻層設定為覆蓋第一條所述假密集線圖案的情況下，若是所述光阻層的邊緣至最接近的所述假密集線圖案的距離小於第一條所述假密集線圖案與第二條所述假密集線圖案之間的距離，則判定所述光阻層的所述座落位置有誤。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述光阻層設定為覆蓋第一條所述假密集線圖案的情況下，若是使用關鍵尺寸掃描式電子顯微鏡(CD-SEM)但無法取得測量值，則判定所述光阻層的所述座落位置有誤。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述光阻層設定為覆蓋第二條所述假密集線圖案的情況下，若是所述光阻層的邊緣至最接近的所述假密集線圖案的距離小於第一條所述假密集線圖案與第二條所述假密集線圖案之間的距離，則判定所述光阻層的所述座落位置有誤。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述光阻層設定為覆蓋第二條所述假密集線圖案的情況下，若是使用關鍵尺寸掃描式電子顯微鏡(CD-SEM)但無法取得測量值，則判定所述光阻層的所述座落位置有誤。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述元件區是在所述周邊區之間，且所述辨識方法更包括：根據所述光阻層的對邊的所述邊緣至最接近的所述假密集線圖案的兩段距離的數值來估算所述光阻層的關鍵尺寸(CD)值。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述元件區是在所述周邊區之間，且所述辨識方法更包括：根據所述光阻層的對邊的所述邊緣至最接近的所述假密集線圖案的兩段距離的差值來量測疊對(Overlap)量。
- 如請求項1所述的用於黃光製程的辨識方法，其中所述罩幕層是使用自對準雙重圖案化(self-aligned double patterning，SADP)製程形成。
- 一種半導體元件，包括：半導體基底，具有元件區與周邊區； 多數個密集線結構，形成在所述半導體基底內或所述半導體基底上，所述多數個密集線結構係利用如請求項1所述的方法中的所述多數個密集線圖案作為罩幕，進行蝕刻製程或沉積製程所得的結構，且所述多數個密集線結構與所述多數個密集線圖案是互補圖案；以及一截斷線路，設置於所述密集線結構與所述周邊區之間的界面，所述截斷線路係利用如請求項1所述的方法中的所述光阻層與所述多數條假密集線圖案作為罩幕，進行所述蝕刻製程或所述沉積製程所得的結構，且所述截斷線路與第一條至第三條的所述假密集線圖案是互補圖案，其中所述截斷線路具有與所述假密集線圖案中的至少一連接部互補的至少一截斷部。
- 如請求項9所述的半導體元件，其中所述多數個密集線結構包括埋入式字元線、位元線或淺溝渠式隔離結構。
- 如請求項9所述的半導體元件，其中所述截斷線路的線寬與所述多數個密集線結構的線寬相同。
- 如請求項9所述的半導體元件，其中所述截斷線路包括多數個延伸部，鄰近所述至少一截斷部並往所述周邊區延伸。
- 如請求項9所述的半導體元件，其中所述截斷線路是由多數個封閉環構成，且所述截斷部設置於兩個所述封閉環之間。
- 如請求項13所述的半導體元件，其中各個所述封閉環的線寬與所述多數個密集線結構的線寬相同。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109119926A TWI736317B (zh) | 2020-06-12 | 2020-06-12 | 用於黃光製程的辨識方法與半導體元件 |
| US17/242,310 US11682557B2 (en) | 2020-06-12 | 2021-04-28 | Recognition method for photolithography process and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109119926A TWI736317B (zh) | 2020-06-12 | 2020-06-12 | 用於黃光製程的辨識方法與半導體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI736317B true TWI736317B (zh) | 2021-08-11 |
| TW202147017A TW202147017A (zh) | 2021-12-16 |
Family
ID=78283126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109119926A TWI736317B (zh) | 2020-06-12 | 2020-06-12 | 用於黃光製程的辨識方法與半導體元件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11682557B2 (zh) |
| TW (1) | TWI736317B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11876048B2 (en) * | 2021-10-19 | 2024-01-16 | Winbond Electronics Corp. | Memory device and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601379A (zh) * | 2003-09-22 | 2005-03-30 | 南亚科技股份有限公司 | 制作晶圆试片的方法及评估光罩图案间迭对位准的方法 |
| CN101192594A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离工艺的监测版图及监测方法 |
| WO2018212787A1 (en) * | 2017-05-18 | 2018-11-22 | Kla-Tencor Corporation | Apparatus and methods for inspecting reticles |
| CN109559979A (zh) * | 2017-09-26 | 2019-04-02 | 台湾积体电路制造股份有限公司 | 集成电路制造方法 |
| TW201937575A (zh) * | 2018-02-20 | 2019-09-16 | 荷蘭商Ａｓｍ 智慧財產控股公司 | 半導體製程中之間隔物限定的直接圖案化方法 |
| TW202016070A (zh) * | 2018-09-05 | 2020-05-01 | 日商信越化學工業股份有限公司 | 鋶化合物、正型光阻組成物、以及光阻圖案形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692407B1 (ko) * | 2010-08-19 | 2017-01-04 | 삼성전자주식회사 | 라인 패턴 구조물의 형성 방법 |
| FR3001576A1 (fr) * | 2013-01-31 | 2014-08-01 | St Microelectronics Crolles 2 | Procede pour former des lignes d'interconnexion. |
| TWI672788B (zh) * | 2013-03-27 | 2019-09-21 | 日商尼康股份有限公司 | 標記形成方法、標記檢測方法、及元件製造方法 |
| US9536778B2 (en) | 2015-04-06 | 2017-01-03 | Globalfoundries Inc. | Self-aligned double patterning process for metal routing |
| CN108666207B (zh) * | 2017-03-29 | 2020-12-15 | 联华电子股份有限公司 | 制作半导体元件的方法 |
| CN109920730B (zh) * | 2017-12-13 | 2021-04-20 | 联华电子股份有限公司 | 一种图案化方法 |
| US10692727B2 (en) * | 2018-07-24 | 2020-06-23 | Micron Technology, Inc. | Integrated circuit, construction of integrated circuitry, and method of forming an array |
-
2020
- 2020-06-12 TW TW109119926A patent/TWI736317B/zh active
-
2021
- 2021-04-28 US US17/242,310 patent/US11682557B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601379A (zh) * | 2003-09-22 | 2005-03-30 | 南亚科技股份有限公司 | 制作晶圆试片的方法及评估光罩图案间迭对位准的方法 |
| CN101192594A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离工艺的监测版图及监测方法 |
| WO2018212787A1 (en) * | 2017-05-18 | 2018-11-22 | Kla-Tencor Corporation | Apparatus and methods for inspecting reticles |
| CN109559979A (zh) * | 2017-09-26 | 2019-04-02 | 台湾积体电路制造股份有限公司 | 集成电路制造方法 |
| TW201937575A (zh) * | 2018-02-20 | 2019-09-16 | 荷蘭商Ａｓｍ 智慧財產控股公司 | 半導體製程中之間隔物限定的直接圖案化方法 |
| TW202016070A (zh) * | 2018-09-05 | 2020-05-01 | 日商信越化學工業股份有限公司 | 鋶化合物、正型光阻組成物、以及光阻圖案形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210391167A1 (en) | 2021-12-16 |
| TW202147017A (zh) | 2021-12-16 |
| US11682557B2 (en) | 2023-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302477A (en) | Inverted phase-shifted reticle | |
| TWI438587B (zh) | 對準標記、半導體元件及其製造方法 | |
| TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
| KR101541609B1 (ko) | 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법 | |
| JP4381646B2 (ja) | オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法 | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| JP5696079B2 (ja) | マスクおよび半導体装置の製造方法 | |
| TWI483288B (zh) | 製造半導體元件的方法 | |
| JP2007163867A (ja) | フォトマスクの製造方法、デバイスの製造方法、及び、フォトマスクのモニタ方法 | |
| US7449792B2 (en) | Pattern registration mark designs for use in photolithography and methods of using the same | |
| US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US9218984B2 (en) | Method for manufacturing a semiconductor device | |
| JP5833855B2 (ja) | オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 | |
| TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
| JP2007110069A (ja) | コンタクトホール形成方法 | |
| JP2005159264A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| US7094662B2 (en) | Overlay mark and method of fabricating the same | |
| JPH08298237A (ja) | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 | |
| TW201537620A (zh) | 半導體元件的製作方法 | |
| CN113871290A (zh) | 用于光刻工艺的识别方法与半导体元件 | |
| JP2004273612A (ja) | 半導体装置及びその製造方法、フォトマスク | |
| JP4794377B2 (ja) | 半導体装置の製造方法 | |
| KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| KR100882091B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| US20220392768A1 (en) | Patterning method and overlay mesurement method |