JP2008103719A - 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 - Google Patents
微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 Download PDFInfo
- Publication number
- JP2008103719A JP2008103719A JP2007266078A JP2007266078A JP2008103719A JP 2008103719 A JP2008103719 A JP 2008103719A JP 2007266078 A JP2007266078 A JP 2007266078A JP 2007266078 A JP2007266078 A JP 2007266078A JP 2008103719 A JP2008103719 A JP 2008103719A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- pattern
- mask layer
- forming
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 186
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000015572 biosynthetic process Effects 0.000 title abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 3
- 239000011368 organic material Substances 0.000 claims 2
- 230000007261 regionalization Effects 0.000 abstract description 21
- 238000000206 photolithography Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 145
- 239000011229 interlayer Substances 0.000 description 21
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910003697 SiBN Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
【解決手段】基板上に第1ハードマスク層を形成する。第1ハードマスク層20上に複数の第1犠牲パターンを形成し、第1犠牲パターンのうち相互隣接した2個の第1犠牲パターン間にリセスの形成された上面を有する第2ハードマスク40層を形成し、リセス内に第2犠牲パターンを形成する。第1犠牲パターンの上面を露出させて第1及び第2犠牲パターンを除去する。第2ハードマスク層40の上部をエッチングマスクとして第2及び第1ハードマスク層40及び20をエッチングしハードマスクパターン60を形成する。ハードマスクパターン60をエッチングマスクとして利用し半導体素子の微細パターンを形成する。
【選択図】図1H
Description
したがって、所望の寸法精度を有する最終コンタクトホールパターンを実現するために、レイアウト設計による周囲パターン寸法の誤差限界及びCD均一度(critical dimension uniformity)を非常に厳格に制御する必要がある。しかし、デザインルールが30nmまたはそれ以下である微細パターンを実現しなくてはならない、高集積半導体素子の製造時には、CD均一度を所望のレベルに制御するには限界があり、これを充足できなければ、製品不良が多発して生産性が低下する原因となる。
本発明の他の目的は、フォトリソグラフィ工程での解像限界を超える微細ピッチのパターン形成において、多様なパターンを優秀なCD均一度で形成しうる半導体素子の微細パターン形成方法を提供することである。
前記第1犠牲パターン及び第2犠牲パターンは互いに同じ水平面上に形成しうる。
本発明によるハードマスクパターンの形成方法において、前記複数の第1犠牲パターンを形成した後、前記第2ハードマスク層を形成する前に前記第1犠牲パターンの間で露出される前記第1ハードマスク層をその上面から第1厚さほど除去して前記第1ハードマスク層の上面に低い表面部を形成する段階をさらに含みうる。この場合、前記第2ハードマスク層は、前記第1犠牲パターンと前記低い表面部とを各々前記第1厚さに均一に覆うように形成しうる。
前記第2ハードマスク層の一部を除去するためにウェットまたはドライエッチング方法を利用しうる。
(発明の効果)
本発明の望ましい第1実施形態による微細ピッチのハードマスクパターンを形成する方法を、図1Aから図1Hに示す工程順序によって説明する。
図1Aを参照すれば、基板10上に第1ハードマスク層20を形成する。そして、通常のフォトリソグラフィ工程を用いて第1ハードマスク層20上に複数の第1犠牲パターン30を形成する。
第1犠牲パターン30は、最終的に形成しようとするハードマスクパターンのピッチPより2倍大きい第1ピッチ2Pを有するように形成される。第1犠牲パターン30の第1幅W1は、第1ピッチ2Pの1/4の値を有するように設計されうる。第1犠牲パターン30は、例えば、基板10上で第1ピッチ2Pで所定の方向に反復形成される複数のラインパターンからなりうる。
第1ハードマスク層20の上面に低い表面部20aを形成するためにドライエッチング工程を行なえる、例えば、図1Aを参照して説明した第1犠牲パターン30の形成工程で、第1犠牲パターン30の形成のためのドライエッチング工程時に第1犠牲パターン30が形成された後、連続して過度エッチングを行なって低い表面部20aを形成させうる。他の方法として、低い表面部20aを形成するための別途のドライエッチング工程をも行なえる。
例えば、第2犠牲パターン50aは、第1犠牲パターン30の延長方向と同じ方向に延びる複数のラインパターンを形成しうる。リセス42内に残っている第2犠牲パターン50aは、第1犠牲パターン30とほぼ同じ水平面上に位置する。
第1犠牲パターン30及び第2犠牲パターン50aが各々ポリシリコンからなる場合、これらをウェットエッチング方法で除去するために、NH4OHを含むエッチング液を使用しうる。例えば、NH4OH、H2O2及びH2Oが4:1:95の体積比で混合されたエッチング液を使用しうる。
図1Hを参照すれば、第2ハードマスク層40及び第1ハードマスク層20を順次に異方性ドライエッチング方法によりエッチバックする。すなわち、第2ハードマスク層40の上部に形成された突出部をエッチングマスクとして利用して第2ハードマスク層40及び第1ハードマスク層20を順次に異方性ドライエッチングして第1ハードマスク層20及び第2ハードマスク層40の残留部分からなるハードマスクパターン60を形成する。
本発明の望ましい第2実施形態による微細ピッチのハードマスクパターンの形成方法を用いて半導体素子の微細パターンを形成する方法の例を、図2Aから図2Fに示す工程順序によって説明する。本例では、本発明による方法により形成されるハードマスクパターンを利用して半導体基板に素子分離領域を形成する過程を説明する。
図2Aを参照すれば、半導体基板100上にパッド酸化膜110を形成する。そして、パッド酸化膜110上に窒化膜122を形成する。
次いで、図1Aを参照して説明した第1ハードマスク層20及び第1犠牲パターン30の形成方法と同じ方法で窒化膜122上に第1ハードマスク層20及び第1犠牲パターン30を形成する。
図2Cを参照すれば、図1Hを参照して説明したような方法で第2ハードマスク層40の上部に形成された突出部をエッチングマスクとして利用して第2ハードマスク層40及び第1ハードマスク層20を順次に異方性ドライエッチングし、窒化膜122上に第1ハードマスク層20及び第2ハードマスク層40の残留部分からなるハードマスクパターン60を形成する。
図2Eを参照すれば、窒化膜パターン122aをエッチングマスクとしてパッド酸化膜110及び半導体基板100を異方性ドライエッチングして前記基板にトレンチ160を形成する。
図2Aから図2Fを参照して説明した方法のように本発明による方法により形成されたハードマスクパターン60及び窒化膜パターン122aを各々エッチングマスクとして利用して、半導体基板100にトレンチ160を形成する方法で素子分離領域を形成することによって、通常のフォトリソグラフィ工程で実現しうるピッチの1/2の微細ピッチで反復的に形成される素子分離用パターンを形成することが可能となり、フォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成される微細な素子分離領域を容易に実現しうる。
次いで、本発明の望ましい第3実施形態によるハードマスクパターンの形成方法を用いて半導体素子の微細パターンを形成する方法の例を説明する。
図3は、本発明による方法によって形成されたハードマスクパターンを利用して実現しようとする複数のコンタクトホールパターン250のレイアウトである。
図3のレイアウトによるコンタクトホールパターン250を形成するための本発明の第3実施形態を、図4A及び図4Bから図7A及び図7Bに示す工程順序によって説明する。ここで、図4A、図5A、図6A及び図7Aは、本発明による微細パターン形成方法による各工程段階で構造物の上面構造を示す平面図であり、図4B、図5B、図6B及び図7Bは、各々図4A、図5A、図6A及び図7Aの断面図である。
図4A及び図4AのIVb−IVb’線の断面図である図4Bを参照すれば、半導体基板200上に層間絶縁膜210を形成する。そして、本発明によるハードマスクパターンの形成方法によって層間絶縁膜210上にラインアンドスペースパターン形状のハードマスクパターン220を形成する。ハードマスクパターン220は、図1Aから図1Hを参照して説明したハードマスクパターン60の形成工程と同じ工程、または図2Aから図2Dを参照して説明したようにハードマスクパターン60をエッチングマスクとして利用して形成した窒化膜パターン122aの形成工程と同じ工程により形成されうる。
ハードマスクパターン220は、図3に示した複数のコンタクトホールパターン250のピッチPhと同じピッチPsに形成する。ここで、ハードマスクパターン220間のスペース224の幅Wsは、図1Bを参照して説明した方法により形成される第1犠牲パターン30の幅W1と、図1Eを参照して説明した方法により形成される第2犠牲パターン50aの幅W4により決定されるものである。第1犠牲パターン30の幅W1は、第1犠牲パターン30の形成のためのフォトリソグラフィ工程時に利用されるレイアウト設計によって決定され、第2犠牲パターン50aの幅W4は、第1犠牲パターン30の幅W1の寸法均一度に依存するので、ハードマスクパターン220間のスペース224の幅Wsは、第1犠牲パターン30の幅W1の寸法均一度とほぼ類似した程度の均一度を有する。第1犠牲パターン30の幅W1及び第2犠牲パターン50aの幅W4は、図3に示した最終的に実現しようとするコンタクトホールパターン250の短縮方向幅Wxの寸法で設計されるので、コンタクトホールパターン250の短縮方向幅Wx及びピッチPhは、ハードマスクパターン220間のスペース224の幅Ws及びピッチPsに対応する値を有する。すなわち、第1犠牲パターン30の幅W1により、図3に示した所望のコンタクトホールパターン250の短縮方向の幅Wxが決定されるものである。
図5A及び図5AのVb−Vb’線の断面図である図5Bを参照すれば、ハードマスクパターン220が形成された結果物を覆うマスクパターン230を形成する。
層間絶縁膜パターン210aに形成されたコンタクトホール210hは、半導体基板200の活性領域(図示せず)または導電層(図示せず)を露出させるDCコンタクトホール(direct contact hole)、BCコンタクトホール(buried contact hole)、またはビア(via)コンタクトホールを構成しうる。
図8Aから図8Fにおいて、図1Aから図1H、図2Aから図2F、そして図4Aから図7Aのような参照符号は同一部材を表す。
次いで、図1Bから図1Gを参照して説明したような方法で窒化膜122上に第1ハードマスク層20及び第2ハードマスク層40を形成する。第2ハードマスク層40の上部には、第2ピッチPで反復形成される突出部が形成されており、前記突出部は、所定方向に反復形成される複数のラインパターンの形状を有する。
図8Eを参照すれば、マスクパターン230と、マスクパターン230に形成された開口230aを通じて露出される窒化膜パターン122aとを各々エッチングマスクとして使用して層間絶縁膜210を異方性ドライエッチングしてコンタクトホール210hが形成された層間絶縁膜パターン210aを形成する。層間絶縁膜パターン210aのコンタクトホール210hを通じて半導体基板200の上面が露出される。
図8Aから図8Fを参照して説明したように、本発明による方法により形成されたハードマスクパターン60をエッチングマスクとして利用して窒化膜パターン122aを形成し、窒化膜パターン122aをエッチングマスクとして利用して層間絶縁膜210をエッチングしてコンタクトホール210aを形成するに当って、層間絶縁膜21上の第1ハードマスク層20、第2ハードマスク層40上に開口230aが形成されたマスクパターン230を形成してコンタクトホール210aの形成予定領域をオープンさせた後、開口230aによりオープンされた領域でのみハードマスクパターン60及び窒化膜パターン122aを形成する。したがって、デザインルールが20nm以下の超微細コンタクトホールパターンの形成時より微細なサイズを有するハードマスクパターン60及び窒化膜パターン122aの形成後の後続工程数が減って、ハードマスクパターン60及び窒化膜パターン122aの形状が、コンタクトホール210aの形成のためのドライエッチングが行われる前に変形されることを防止し、最終的に所望のコンタクトホール210aパターンを所望の形状に得るのにさらに有利である。
(産業上の利用可能性)
本発明は、ハードマスクパターンの形成方法及び半導体素子の微細パターン形成方法関連の技術分野に好適に適用されうる。
Claims (60)
- 基板上に第1ハードマスク層を形成する段階と、
前記第1ハードマスク層上に第1ピッチで反復形成される複数の第1犠牲パターンを形成する段階と、
前記複数の第1犠牲パターンのうち、相互隣接した2個の第1犠牲パターン間にリセスの形成された上面を有する第2ハードマスク層を前記第1犠牲パターン及び前記第1ハードマスク層上に形成する段階と、
前記リセス内に第2犠牲パターンを形成する段階と、
前記第1犠牲パターンの上面が露出されるように前記第2ハードマスク層の一部を除去する段階と、
前記第1犠牲パターン及び第2犠牲パターンを除去する段階と、
前記第2ハードマスク層の上部をエッチングマスクとして前記第2ハードマスク層及び第1ハードマスク層をエッチングして前記基板上に前記第1ハードマスク層及び第2ハードマスク層の残留部分からなるハードマスクパターンを形成する段階と、を含むことを特徴とするハードマスクパターンの形成方法。 - 前記第1ハードマスク層及び第2ハードマスク層は、前記第1犠牲パターン及び前記第2犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記第1ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせからなることを特徴とする請求項2に記載のハードマスクパターンの形成方法。
- 前記第2ハードマスク層は、酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項2に記載のハードマスクパターンの形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、各々酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項2に記載のハードマスクパターンの形成方法。
- 前記第1ハードマスク層及び第2ハードマスク層は、各々酸化膜または窒化膜からなり、
前記第1犠牲パターン及び第2犠牲パターンは、各々ポリシリコン膜からなることを特徴とする請求項2に記載のハードマスクパターンの形成方法。 - 前記ハードマスクパターンは、前記第1ピッチの1/2のピッチで反復形成される複数のパターンからなることを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記複数の第1犠牲パターンを形成した後、前記第2ハードマスク層を形成する前に前記第1犠牲パターンの間で露出される前記第1ハードマスク層をその上面から第1厚さほど除去して前記第1ハードマスク層の上面に低い表面部を形成する段階と、をさらに含み、
前記第2ハードマスク層は、前記第1犠牲パターンと前記低い表面部とを各々前記第1厚さに均一に覆うように形成されることを特徴とする請求項1に記載のハードマスクパターンの形成方法。 - 前記第2ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記第2ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項1に記載のハードマスクパターンの形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにNH4OHを含むエッチング液を使用することを特徴とする請求項12に記載のハードマスクパターンの形成方法。 - 前記エッチング液は、NH4OH、H2O2及びH2Oの混合物からなることを特徴とする請求項13に記載のハードマスクパターンの形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにCF4を含むエッチングガスを使用する等方性CDE(chemical dry etch)工程を利用することを特徴とする請求項1に記載のハードマスクパターンの形成方法。 - 前記エッチングガスは、CF4及びO2の混合ガスからなることを特徴とする請求項15に記載のハードマスクパターンの形成方法。
- 前記エッチングガスは、CF4、O2、N2及びHFの混合ガスからなることを特徴とする請求項15に記載のハードマスクパターンの形成方法。
- 基板上の被エッチング膜上に第1ハードマスク層を形成する段階と、
前記第1ハードマスク層上に第1ピッチで反復形成される複数の第1犠牲パターンを形成する段階と、
前記複数の第1犠牲パターンのうち、相互隣接した2個の第1犠牲パターン間にリセスの形成された上面を有する第2ハードマスク層を前記第1犠牲パターン及び前記第1ハードマスク層上に形成する段階と、
前記リセス内に第2犠牲パターンを形成する段階と、
前記第1犠牲パターンの上面が露出されるように前記第2ハードマスク層の一部を除去する段階と、
前記第1犠牲パターン及び第2犠牲パターンを除去する段階と、
前記第2ハードマスク層の上部をエッチングマスクとして利用して前記第2ハードマスク層及び第1ハードマスク層をエッチングして前記第1ハードマスク層及び第2ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する段階と、
前記複数のハードマスクパターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記第1ピッチの1/2のピッチで反復形成される複数の微細パターンを形成する段階と、を含むことを特徴とする半導体素子の微細パターン形成方法。 - 前記第1ハードマスク層及び第2ハードマスク層は、前記第1犠牲パターン及び前記第2犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記第1ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせからなることを特徴とする請求項19に記載の半導体素子の微細パターン形成方法。
- 前記第2ハードマスク層は、酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項19に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、各々酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項19に記載の半導体素子の微細パターン形成方法。
- 前記第1ハードマスク層及び第2ハードマスク層は、各々酸化膜または窒化膜からなり、
前記第1犠牲パターン及び第2犠牲パターンは、各々ポリシリコン膜からなることを特徴とする請求項19に記載の半導体素子の微細パターン形成方法。 - 前記第1犠牲パターン及び第2犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記複数の第1犠牲パターンを形成した後、前記第2ハードマスク層を形成する前に前記第1犠牲パターンの間で露出される前記第1ハードマスク層をその上面から第1厚さほど除去して前記第1ハードマスク層の上面に低い表面部を形成する段階をさらに含み、
前記第2ハードマスク層は、前記第1犠牲パターンと前記低い表面部とを各々前記第1厚さに均一に覆うように形成されることを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。 - 前記第2ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記第2ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにNH4OHを含むエッチング液を使用することを特徴とする請求項28に記載の半導体素子の微細パターン形成方法。 - 前記エッチング液は、NH4OH、H2O2及びH2Oの混合物からなることを特徴とする請求項29に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにCF4を含むエッチングガスを使用する等方性CDE工程を利用することを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。 - 前記エッチングガスは、CF4及びO2の混合ガスからなることを特徴とする請求項31に記載の半導体素子の微細パターン形成方法。
- 前記エッチングガスは、CF4、O2、N2及びHFの混合ガスからなることを特徴とする請求項31に記載の半導体素子の微細パターン形成方法。
- 前記第1ハードマスク層及び前記第2ハードマスク層は、酸化膜からなり、
前記第1ハードマスク層を形成する前に、前記被エッチング膜上に窒化膜を形成する段階をさらに含むことを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。 - 前記複数の微細パターンを形成する段階は、
前記複数のハードマスクパターンをエッチングマスクとして用いて前記窒化膜をエッチングして前記被エッチング膜上に窒化膜パターンを形成する段階と、
前記窒化膜パターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記複数の微細パターンを形成する段階と、を含むことを特徴とする請求項34に記載の半導体素子の微細パターン形成方法。 - 前記被エッチング膜をエッチングした後、前記窒化膜パターンをエッチングマスクとして利用して前記基板をエッチングして前記基板にトレンチを形成する段階と、
前記トレンチ内部を絶縁膜で充填して素子分離領域を形成する段階と、をさらに含むことを特徴とする請求項35に記載の半導体素子の微細パターン形成方法。 - 前記複数の微細パターンは、所定ピッチで反復配置されるコンタクトホールパターンであることを特徴とする請求項18に記載の半導体素子の微細パターン形成方法。
- 前記複数のハードマスクパターンを形成した後、被エッチング膜をエッチングする前に、前記複数のハードマスクパターンのうち一部と前記被エッチング膜の所定領域を露出させる開口が形成されているマスクパターンを前記複数のハードマスクパターン及び前記被エッチング膜上に形成する段階と、
前記マスクパターンの開口を通じて露出されるハードマスクパターンと前記マスクパターンをエッチングマスクとして利用して前記開口を通じ露出される被エッチング膜をエッチングしてコンタクトホールを形成する段階と、を含むことを特徴とする請求項37に記載の半導体素子の微細パターン形成方法。 - 前記マスクパターンの開口は、前記ハードマスクパターンの延長方向に第1幅ほど前記ハードマスクパターンを露出させるように形成され、
前記開口の第1幅により前記コンタクトホールの長軸方向の幅が決定されることを特徴とする請求項38に記載の半導体素子の微細パターン形成方法。 - 前記マスクパターンは、フォトレジスト物質からなることを特徴とする請求項38に記載の半導体素子の微細パターン形成方法。
- 前記マスクパターンは、SOC膜(spin on carbon film)、ARC膜(anti−reflective coating film)、及びフォトレジスト層が順次に積層された膜からなることを特徴とする請求項38に記載の半導体素子の微細パターン形成方法。
- 前記ARC膜は、Si、有機物、またはこれらの組合わせからなることを特徴とする請求項41に記載の半導体素子の微細パターン形成方法。
- 基板上の絶縁膜上に第1膜及び第1ハードマスク層を形成する段階と、
前記第1ハードマスク層上に第1ピッチで反復形成される複数の第1犠牲パターンを形成する段階と、
前記複数の第1犠牲パターンのうち相互隣接した2個の第1犠牲パターン間にリセスの形成された上面を有する第2ハードマスク層を前記第1犠牲パターン及び前記第1ハードマスク層上に形成する段階と、
前記リセス内に第2犠牲パターンを形成する段階と、
前記第1犠牲パターンの上面が露出されるように前記第2ハードマスク層の一部を除去して前記第2ハードマスク層の上部に複数の突出部を形成する段階と、
前記第1犠牲パターン及び第2犠牲パターンを除去して前記第2ハードマスク層の突出部側壁を露出させる段階と、
前記第1ハードマスク層の一部と前記第2ハードマスク層の一部とを露出させる開口が形成されているマスクパターンを前記第1ハードマスク層及び前記第2ハードマスク層上に形成する段階と、
前記マスクパターンと前記第2ハードマスク層との突出部をエッチングマスクとして利用して前記第2ハードマスク層及び第1ハードマスク層をエッチングして前記第1ハードマスク層及び第2ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する段階と、
前記マスクパターンと前記複数のハードマスクパターンとをエッチングマスクとして利用して前記第1膜をエッチングして複数の第1膜パターンを形成する段階と、
前記マスクパターンと前記第1膜パターンとをエッチングマスクとして利用して前記絶縁膜をエッチングして複数のコンタクトホールを形成する段階と、を含むことを特徴とする半導体素子の微細パターン形成方法。 - 前記第2ハードマスク層上の突出部は、所定方向に延びるラインパターン形状を有し、
前記マスクパターンの開口は、前記突出部の延長方向に第1幅ほど前記第2ハードマスク層を露出させるように形成され、
前記開口の第1幅により前記コンタクトホールの長軸方向の幅が決定されることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。 - 前記マスクパターンは、フォトレジスト物質からなることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記マスクパターンは、SOC膜、ARC膜、及びフォトレジスト層が順次に積層された膜からなることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記ARC膜は、Si、有機物、またはこれらの組合わせからなることを特徴とする請求項46に記載の半導体素子の微細パターン形成方法。
- 前記第1膜は窒化膜であり、
前記第1ハードマスク層及び第2ハードマスク層は、各々酸化膜であることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。 - 前記第1ハードマスク層及び第2ハードマスク層は、前記第1犠牲パターン及び前記第2犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコン膜からなることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記複数の第1犠牲パターンを形成した後、前記第2ハードマスク層を形成する前に前記第1犠牲パターンの間で露出される前記第1ハードマスク層をその上面から第1厚さほど除去して前記第1ハードマスク層の上面に低い表面部を形成する段階をさらに含み、
前記第2ハードマスク層は、前記第1犠牲パターンと前記低い表面部とを各々前記第1厚さに均一に覆うように形成されることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。 - 前記第2ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記第2ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにNH4OHを含むエッチング液を使用することを特徴とする請求項55に記載の半導体素子の微細パターン形成方法。 - 前記エッチング液は、NH4OH、H2O2及びH2Oの混合物からなることを特徴とする請求項56に記載の半導体素子の微細パターン形成方法。
- 前記第1犠牲パターン及び第2犠牲パターンは、ポリシリコンからなり、
前記第1犠牲パターン及び第2犠牲パターンを除去するためにCF4を含むエッチングガスを使用する等方性CDE工程を利用することを特徴とする請求項43に記載の半導体素子の微細パターン形成方法。 - 前記エッチングガスは、CF4及びO2の混合ガスからなることを特徴とする請求項58に記載の半導体素子の微細パターン形成方法。
- 前記エッチングガスは、CF4、O2、N2及びHFの混合ガスからなることを特徴とする請求項58に記載の半導体素子の微細パターン形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0101029 | 2006-10-17 | ||
KR1020060101029A KR100752674B1 (ko) | 2006-10-17 | 2006-10-17 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103719A true JP2008103719A (ja) | 2008-05-01 |
JP5121383B2 JP5121383B2 (ja) | 2013-01-16 |
Family
ID=38615566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007266078A Active JP5121383B2 (ja) | 2006-10-17 | 2007-10-12 | 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7732341B2 (ja) |
JP (1) | JP5121383B2 (ja) |
KR (1) | KR100752674B1 (ja) |
TW (1) | TWI426344B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244417A (ja) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
WO2012004951A1 (ja) | 2010-07-09 | 2012-01-12 | 三井化学株式会社 | ペリクル及びそれに用いるマスク接着剤 |
US8592978B2 (en) | 2009-03-30 | 2013-11-26 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device and the semiconductor device |
US8685598B2 (en) | 2009-10-07 | 2014-04-01 | Mitsui Chemicals, Inc. | Pellicle and mask adhesive therefor |
JP2015095501A (ja) * | 2013-11-11 | 2015-05-18 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
JP2016146507A (ja) * | 2016-04-27 | 2016-08-12 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
KR20160111426A (ko) * | 2014-01-13 | 2016-09-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝 |
JP2016197755A (ja) * | 2016-08-15 | 2016-11-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2017098546A (ja) * | 2015-11-13 | 2017-06-01 | キヤノン株式会社 | 反転階調パターニングの方法 |
JP2018022908A (ja) * | 2017-09-20 | 2018-02-08 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
JP2019054235A (ja) * | 2018-08-09 | 2019-04-04 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
KR20200124260A (ko) | 2018-03-30 | 2020-11-02 | 미쯔이가가꾸가부시끼가이샤 | 마스크 접착제 및 이것을 구비한 펠리클 |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7816262B2 (en) * | 2005-08-30 | 2010-10-19 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
KR100834266B1 (ko) * | 2007-04-25 | 2008-05-30 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
KR20080099994A (ko) * | 2007-05-11 | 2008-11-14 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성방법 |
US7807578B2 (en) * | 2007-06-01 | 2010-10-05 | Applied Materials, Inc. | Frequency doubling using spacer mask |
US7846849B2 (en) * | 2007-06-01 | 2010-12-07 | Applied Materials, Inc. | Frequency tripling using spacer mask having interposed regions |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
KR100858877B1 (ko) | 2007-08-13 | 2008-09-17 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
KR100851922B1 (ko) | 2007-08-31 | 2008-08-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR101004691B1 (ko) * | 2007-09-12 | 2011-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
KR100909764B1 (ko) * | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
KR100946080B1 (ko) * | 2007-12-28 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
JP5536985B2 (ja) * | 2008-04-14 | 2014-07-02 | 株式会社東芝 | 半導体装置製造方法およびパターン寸法設定プログラム |
KR100971411B1 (ko) | 2008-05-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 반도체 장치의 수직 채널 트랜지스터 형성 방법 |
JP2009289974A (ja) * | 2008-05-29 | 2009-12-10 | Toshiba Corp | 半導体装置の製造方法 |
KR100953054B1 (ko) | 2008-08-01 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
JP4638550B2 (ja) | 2008-09-29 | 2011-02-23 | 東京エレクトロン株式会社 | マスクパターンの形成方法、微細パターンの形成方法及び成膜装置 |
US8080443B2 (en) | 2008-10-27 | 2011-12-20 | Sandisk 3D Llc | Method of making pillars using photoresist spacer mask |
KR101518333B1 (ko) * | 2008-12-15 | 2015-05-11 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법 |
US8114765B2 (en) | 2008-12-31 | 2012-02-14 | Sandisk 3D Llc | Methods for increased array feature density |
KR101511159B1 (ko) * | 2008-12-31 | 2015-04-10 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
US8084347B2 (en) * | 2008-12-31 | 2011-12-27 | Sandisk 3D Llc | Resist feature and removable spacer pitch doubling patterning method for pillar structures |
KR20100098843A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 패턴 형성 방법 |
US8026172B2 (en) * | 2009-06-29 | 2011-09-27 | Sandisk 3D Llc | Method of forming contact hole arrays using a hybrid spacer technique |
KR101087835B1 (ko) * | 2009-11-26 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
KR101105431B1 (ko) * | 2010-03-29 | 2012-01-17 | 주식회사 하이닉스반도체 | 미세 패턴 제조 방법 |
JP5427104B2 (ja) | 2010-05-11 | 2014-02-26 | パナソニック株式会社 | パターン形成方法 |
US8586478B2 (en) * | 2011-03-28 | 2013-11-19 | Renesas Electronics Corporation | Method of making a semiconductor device |
US8614144B2 (en) * | 2011-06-10 | 2013-12-24 | Kabushiki Kaisha Toshiba | Method for fabrication of interconnect structure with improved alignment for semiconductor devices |
KR20130015145A (ko) * | 2011-08-02 | 2013-02-13 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
TWI473205B (zh) * | 2011-11-24 | 2015-02-11 | Powerchip Technology Corp | 接觸窗開口的形成方法 |
US9102121B2 (en) | 2012-05-03 | 2015-08-11 | Micron Technology, Inc. | Substrates and methods of forming a pattern on a substrate |
US8997026B1 (en) | 2012-05-11 | 2015-03-31 | Cadence Design Systems, Inc. | System and method for self alignment of pad mask |
CN103426809B (zh) * | 2012-05-18 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种基于自对准双图案的半导体制造方法 |
US8796812B2 (en) | 2012-07-30 | 2014-08-05 | International Business Machines Corporation | Self-aligned trench over fin |
US9054156B2 (en) | 2012-07-30 | 2015-06-09 | International Business Machines Corporation | Non-lithographic hole pattern formation |
CN103594336B (zh) * | 2012-08-13 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种双重图形化方法 |
KR102105067B1 (ko) | 2013-03-15 | 2020-04-27 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
TWI531032B (zh) * | 2013-11-21 | 2016-04-21 | 力晶科技股份有限公司 | 記憶體線路結構以及其半導體線路製程 |
KR102107227B1 (ko) * | 2013-12-02 | 2020-05-07 | 에스케이하이닉스 주식회사 | 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법 |
US9136106B2 (en) * | 2013-12-19 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit patterning |
CN104900495B (zh) * | 2014-03-04 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 |
US9257298B2 (en) * | 2014-03-28 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for in situ maintenance of a thin hardmask during an etch process |
CN103943469A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
KR102192350B1 (ko) | 2014-08-05 | 2020-12-18 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법 |
KR102327667B1 (ko) * | 2015-01-14 | 2021-11-17 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
TWI555082B (zh) * | 2015-05-15 | 2016-10-21 | 力晶科技股份有限公司 | 圖案化方法 |
US9997615B2 (en) * | 2015-11-30 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor structure with epitaxial growth structure |
US10483109B2 (en) * | 2016-04-12 | 2019-11-19 | Tokyo Electron Limited | Self-aligned spacer formation |
CN108091553B (zh) * | 2016-11-23 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 掩模图形的形成方法 |
US10312103B2 (en) | 2017-02-28 | 2019-06-04 | International Business Machines Corporation | Alternating hardmasks for tight-pitch line formation |
US10103022B2 (en) | 2017-03-20 | 2018-10-16 | International Business Machines Corporation | Alternating hardmasks for tight-pitch line formation |
TW201917775A (zh) * | 2017-07-15 | 2019-05-01 | 美商微材料有限責任公司 | 用於利用放大的epe窗口切割圖案流程的遮罩方案 |
US10283362B2 (en) * | 2017-08-17 | 2019-05-07 | Nanya Technology Corporation | Method of forming fine line patterns of semiconductor devices |
US10147611B1 (en) * | 2017-08-28 | 2018-12-04 | Nanya Technology Corporation | Method for preparing semiconductor structures |
KR102403619B1 (ko) * | 2017-09-18 | 2022-05-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN109755107B (zh) * | 2017-11-07 | 2020-09-29 | 联华电子股份有限公司 | 自对准双重图案方法 |
US10211061B1 (en) * | 2017-11-30 | 2019-02-19 | Nanya Technology Corporation | Method for manufacturing a semiconductor structure |
US11127594B2 (en) * | 2017-12-19 | 2021-09-21 | Tokyo Electron Limited | Manufacturing methods for mandrel pull from spacers for multi-color patterning |
KR102460716B1 (ko) * | 2017-12-26 | 2022-10-31 | 삼성전자주식회사 | 집적회로 소자의 제조 방법 |
KR102572514B1 (ko) | 2018-04-17 | 2023-08-31 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102608900B1 (ko) * | 2018-07-30 | 2023-12-07 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
US10985025B2 (en) * | 2018-10-29 | 2021-04-20 | International Business Machines Corporation | Fin cut profile using fin base liner |
US10892188B2 (en) * | 2019-06-13 | 2021-01-12 | Semiconductor Components Industries, Llc | Self-aligned trench MOSFET contacts having widths less than minimum lithography limits |
CN114068567A (zh) * | 2020-08-03 | 2022-02-18 | 华邦电子股份有限公司 | 半导体结构及其形成方法 |
CN115642079A (zh) * | 2021-07-19 | 2023-01-24 | 长鑫存储技术有限公司 | 图案的形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180821A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | パタ−ン反転方法 |
WO2006028705A2 (en) * | 2004-09-01 | 2006-03-16 | Micron Technology, Inc. | Mask material conversion |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0137543B1 (ko) | 1994-12-27 | 1998-06-01 | 김주용 | 반도체 소자의 게이트전극 형성방법 |
KR100206597B1 (ko) * | 1995-12-29 | 1999-07-01 | 김영환 | 반도체 장치의 미세패턴 제조방법 |
KR20010003465A (ko) | 1999-06-23 | 2001-01-15 | 김영환 | 반도체 소자의 미세 패턴 형성 방법 |
KR100327341B1 (ko) * | 1999-10-27 | 2002-03-06 | 윤종용 | 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치 |
JP2002280388A (ja) | 2001-03-15 | 2002-09-27 | Toshiba Corp | 半導体装置の製造方法 |
KR20030002145A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 패턴 형성 방법 |
US6638441B2 (en) * | 2002-01-07 | 2003-10-28 | Macronix International Co., Ltd. | Method for pitch reduction |
US7122296B2 (en) * | 2002-03-05 | 2006-10-17 | Brewer Science Inc. | Lithography pattern shrink process and articles |
US7125645B2 (en) * | 2002-04-10 | 2006-10-24 | United Microelectronics Corp. | Composite photoresist for pattern transferring |
KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
US7115525B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
JP4619839B2 (ja) | 2005-03-16 | 2011-01-26 | 株式会社東芝 | パターン形成方法 |
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
US8193641B2 (en) * | 2006-05-09 | 2012-06-05 | Intel Corporation | Recessed workfunction metal in CMOS transistor gates |
KR100790998B1 (ko) * | 2006-10-02 | 2008-01-03 | 삼성전자주식회사 | 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법 |
-
2006
- 2006-10-17 KR KR1020060101029A patent/KR100752674B1/ko active IP Right Grant
-
2007
- 2007-03-23 US US11/727,124 patent/US7732341B2/en active Active
- 2007-08-02 TW TW096128422A patent/TWI426344B/zh active
- 2007-10-12 JP JP2007266078A patent/JP5121383B2/ja active Active
-
2010
- 2010-04-14 US US12/759,771 patent/US8003543B2/en active Active
-
2011
- 2011-07-13 US US13/181,655 patent/US8278221B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180821A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | パタ−ン反転方法 |
WO2006028705A2 (en) * | 2004-09-01 | 2006-03-16 | Micron Technology, Inc. | Mask material conversion |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244417A (ja) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
US8592978B2 (en) | 2009-03-30 | 2013-11-26 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device and the semiconductor device |
US8685598B2 (en) | 2009-10-07 | 2014-04-01 | Mitsui Chemicals, Inc. | Pellicle and mask adhesive therefor |
WO2012004951A1 (ja) | 2010-07-09 | 2012-01-12 | 三井化学株式会社 | ペリクル及びそれに用いるマスク接着剤 |
US8945799B2 (en) | 2010-07-09 | 2015-02-03 | Mitsui Chemicals, Inc. | Pellicle and mask adhesive agent for use in same |
JP2015095501A (ja) * | 2013-11-11 | 2015-05-18 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
JP2017503359A (ja) * | 2014-01-13 | 2017-01-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 空間的原子層堆積法による、自己整合ダブルパターニング |
KR20160111426A (ko) * | 2014-01-13 | 2016-09-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝 |
US11164753B2 (en) | 2014-01-13 | 2021-11-02 | Applied Materials, Inc. | Self-aligned double patterning with spatial atomic layer deposition |
KR102486400B1 (ko) | 2014-01-13 | 2023-01-09 | 어플라이드 머티어리얼스, 인코포레이티드 | 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝 |
KR20220025235A (ko) * | 2014-01-13 | 2022-03-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝 |
KR102363899B1 (ko) * | 2014-01-13 | 2022-02-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝 |
JP2017098546A (ja) * | 2015-11-13 | 2017-06-01 | キヤノン株式会社 | 反転階調パターニングの方法 |
JP2016146507A (ja) * | 2016-04-27 | 2016-08-12 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
JP2016197755A (ja) * | 2016-08-15 | 2016-11-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2018022908A (ja) * | 2017-09-20 | 2018-02-08 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
KR20200124260A (ko) | 2018-03-30 | 2020-11-02 | 미쯔이가가꾸가부시끼가이샤 | 마스크 접착제 및 이것을 구비한 펠리클 |
JP2019054235A (ja) * | 2018-08-09 | 2019-04-04 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
Also Published As
Publication number | Publication date |
---|---|
KR100752674B1 (ko) | 2007-08-29 |
TWI426344B (zh) | 2014-02-11 |
US7732341B2 (en) | 2010-06-08 |
US8278221B2 (en) | 2012-10-02 |
US20100197139A1 (en) | 2010-08-05 |
US20080090419A1 (en) | 2008-04-17 |
JP5121383B2 (ja) | 2013-01-16 |
US20110269294A1 (en) | 2011-11-03 |
US8003543B2 (en) | 2011-08-23 |
TW200819910A (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5121383B2 (ja) | 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 | |
KR100734464B1 (ko) | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
JP5052814B2 (ja) | 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法 | |
TWI423388B (zh) | 利用雙重圖樣化製造方法形成細緻圖案之方法 | |
US7842601B2 (en) | Method of forming small pitch pattern using double spacers | |
KR101170284B1 (ko) | 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물 | |
JP5492381B2 (ja) | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 | |
JP2008103718A (ja) | 半導体素子の微細パターンの形成方法 | |
JP2008311623A (ja) | 半導体素子及びその製造方法 | |
KR101348280B1 (ko) | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
US8741734B2 (en) | Semiconductor device and method of fabricating the same | |
KR20100052462A (ko) | 반도체 디바이스 및 그 반도체 디바이스를 포함하는 전자 시스템의 제조 중에 대칭 포토마스크를 사용하여 대칭 또는 비대칭 피쳐들을 선택적으로 형성하는 방법 | |
JP2009094379A (ja) | 半導体装置の製造方法 | |
CN110783181B (zh) | 制造半导体器件的方法 | |
US20220270878A1 (en) | Method of manufacturing a semiconductor device | |
KR20030096705A (ko) | 반도체 소자의 게이트 형성방법 | |
KR20110001718A (ko) | 반도체 소자의 형성 방법 | |
KR20030002155A (ko) | 반도체 소자의 플러그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5121383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |