JPS6180821A - パタ−ン反転方法 - Google Patents
パタ−ン反転方法Info
- Publication number
- JPS6180821A JPS6180821A JP20232184A JP20232184A JPS6180821A JP S6180821 A JPS6180821 A JP S6180821A JP 20232184 A JP20232184 A JP 20232184A JP 20232184 A JP20232184 A JP 20232184A JP S6180821 A JPS6180821 A JP S6180821A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- thickness
- resist film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
に適用するパターン反転方法に関する・〔従来技術〕
本発明者は先ｌに半導体装ｆ’：ｊの製造方法として第
４図（ａ）〜（ｅ）の工程を行うパターン反転方法を提
案した（特願昭５７−１９３１８５号参照）、すなわち
この方法は、第４図（ａ）において、まず、ＧａＡｓ基
板ｌ上に、所々に開口部があるシリコン酸化膜（Ｓ １
Ｏ２）の膜パターン２ａ、２ｂを平行７Ｆ＝極型ドライ
エヅ′チングで形成し、同図（ｂ）のようにプラズマシ
リコン窒化膜ＣＰ−８ｉＮ即３で全面を覆い、同図（ｃ
）のようにレジスト膜４を全面に塗布し、乾燥によりレ
ジスト膜４の表面を平滑とするものである。このレジス
ト膜４の膜厚としては凸部は薄く、四部は厚くなる。こ
の後、同図（ｄ）のようにＣＦ、などのガスを用いた平
行電極型ドライエツチングによＶ膜パターン２ａ、２ｂ
の上部が露出するまでエツチングをおこない、残ったレ
ジスト膜４を除去し５ｉＯｚの膜パターン２ａ、２ｂを
バ１．ｉファド弗酸により除去すれば、同図（ｅ）のよ
うにＧａＡｓ基板ｌ上にＰ−３ｉＮＪｉの反転パターン
５が得られる。
４図（ａ）〜（ｅ）の工程を行うパターン反転方法を提
案した（特願昭５７−１９３１８５号参照）、すなわち
この方法は、第４図（ａ）において、まず、ＧａＡｓ基
板ｌ上に、所々に開口部があるシリコン酸化膜（Ｓ １
Ｏ２）の膜パターン２ａ、２ｂを平行７Ｆ＝極型ドライ
エヅ′チングで形成し、同図（ｂ）のようにプラズマシ
リコン窒化膜ＣＰ−８ｉＮ即３で全面を覆い、同図（ｃ
）のようにレジスト膜４を全面に塗布し、乾燥によりレ
ジスト膜４の表面を平滑とするものである。このレジス
ト膜４の膜厚としては凸部は薄く、四部は厚くなる。こ
の後、同図（ｄ）のようにＣＦ、などのガスを用いた平
行電極型ドライエツチングによＶ膜パターン２ａ、２ｂ
の上部が露出するまでエツチングをおこない、残ったレ
ジスト膜４を除去し５ｉＯｚの膜パターン２ａ、２ｂを
バ１．ｉファド弗酸により除去すれば、同図（ｅ）のよ
うにＧａＡｓ基板ｌ上にＰ−３ｉＮＪｉの反転パターン
５が得られる。
このパターン反転方法の問題点として、除去されるべき
Ｓｉｎ、の膜パターン２ｂ上のＰ−８ｉＮ膜３が反転パ
ターン５につなが９て残こることがある。ここで用いた
兵パターン２ａ ＋ ２ｂには種々の形状があり、Ｐ−
８ｉＮ膜３がつながづて残こりやすいのは、パターンと
パターンとの間隔が広く、カつパターンの形状が大きい
部分であちた。この部分を電子顕徴競で観察すると、パ
ターンの端の段差部の大半はエツチングされているが、
極く一部だけが二＊チングされずに残２ているためにＰ
−８ｉＮ膜３がつなか、ていることが分δた。
Ｓｉｎ、の膜パターン２ｂ上のＰ−８ｉＮ膜３が反転パ
ターン５につなが９て残こることがある。ここで用いた
兵パターン２ａ ＋ ２ｂには種々の形状があり、Ｐ−
８ｉＮ膜３がつながづて残こりやすいのは、パターンと
パターンとの間隔が広く、カつパターンの形状が大きい
部分であちた。この部分を電子顕徴競で観察すると、パ
ターンの端の段差部の大半はエツチングされているが、
極く一部だけが二＊チングされずに残２ているためにＰ
−８ｉＮ膜３がつなか、ていることが分δた。
Ｐ−３ｉＮ膜３が残こる原因としては、塗布されたレジ
スト膜厚がパターン形状に依存するためと考えられる。
スト膜厚がパターン形状に依存するためと考えられる。
凸パターンの横幅が細いと、レジストが横に流れ落ちて
凸パターン上に残るレジスト膜４は薄くなるが、凸パタ
ーンの横幅が広がるに従ヵて凸パターン上のレジスト膜
４は厚くなり、平坦部の膜厚に近づく。また、凹パター
ンの横１ｔｍ カにｍいとレジストが流れ落ちて凹パタ
ーン部に溜まるレジスト膜４は厚くなるが、凹パターン
の横幅が広がるに従って薄くなり、平坦部のＩＩ２厚に
近づく・したがづで、第４図ＣＣ）のように細い凸パタ
ーン上のレジスト膜４は薄くなり、周辺部の横倫の広い
部分は厚くなる。この状態でドライエζｙチンダすると
最初に細い凸部が露出し、周辺の段差部の露出は遅く、
パターン形状やパターン間隔が大きい部分の段差部はど
遅くなる。そこで、Ｐ−８ｉＮ膜３が残らないように工
、ψチングｆｆｌ’ｒ多くすると、残るべき基板１上の
反転パターン膜５が二〜ゾチノグされ始めるようになる
。特に反転パターン５の、形状が大きいほど中央部が工
１、メチングされやすくターン形状により反転パターン
膜以外の余分な■が残こることがなく、確実にパターン
を反転することができるパターン反転方法を提供するこ
とにある・
１〔問題点を解決するための手段〕 本発明は基板上にｕ９０パターンがあるパターン膜を形
成する工程と、表面に露出した該基板および該パターン
膜の全面を被覆膜で覆う工程と、レジス） ｆＪを塗布
してドライエ：、７チング処理により前記パターン膜上
の該被覆膜を除去する工程と、前記パターン膜を除去し
て前記基板上に前記被覆膜の反転パターン膜を残こす工
程とを行うパターン反転方法において、前記被覆膜で覆
ｄた後、前記開口パターンの周囲を残こすように前記被
覆膜および前記パターン膜を除去して前記レジスト膜を
塗布することを特徴とするパターン反転方法である。
凸パターン上に残るレジスト膜４は薄くなるが、凸パタ
ーンの横幅が広がるに従ヵて凸パターン上のレジスト膜
４は厚くなり、平坦部の膜厚に近づく。また、凹パター
ンの横１ｔｍ カにｍいとレジストが流れ落ちて凹パタ
ーン部に溜まるレジスト膜４は厚くなるが、凹パターン
の横幅が広がるに従って薄くなり、平坦部のＩＩ２厚に
近づく・したがづで、第４図ＣＣ）のように細い凸パタ
ーン上のレジスト膜４は薄くなり、周辺部の横倫の広い
部分は厚くなる。この状態でドライエζｙチンダすると
最初に細い凸部が露出し、周辺の段差部の露出は遅く、
パターン形状やパターン間隔が大きい部分の段差部はど
遅くなる。そこで、Ｐ−８ｉＮ膜３が残らないように工
、ψチングｆｆｌ’ｒ多くすると、残るべき基板１上の
反転パターン膜５が二〜ゾチノグされ始めるようになる
。特に反転パターン５の、形状が大きいほど中央部が工
１、メチングされやすくターン形状により反転パターン
膜以外の余分な■が残こることがなく、確実にパターン
を反転することができるパターン反転方法を提供するこ
とにある・
１〔問題点を解決するための手段〕 本発明は基板上にｕ９０パターンがあるパターン膜を形
成する工程と、表面に露出した該基板および該パターン
膜の全面を被覆膜で覆う工程と、レジス） ｆＪを塗布
してドライエ：、７チング処理により前記パターン膜上
の該被覆膜を除去する工程と、前記パターン膜を除去し
て前記基板上に前記被覆膜の反転パターン膜を残こす工
程とを行うパターン反転方法において、前記被覆膜で覆
ｄた後、前記開口パターンの周囲を残こすように前記被
覆膜および前記パターン膜を除去して前記レジスト膜を
塗布することを特徴とするパターン反転方法である。
次に本発明を実施例により説明する。
（実施例１）
まず第４図（ａ）のように、半導体基板１上に所々に開
口がある膜パターン２ａ、２ｂ （厚さ１．０μｍ）を
形成し、次に第４図（ｂ）のようにＰ−８ｉＮ膜３（厚
さ０．５μｍ）で全面を覆う。
口がある膜パターン２ａ、２ｂ （厚さ１．０μｍ）を
形成し、次に第４図（ｂ）のようにＰ−８ｉＮ膜３（厚
さ０．５μｍ）で全面を覆う。
以上の工程は従来法と全く同じである０本発明は上記工
程につづいて第１図（ａ） 、 （ｂ）に示すように開
口部より約２μｍ広いホトレジスト膜パターンをマスク
と１−で平行電極型ドライエツチングによりｔ≠、Ｐ−
８ｉＮ膜３とＳｉｎ、膜あとを工７．テングして０．１
μｍぐらいまで薄くする０次に第２図（ａ）のようにレ
ジスト膜４（平坦部で厚さ１．５μｍ）を塗布すると膜
パターン２ａ、２ｂの成馬′た凸部上のレジスト膜厚は
ほぼ同じような厚さで薄くなる。そこで第一２図（ｂ）
のように平行電極型ドライエツチングにより全面を二ダ
チングすると、はぼ同時に凸部のＳｉｎ、膜２ａ ＋
２ｂが露出する。残っ゛たレジスト膜４を有機溶剤で除
去し、５ｉｎｓ膜２１，２□をバッファ゛ド弗酸で除去
すると第２図（ｅ）のようにＰ−８ｉＮ膜の反転パター
ン５を基板ｌ上に残こすことができる・このような方法
により余分な膜がつながうて残こることがなくなり、パ
ターンの反転が確実に行われる。
程につづいて第１図（ａ） 、 （ｂ）に示すように開
口部より約２μｍ広いホトレジスト膜パターンをマスク
と１−で平行電極型ドライエツチングによりｔ≠、Ｐ−
８ｉＮ膜３とＳｉｎ、膜あとを工７．テングして０．１
μｍぐらいまで薄くする０次に第２図（ａ）のようにレ
ジスト膜４（平坦部で厚さ１．５μｍ）を塗布すると膜
パターン２ａ、２ｂの成馬′た凸部上のレジスト膜厚は
ほぼ同じような厚さで薄くなる。そこで第一２図（ｂ）
のように平行電極型ドライエツチングにより全面を二ダ
チングすると、はぼ同時に凸部のＳｉｎ、膜２ａ ＋
２ｂが露出する。残っ゛たレジスト膜４を有機溶剤で除
去し、５ｉｎｓ膜２１，２□をバッファ゛ド弗酸で除去
すると第２図（ｅ）のようにＰ−８ｉＮ膜の反転パター
ン５を基板ｌ上に残こすことができる・このような方法
により余分な膜がつながうて残こることがなくなり、パ
ターンの反転が確実に行われる。
ここで、残すパターン周辺部の幅を５μｍぐらいにする
と、周辺部が確実に除去される工・ｙチング時間から残
るべき反転パターン族がエヤ゛チングされ始める工惇チ
ング時間までの時間的な余裕が少なくなる。残す周辺部
の幅が３μｍであればドライエツチング上の時間的余裕
があり、問題はほとんどない、そして、このようなバタ
ーニングの目合せ粒度はある廿度荒いものであイてもよ
い。
と、周辺部が確実に除去される工・ｙチング時間から残
るべき反転パターン族がエヤ゛チングされ始める工惇チ
ング時間までの時間的な余裕が少なくなる。残す周辺部
の幅が３μｍであればドライエツチング上の時間的余裕
があり、問題はほとんどない、そして、このようなバタ
ーニングの目合せ粒度はある廿度荒いものであイてもよ
い。
以上実施例ではパターン膜２ａ、２ｂにＳｉｎ、、反転
パターン膜３にＰ−８ｉＮを用いたが、これに限られる
ものではなく、アルミニウム、モリブデン、チ乙ンなど
の金親、酸化シリコン、窒化シリコン、酸化アルミニウ
ムなどの無機絶Ｒ膜を選択エツチング液に応じて組合せ
ることもできる。
パターン膜３にＰ−８ｉＮを用いたが、これに限られる
ものではなく、アルミニウム、モリブデン、チ乙ンなど
の金親、酸化シリコン、窒化シリコン、酸化アルミニウ
ムなどの無機絶Ｒ膜を選択エツチング液に応じて組合せ
ることもできる。
（実施例２）
次に本発明のパターン反転方法をシラ、シトキーバリア
ゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）の製造
方法に適用した例について説明する。第３図（＆）〜（
ｈ）はこのＭＥＳＦＥＴの製造工程を説明するための図
である・まず、同図（、ａ）のようにｔギル、高低゛抗
ＧａＡｓ基板１１上に、ホトレジスト膜パターンをマス
クにＳｔ＋をイオン注入してｎ形動作層１２を形成し、
次いでその上にｓｔｏｗ Ｒを１．０μｍ気相成長し７
ホトレジスト膜パターンをマスクに平行電極型ドライエ
、！チングによりＳｉｎ、膜をエヅチングしてゲート長
１．０μｍのゲートパターン１３と４汀周辺部を覆うマ
スク１４を形成する（第３図（ｂ））。これμ５ｉＯ２
膜のパターン１３ 、１４をマスクとし、第３図（Ｃ）
のように８１ をイオン注入して高松度不純物層１５
を形成し、さらに被覆膜として厚さ０．５μｍのＰ−８
ｉＮ膜１６で全面ｆ、覆い（第３図（ｄ））、第１図（
ａ） 、 （ｂ）のように約２μｍ広いホトレジスト膜
パターンをマスクとして平行電極型ドライエッ゛チング
によｔ）Ｐ・Ｓ ｉＮ、ａ １６と周辺部のＳｉＯ□股
１４全１４チングして約０．１μｍまで薄くし、第３図
（ｅ）のようにレジスト膜１７ｆｔ塗布乾燥し、平行電
極型ドライエ、ゾチングにより全面を工＼Ｙチングして
ゲート部と周辺部αｉ６膜１３ 、１４を露出させ（第
３図（ｆ））、残ヮ・たレジスト膜１７を有機溶剤で除
去し、ゲートパターンなどσＳｉＯ□摸１３ 、１４を
バニゾフ、°ド弗酸で除去すると、高濃度導電層１５上
にパターン反転されたＰ−８ｉＮ膜の反転パ′″−″′
。が残２す・グーＨ／＜ ｐ −ｙ １３ ｉ’″１′
１ゲート開口１８となる（第３図（ｇ） ）−この後、
全面を厚さ０．２１１ｍの５ｉｎｓ膜でＯい、水素中で
８００°Ｃ２０分間の熱処理を行ない、動作層比および
扁濃匹尋電層１５を活性化し、バーシフｊド弗酸でｓｉ
ｏ意膜で除去し、第３図（ｈ）のように動作層比上のゲ
ート開口１８にアルミニウムのシラ、テトキーバリアゲ
ート電極３１を形成し、高濃度導電層１５上にオーム性
金！−！ｊｒ ＡｕＧｅＮｉのソース電極３２とドレイ
ン電極３３を形成することによ、ｊ） ＧａＡｓ ＭＥ
ＳＦＲＩＴを完成する。ＭＥＳ−ＦＥＴのｒｎ造におい
ても本発明のパターン反転方法の適用することにより、
確実にパターン反転がおこなわれる。
ゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）の製造
方法に適用した例について説明する。第３図（＆）〜（
ｈ）はこのＭＥＳＦＥＴの製造工程を説明するための図
である・まず、同図（、ａ）のようにｔギル、高低゛抗
ＧａＡｓ基板１１上に、ホトレジスト膜パターンをマス
クにＳｔ＋をイオン注入してｎ形動作層１２を形成し、
次いでその上にｓｔｏｗ Ｒを１．０μｍ気相成長し７
ホトレジスト膜パターンをマスクに平行電極型ドライエ
、！チングによりＳｉｎ、膜をエヅチングしてゲート長
１．０μｍのゲートパターン１３と４汀周辺部を覆うマ
スク１４を形成する（第３図（ｂ））。これμ５ｉＯ２
膜のパターン１３ 、１４をマスクとし、第３図（Ｃ）
のように８１ をイオン注入して高松度不純物層１５
を形成し、さらに被覆膜として厚さ０．５μｍのＰ−８
ｉＮ膜１６で全面ｆ、覆い（第３図（ｄ））、第１図（
ａ） 、 （ｂ）のように約２μｍ広いホトレジスト膜
パターンをマスクとして平行電極型ドライエッ゛チング
によｔ）Ｐ・Ｓ ｉＮ、ａ １６と周辺部のＳｉＯ□股
１４全１４チングして約０．１μｍまで薄くし、第３図
（ｅ）のようにレジスト膜１７ｆｔ塗布乾燥し、平行電
極型ドライエ、ゾチングにより全面を工＼Ｙチングして
ゲート部と周辺部αｉ６膜１３ 、１４を露出させ（第
３図（ｆ））、残ヮ・たレジスト膜１７を有機溶剤で除
去し、ゲートパターンなどσＳｉＯ□摸１３ 、１４を
バニゾフ、°ド弗酸で除去すると、高濃度導電層１５上
にパターン反転されたＰ−８ｉＮ膜の反転パ′″−″′
。が残２す・グーＨ／＜ ｐ −ｙ １３ ｉ’″１′
１ゲート開口１８となる（第３図（ｇ） ）−この後、
全面を厚さ０．２１１ｍの５ｉｎｓ膜でＯい、水素中で
８００°Ｃ２０分間の熱処理を行ない、動作層比および
扁濃匹尋電層１５を活性化し、バーシフｊド弗酸でｓｉ
ｏ意膜で除去し、第３図（ｈ）のように動作層比上のゲ
ート開口１８にアルミニウムのシラ、テトキーバリアゲ
ート電極３１を形成し、高濃度導電層１５上にオーム性
金！−！ｊｒ ＡｕＧｅＮｉのソース電極３２とドレイ
ン電極３３を形成することによ、ｊ） ＧａＡｓ ＭＥ
ＳＦＲＩＴを完成する。ＭＥＳ−ＦＥＴのｒｎ造におい
ても本発明のパターン反転方法の適用することにより、
確実にパターン反転がおこなわれる。
以上のように本発明によれば、パターンを反転する工程
において、反転パターン膜につながヮて余分な膜が残る
ことがなく、確実にパター／を反転して半等体集積回路
の歩留りを著るしく向上させることができる効果を有す
る・
において、反転パターン膜につながヮて余分な膜が残る
ことがなく、確実にパター／を反転して半等体集積回路
の歩留りを著るしく向上させることができる効果を有す
る・
Ｗ、１図（ａ） 、 （ｂ）および第２図（ａ） 〜（
ｃ）は本発明のパターン反転方法の実施例を説明するた
めの工程図で、第１図（ａ）は工程初期のパターンの平
面図、（ｂ）は同断面図、第２図（ａ）〜（Ｃ）は第１
図（ｂ）に相当する部分の断面図、第３図（ａ）〜（ｈ
）は本発明をショットキーバリア型電界効果トランジス
タの製造方法に適用した場合を工程順に示すもので、い
ずれも断面図、第４図（ａ）〜（ｅ）は従来のバター／
反転方法の工程を説明する断面図である。 図において、ｌ・−・基板、２ａ 、 ２ｂ・・・パタ
ーン膜、３・・・被覆膜、４・・・レジスト膜、５・・
・反転パターン膜である。 特許出願人 日本電気株式会社 一一＼ 第１図 （α） （ｂ） 第２図 （ｂ） 第４図 第４図
ｃ）は本発明のパターン反転方法の実施例を説明するた
めの工程図で、第１図（ａ）は工程初期のパターンの平
面図、（ｂ）は同断面図、第２図（ａ）〜（Ｃ）は第１
図（ｂ）に相当する部分の断面図、第３図（ａ）〜（ｈ
）は本発明をショットキーバリア型電界効果トランジス
タの製造方法に適用した場合を工程順に示すもので、い
ずれも断面図、第４図（ａ）〜（ｅ）は従来のバター／
反転方法の工程を説明する断面図である。 図において、ｌ・−・基板、２ａ 、 ２ｂ・・・パタ
ーン膜、３・・・被覆膜、４・・・レジスト膜、５・・
・反転パターン膜である。 特許出願人 日本電気株式会社 一一＼ 第１図 （α） （ｂ） 第２図 （ｂ） 第４図 第４図
Claims (1)
- （１）基板上に、開口パターンがあるパターン膜を形成
する工程と、表面に露出した該基板および該パターン膜
の全面を被覆膜で覆う工程と、レジスト膜を塗布してド
ライエツチング処理により前記パターン膜上の該被覆膜
を除去する工程と、前記パターン膜を除去して前記基板
上に前記被覆膜の反転パターン膜を残こす工程とを行う
パターン反転方法において、前記被覆膜で覆つた後、前
記開口パターンの周囲を残こすように前記被覆膜および
前記パターン膜を除去して前記レジスト膜を塗布するこ
とを特徴とするパターン反転方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20232184A JPS6180821A (ja) | 1984-09-27 | 1984-09-27 | パタ−ン反転方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20232184A JPS6180821A (ja) | 1984-09-27 | 1984-09-27 | パタ−ン反転方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180821A true JPS6180821A (ja) | 1986-04-24 |
Family
ID=16455607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20232184A Pending JPS6180821A (ja) | 1984-09-27 | 1984-09-27 | パタ−ン反転方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180821A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103719A (ja) * | 2006-10-17 | 2008-05-01 | Samsung Electronics Co Ltd | 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 |
-
1984
- 1984-09-27 JP JP20232184A patent/JPS6180821A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103719A (ja) * | 2006-10-17 | 2008-05-01 | Samsung Electronics Co Ltd | 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02271538A (ja) | 半導体装置の製造方法 | |
| KR0163833B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6180821A (ja) | パタ−ン反転方法 | |
| KR0141197B1 (ko) | 반도체소자 콘택 형성방법 | |
| KR100364710B1 (ko) | 반도체소자의제조방법 | |
| JPS63287072A (ja) | 半導体装置の製造方法 | |
| JPS6124265A (ja) | 半導体装置の製造方法 | |
| JPS63221668A (ja) | シヨツトキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPS63291476A (ja) | 半導体装置の製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS61216487A (ja) | 半導体装置の製造方法 | |
| JP3298066B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH08162477A (ja) | 半導体装置の製造方法 | |
| JPH02159734A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59114826A (ja) | 半導体装置の製造方法 | |
| JPH02181440A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63187666A (ja) | 電界効果トランジスタの製法 | |
| JPS617668A (ja) | 半導体装置の製造方法 | |
| JPS62126631A (ja) | コンタクト電極の形成方法 | |
| JPS61174773A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6015978A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0340438A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02271540A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 |