JPS63221668A - シヨツトキ・バリア・ダイオ−ドおよびその製造方法 - Google Patents
シヨツトキ・バリア・ダイオ−ドおよびその製造方法Info
- Publication number
- JPS63221668A JPS63221668A JP5594287A JP5594287A JPS63221668A JP S63221668 A JPS63221668 A JP S63221668A JP 5594287 A JP5594287 A JP 5594287A JP 5594287 A JP5594287 A JP 5594287A JP S63221668 A JPS63221668 A JP S63221668A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- schottky barrier
- barrier diode
- insulating film
- diode according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021339 platinum silicide Inorganic materials 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 229910052697 platinum Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野ｊ
この発明は半導体装置に関し、特にショットキ・バリア
・ダイオードの４＋ｉ造およびその製造方法に関するも
のである。
・ダイオードの４＋ｉ造およびその製造方法に関するも
のである。
［従来の技術］
第２図は従来のショットキ・バリア・ダイオードの開路
装造工程図である。
装造工程図である。
以下、図を参照して製造方法について説明する。
たとえばｐ型シリコン基板よりなる半導体基板１上に薄
い酸化ｙＡ４と素子分離用の厚い酸化１１！２を形成し
、併せてｐ＋型不純物拡散膿よりなるチャンネルストッ
パ３を酸化ｌｌ１２下に形成する。次に酸化膜２．４上
にレジストを形成した後、これを写真製版法等でバター
ニングしたレジスト８をマスクとして、たとえばリンや
砒素等のｎ型不純物をイオン注入法等で選択的に半導体
基板１の表面領域に注入し、ｎ型不純物拡散層よりなる
ガードリング９を形成する（第２図（ａ ）参照）。
い酸化ｙＡ４と素子分離用の厚い酸化１１！２を形成し
、併せてｐ＋型不純物拡散膿よりなるチャンネルストッ
パ３を酸化ｌｌ１２下に形成する。次に酸化膜２．４上
にレジストを形成した後、これを写真製版法等でバター
ニングしたレジスト８をマスクとして、たとえばリンや
砒素等のｎ型不純物をイオン注入法等で選択的に半導体
基板１の表面領域に注入し、ｎ型不純物拡散層よりなる
ガードリング９を形成する（第２図（ａ ）参照）。
レジスト８を除去した後、新たなレジストを同じく酸化
１１１２．４上に形成し、これを写真製版法等でバター
ニングしたレジスト１０をマスクとして、ショッ１〜キ
・バリア・ダイオードの接合部となるべぎ領域の酸化１
１４を選択的にエツチング除去して開口部６を形成する
（第２図（ｂ）ＩＩ照）。
１１１２．４上に形成し、これを写真製版法等でバター
ニングしたレジスト１０をマスクとして、ショッ１〜キ
・バリア・ダイオードの接合部となるべぎ領域の酸化１
１４を選択的にエツチング除去して開口部６を形成する
（第２図（ｂ）ＩＩ照）。
最後にレジスト１０を除去した後、開口部６の半導体基
板１上に蒸着法等でたとえば白金等を形成するが、白金
を蒸着した場合熱処理することによって白金硅化物とな
って金属電極７ａを形成し、その後王水により酸化ｇ１
２．４上の未反応の白金を除去することによって完成す
る（第２図＜Ｃ＞参照）。
板１上に蒸着法等でたとえば白金等を形成するが、白金
を蒸着した場合熱処理することによって白金硅化物とな
って金属電極７ａを形成し、その後王水により酸化ｇ１
２．４上の未反応の白金を除去することによって完成す
る（第２図＜Ｃ＞参照）。
［発明が解決しようとする間１点］
上記のような従来のショットキ・バリア・ダイオードの
構造では、その仕上り形状の程度はレジスト８．１０の
パターンのマスクずれとチャンネルストッパ３およびガ
ードリング９の拡散の程度と開口部６の形成時のエツチ
ング時間の多少とによって決定する。
構造では、その仕上り形状の程度はレジスト８．１０の
パターンのマスクずれとチャンネルストッパ３およびガ
ードリング９の拡散の程度と開口部６の形成時のエツチ
ング時間の多少とによって決定する。
一方、シコッＩ・キ・バリア・ダイオードの機能面から
ガードリング９は金属電極７ａの周辺を囲んでいなけれ
ばならず、さらにチャンネルストッパ３と金属電極７ａ
とが接触してはならない等の制約がある。したがって、
レジスト８．１０のパターン形状はこうした仕上がり形
状のばらつき等を考慮して余裕をもって設計せねばなら
ず、高集積化に伴なうショットキ・バリア・ダイオード
の微細化には限界があった。
ガードリング９は金属電極７ａの周辺を囲んでいなけれ
ばならず、さらにチャンネルストッパ３と金属電極７ａ
とが接触してはならない等の制約がある。したがって、
レジスト８．１０のパターン形状はこうした仕上がり形
状のばらつき等を考慮して余裕をもって設計せねばなら
ず、高集積化に伴なうショットキ・バリア・ダイオード
の微細化には限界があった。
この発明はかかる問題点を解決するためになされたもの
で、より微細化が可能でかつ精度の良いショットキ・バ
リア・ダイオードとその製造方法とを提供することを目
的とする。
で、より微細化が可能でかつ精度の良いショットキ・バ
リア・ダイオードとその製造方法とを提供することを目
的とする。
［問題点を解決するための手段］
この発明に係るショットキ・バリア・ダイオードは、半
導体基板上の第１の電極の周囲に第１の電極より厚い絶
縁膜を形成し、さらに絶縁膜上に第１の電極を囲うよう
に環状の第２の電極を形成したものである。
導体基板上の第１の電極の周囲に第１の電極より厚い絶
縁膜を形成し、さらに絶縁膜上に第１の電極を囲うよう
に環状の第２の電極を形成したものである。
また、この発明に係るショットキ・バリア・ダイオード
の製造方法は、半導体基板上に絶縁膜を形成づる工程と
、絶縁膜上に第１の電極を環状に形成する工程と、第１
の電極をマスクとしてその環内部に露出した絶縁膜を除
去する工程と、絶縁膜が除去されて露出した半導体基板
上に絶縁膜より薄い厚さの第２の電極を形成する工程と
を備えたものである。
の製造方法は、半導体基板上に絶縁膜を形成づる工程と
、絶縁膜上に第１の電極を環状に形成する工程と、第１
の電極をマスクとしてその環内部に露出した絶縁膜を除
去する工程と、絶縁膜が除去されて露出した半導体基板
上に絶縁膜より薄い厚さの第２の電極を形成する工程と
を備えたものである。
１作用コ
この発明のショットキ・バリア・ダイオードは、第１の
電極に印加される電圧と同方向の電圧を第２の＠橋に印
加してその電圧を調整することによって、第１の電極の
エツジでの電界集中が緩和されショットキ・バリア・ダ
イオードの逆方向耐圧が向上するので、従来の技術で必
要とされたガードリングが不要となりより微細化が可能
となる。
電極に印加される電圧と同方向の電圧を第２の＠橋に印
加してその電圧を調整することによって、第１の電極の
エツジでの電界集中が緩和されショットキ・バリア・ダ
イオードの逆方向耐圧が向上するので、従来の技術で必
要とされたガードリングが不要となりより微細化が可能
となる。
また、この発明のショットキ・バリア争ダイオードの［
ｉ方法は、が−ドリンクを形成するための工程が含まれ
ていないため従来のようなガードリング形成時のレジス
トパターンのマスク合わせずれや、不純物拡散の程度を
考慮することが不要となり、より微細化され精度の良い
製造方法となる。
ｉ方法は、が−ドリンクを形成するための工程が含まれ
ていないため従来のようなガードリング形成時のレジス
トパターンのマスク合わせずれや、不純物拡散の程度を
考慮することが不要となり、より微細化され精度の良い
製造方法となる。
［実施例］
第１図はこの発明の一実施例を示す概略整造工程図であ
る。
る。
以下、図を参照して製造方法について説明する。
たとえばｎ型シリコン基板よりなる半導体基板、１上に
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてｐ＋型不純物拡散層よりなるチャンネルストッパ３
を酸化膜２下に形成する。次に、？ｌＩ化１１２．４上
にポリシリコン層を形成してこれをバターニングするこ
とによって、平面的には環状となるポリシリコン電極５
を形成する（第１図＜ａ＞＊照）。
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてｐ＋型不純物拡散層よりなるチャンネルストッパ３
を酸化膜２下に形成する。次に、？ｌＩ化１１２．４上
にポリシリコン層を形成してこれをバターニングするこ
とによって、平面的には環状となるポリシリコン電極５
を形成する（第１図＜ａ＞＊照）。
ポリシリコン電極５の環形状内部に露出している酸化膜
４は、たとえばフッ化水素酸等の溶液でエツチング除去
すると、ポリシリコン電極５はエツチングされずマスク
の役目を果たし、開口部６が形成され半導体基板１上の
一部が露出する（第１図（ｂ）参照）。
４は、たとえばフッ化水素酸等の溶液でエツチング除去
すると、ポリシリコン電極５はエツチングされずマスク
の役目を果たし、開口部６が形成され半導体基板１上の
一部が露出する（第１図（ｂ）参照）。
次に、開口部６に蒸着法等でたとえば白金等を形成する
が、このときポリシリコン電極５はマスクとなって半導
体基板１およびポリシリコン電極５上等にＷ＆着される
。熱処理することによって、半導体基板１上には白金硅
化物よりなる金属電極７ａがポリシリコン電極５上には
白金硅化物よりなる金属電極７１１がそれぞれ形成され
る。その後、酸化膜２下等に残った未反応の白金を王水
により選択的に除去することによって完成する（第１図
（Ｃ）参照）。
が、このときポリシリコン電極５はマスクとなって半導
体基板１およびポリシリコン電極５上等にＷ＆着される
。熱処理することによって、半導体基板１上には白金硅
化物よりなる金属電極７ａがポリシリコン電極５上には
白金硅化物よりなる金属電極７１１がそれぞれ形成され
る。その後、酸化膜２下等に残った未反応の白金を王水
により選択的に除去することによって完成する（第１図
（Ｃ）参照）。
なお、金属電極７ａが形成されたときポリシリコン電極
５と接触しない程度に酸化１１４の厚さや白金の蒸着厚
さ等を考慮することが肝要である。
５と接触しない程度に酸化１１４の厚さや白金の蒸着厚
さ等を考慮することが肝要である。
また、上記実施例では、金属電極７ａの形成に蒸着法を
用いＣいるためポリシリコン電極５上にも金属電極７１
１が形成されるが、この金属電極７ｂは機能的には必ず
しも必要としない。
用いＣいるためポリシリコン電極５上にも金属電極７１
１が形成されるが、この金属電極７ｂは機能的には必ず
しも必要としない。
また、上記実施例では、チャンネルストッパ３を設けて
いるが、これは鋸板表面の導電形式の反転防止のためで
あり、この発明にとって必ずしも必要でない。
いるが、これは鋸板表面の導電形式の反転防止のためで
あり、この発明にとって必ずしも必要でない。
ざらに、上記実施例ではｐ型シリコンＪｉ椴を例として
いるがｎ型シリコン基板とした導電形式を変更したもの
であっても、またシリコン以外の半導体であっても１４
様の効果を秦する。
いるがｎ型シリコン基板とした導電形式を変更したもの
であっても、またシリコン以外の半導体であっても１４
様の効果を秦する。
［発明の効果ｊ
この発明のショットキ・バリア・ダイオードは以上説明
したとおり、従来のガードリングに代えて環状の１極を
設けたのでより微細化が可能となり、その電極に印加す
る電圧を調整することによつτシミットキ・バリア・ダ
イオードの逆方向耐圧が向上し、さらにリークｍ流も少
なくなる効果がある。
したとおり、従来のガードリングに代えて環状の１極を
設けたのでより微細化が可能となり、その電極に印加す
る電圧を調整することによつτシミットキ・バリア・ダ
イオードの逆方向耐圧が向上し、さらにリークｍ流も少
なくなる効果がある。
また、この発明のショットキ・バリア争ダイオードの製
造方法は以上説明したとおり、ガードリングの形成工程
を含まないため従来に比して、より微細化できる精度の
良いショットキ・バリア・ダイオードの製造方法となる
効果がある。
造方法は以上説明したとおり、ガードリングの形成工程
を含まないため従来に比して、より微細化できる精度の
良いショットキ・バリア・ダイオードの製造方法となる
効果がある。
第１図はこの発明の一実施例を示す概略製造工程図、第
２図は従来の製造方法による概略製造工程図である。 図において、１は半導体基板、２は酸化膜、３はチャン
ネルストッパ、４は酸化膜、５はポリシリコン電極、６
は開口部、７ａ、７ｂは金属電極である。 なお、各図中同一符号は同−Ｊ：たは相当部分を示す。
２図は従来の製造方法による概略製造工程図である。 図において、１は半導体基板、２は酸化膜、３はチャン
ネルストッパ、４は酸化膜、５はポリシリコン電極、６
は開口部、７ａ、７ｂは金属電極である。 なお、各図中同一符号は同−Ｊ：たは相当部分を示す。
Claims (1)
- 【特許請求の範囲】 （１）半導体基板と、 前記半導体基板上に形成される第１の電極と、前記半導
体基板上であって、前記第１の電極の周囲に形成され、
かつ前記第１の電極の厚さより厚い絶縁膜と、 前記絶縁膜上に前記第１の電極を囲って形成される環状
の第２の電極とを備えた、ショットキ・バリア・ダイオ
ード。 （２）前記第２の電極は、上層電極および下層電極より
なる２層構造である、特許請求の範囲第１項記載のショ
ットキ・バリア・ダイオード。 （３）前記上層電極は、前記第１の電極と同材料である
、特許請求の範囲第２項記載のショットキ・バリア・ダ
イオード。 （４）前記第１の電極および前記上層電極は、白金硅化
物である、特許請求の範囲第３項記載のショットキ・バ
リア・ダイオード。 （５）前記下層電極は、ポリシリコンである、特許請求
の範囲第２項、第３項または第４項記載のショットキ・
バリア・ダイオード。 （６）前記絶縁膜は、素子分離絶縁膜を含む、特許請求
の範囲第１項ないし第５項のいずれかに記載のショット
キ・バリア・ダイオード。 （７）前記素子分離絶縁膜は、その下部にチャンネルス
トッパを有する、特許請求の範囲第６項記載のショット
キ・バリア・ダイオード。 （８）半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に環状の第１の電極を形成する工程と、 前記第１の電極をマスクとして、その環内部に露出して
いる前記絶縁膜を除去する工程と、前記膜が除去されて
露出した前記半導体基板上に、その厚さが前記絶縁膜の
厚さより薄い第２の電極を形成する工程とを備えた、シ
ョットキ・バリア・ダイオードの製造方法。（９）前記
第２の電極は、蒸着法で形成する特許請求の範囲第８項
記載のショットキ・バリア・ダイオードの製造方法。 （１０）前記第１の電極上に前記第２の電極と同材料の
電極がさらに形成される、特許請求の範囲第９項記載の
ショットキ・バリア・ダイオードの製造方法。 （１１）前記絶縁膜は、湿式エッチングで除去する、特
許請求の範囲第８項記載のショットキ・バリア・ダイオ
ードの製造方法。 （１２）前記第１の電極は、ポリシリコンである、特許
請求の範囲第８項ないし第１１項のいずれかに記載のシ
ョットキ・バリア・ダイオードの製造方法。 （１３）前記第２の電極は、白金硅化物である、特許請
求の範囲第９項または第１０項記載のショットキ・バリ
ア・ダイオードの製造方法。 （１４）前記絶縁膜は、素子分離絶縁膜を含む、特許請
求の範囲第８項記載のショットキ・バリア・ダイオード
の製造方法。 （１５）前記素子分離絶縁膜は、その下部にチャンネル
ストッパを有する、特許請求の範囲第１４項記載のショ
ットキ・バリア・ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055942A JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055942A JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221668A true JPS63221668A (ja) | 1988-09-14 |
| JP2535885B2 JP2535885B2 (ja) | 1996-09-18 |
Family
ID=13013129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055942A Expired - Lifetime JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535885B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291860A (ja) * | 2000-04-05 | 2001-10-19 | Sumitomo Electric Ind Ltd | パワー半導体素子 |
| US6583485B2 (en) * | 2000-03-30 | 2003-06-24 | Koninklijke Philips Electronics N.V. | Schottky diode |
| GB2451124A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Schottky diode with overlaid polysilicon guard ring |
| US8288244B2 (en) | 2006-06-05 | 2012-10-16 | International Business Machines Corporation | Lateral passive device having dual annular electrodes |
-
1987
- 1987-03-10 JP JP62055942A patent/JP2535885B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| THE BELL SYSTEM TECHICAL JOURNAL=1968 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583485B2 (en) * | 2000-03-30 | 2003-06-24 | Koninklijke Philips Electronics N.V. | Schottky diode |
| JP2001291860A (ja) * | 2000-04-05 | 2001-10-19 | Sumitomo Electric Ind Ltd | パワー半導体素子 |
| JP4644904B2 (ja) * | 2000-04-05 | 2011-03-09 | 住友電気工業株式会社 | パワー半導体素子 |
| US8288244B2 (en) | 2006-06-05 | 2012-10-16 | International Business Machines Corporation | Lateral passive device having dual annular electrodes |
| GB2451124A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Schottky diode with overlaid polysilicon guard ring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535885B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63308387A (ja) | 半導体装置の製造方法 | |
| US5202573A (en) | Dual anode mos scr with anti crosstalk collecting region | |
| JPS63221668A (ja) | シヨツトキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPS61182267A (ja) | 半導体装置の製造方法 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPS6149471A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPS60160666A (ja) | 半導体装置の製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPS6148957A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH01125975A (ja) | 半導体装置の製造方法 | |
| JPS62142342A (ja) | 半導体装置の製造方法 | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPH0319268A (ja) | 半導体装置の製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JP2535885C (ja) | ||
| KR19980048260A (ko) | 반도체 장치의 제조 방법 | |
| JP2000091565A (ja) | 半導体装置の製造方法 | |
| JPS62248222A (ja) | 半導体装置の製造方法 | |
| JPH0685267A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JPH06181310A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |