JP2535885B2 - ショットキ・バリア・ダイオ−ドおよびその製造方法 - Google Patents
ショットキ・バリア・ダイオ−ドおよびその製造方法Info
- Publication number
- JP2535885B2 JP2535885B2 JP62055942A JP5594287A JP2535885B2 JP 2535885 B2 JP2535885 B2 JP 2535885B2 JP 62055942 A JP62055942 A JP 62055942A JP 5594287 A JP5594287 A JP 5594287A JP 2535885 B2 JP2535885 B2 JP 2535885B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- barrier diode
- schottky barrier
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特にショットキ・バリ
ア・ダイオードの構造およびその製造方法に関するもの
である。
ア・ダイオードの構造およびその製造方法に関するもの
である。
［従来の技術］ 第２図は従来のショットキ・バリア・ダイオードの概
略製造工程図である。
略製造工程図である。
以下、図を参照して製造方法について説明する。
たとえばｐ型シリコン基板よりなる半導体基板１上に
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてp+型不純物拡散層よりなるチャンネルストッパ３を
酸化膜２下に形成する。次に酸化膜2,4上にレジストを
形成した後、これを写真製版法等でパターニングしたレ
ジスト８をマスクとして、たとえばリンや砒素等のｎ型
不純物をイオン注入法等で選択的に半導体基板１の表面
領域に注入し、ｎ型不純物拡散層よりなるガードリング
９を形成する（第２図（ａ）参照）。
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてp+型不純物拡散層よりなるチャンネルストッパ３を
酸化膜２下に形成する。次に酸化膜2,4上にレジストを
形成した後、これを写真製版法等でパターニングしたレ
ジスト８をマスクとして、たとえばリンや砒素等のｎ型
不純物をイオン注入法等で選択的に半導体基板１の表面
領域に注入し、ｎ型不純物拡散層よりなるガードリング
９を形成する（第２図（ａ）参照）。
レジスト８を除去した後、新たなレジストを同じく酸
化膜2,4上に形成し、これを写真製版法等でパターニン
グしたレジスト10をマスクとして、ショットキ・バリア
・ダイオードの接合部となるべき領域の酸化膜４を選択
的にエッチング除去して開口部６を形成する（第２図
（ｂ）参照）。
化膜2,4上に形成し、これを写真製版法等でパターニン
グしたレジスト10をマスクとして、ショットキ・バリア
・ダイオードの接合部となるべき領域の酸化膜４を選択
的にエッチング除去して開口部６を形成する（第２図
（ｂ）参照）。
最後にレジスト10を除去した後、開口部６の半導体基
板１上に蒸着法等でたとえば白金等を形成するが、白金
を蒸着した場合熱処理することによって白金硅化物とな
って金属電極7aを形成し、その後王水により酸化膜2,4
上の未反応の白金を除去することによって完成する（第
２図（ｃ）参照）。
板１上に蒸着法等でたとえば白金等を形成するが、白金
を蒸着した場合熱処理することによって白金硅化物とな
って金属電極7aを形成し、その後王水により酸化膜2,4
上の未反応の白金を除去することによって完成する（第
２図（ｃ）参照）。
［発明が解決しようとする問題点］ 上記のような従来のショットキ・バリア・ダイオード
の構造では、その仕上り形状の程度はレジスト8,10のパ
ターンのマスクずれとチャンネルストッパ３およびガー
ドリング９の拡散の程度と開口部６の形成時のエッチン
グ時間の多少とによって決定する。
の構造では、その仕上り形状の程度はレジスト8,10のパ
ターンのマスクずれとチャンネルストッパ３およびガー
ドリング９の拡散の程度と開口部６の形成時のエッチン
グ時間の多少とによって決定する。
一方、ショットキ・バリア・ダイオードの機能面から
ガードリング９は金属電極7aの周辺を囲んでいなければ
ならず、さらにチャンネルストッパ３と金属電極7aとが
接触してはならない等の制約がある。したがって、レジ
スト8,10のパターン形状はこうした仕上がり形状のばら
つき等を考慮して余裕をもって設計せねばならず、高集
積化に伴なうショットキ・バリア・ダイオードの微細化
には限界があった。
ガードリング９は金属電極7aの周辺を囲んでいなければ
ならず、さらにチャンネルストッパ３と金属電極7aとが
接触してはならない等の制約がある。したがって、レジ
スト8,10のパターン形状はこうした仕上がり形状のばら
つき等を考慮して余裕をもって設計せねばならず、高集
積化に伴なうショットキ・バリア・ダイオードの微細化
には限界があった。
この発明はかかる問題点を解決するためになされたも
ので、より微細化が可能でかつ精度の良いショットキ・
バリア・ダイオードとその製造方法とを提供することを
目的とする。
ので、より微細化が可能でかつ精度の良いショットキ・
バリア・ダイオードとその製造方法とを提供することを
目的とする。
［問題点を解決するための手段］ この発明に係るショットキ・バリア・ダイオードは、
半導体基板上の第１の電極の周囲に第１の電極より厚い
絶縁膜を形成し、さらに絶縁膜上に第１の電極を囲うよ
うに環状の第２の電極を形成したものである。
半導体基板上の第１の電極の周囲に第１の電極より厚い
絶縁膜を形成し、さらに絶縁膜上に第１の電極を囲うよ
うに環状の第２の電極を形成したものである。
また、この発明に係るショットキ・バリア・ダイオー
ドの製造方法は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に第１の電極を環状に形成する工程と、第
１の電極をマスクとしてその環内部に露出した絶縁膜を
除去する工程と、絶縁膜が除去されて露出した半導体基
板上に絶縁膜より薄い厚さの第２の電極を形成する工程
とを備えたものである。
ドの製造方法は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に第１の電極を環状に形成する工程と、第
１の電極をマスクとしてその環内部に露出した絶縁膜を
除去する工程と、絶縁膜が除去されて露出した半導体基
板上に絶縁膜より薄い厚さの第２の電極を形成する工程
とを備えたものである。
［作用］ この発明のショットキ・バリア・ダイオードは、第１
の電極に印加される電圧と同方向の電圧を第２の電極に
印加してその電圧を調整することによって、第１の電極
のエッジでの電界集中が緩和されショットキ・バリア・
ダイオードの逆方向耐圧が向上するので、従来の技術で
必要とされたガードリングが不要となりより微細化が可
能となる。
の電極に印加される電圧と同方向の電圧を第２の電極に
印加してその電圧を調整することによって、第１の電極
のエッジでの電界集中が緩和されショットキ・バリア・
ダイオードの逆方向耐圧が向上するので、従来の技術で
必要とされたガードリングが不要となりより微細化が可
能となる。
また、この発明のショットキ・バリア・ダイオードの
製造方法は、ガードリングを形成するための工程が含ま
れていないため従来のようなガードリング形成時のレジ
ストパターンのマスク合わせずれや、不純物拡散の程度
を考慮することが不要となり、より微細化され精度の良
い製造方法となる。
製造方法は、ガードリングを形成するための工程が含ま
れていないため従来のようなガードリング形成時のレジ
ストパターンのマスク合わせずれや、不純物拡散の程度
を考慮することが不要となり、より微細化され精度の良
い製造方法となる。
［実施例］ 第１図はこの発明の一実施例を示す概略製造工程図で
ある。
ある。
以下、図を参照して製造方法について説明する。
たとえばｐ型シリコン基板よりなる半導体基板１上に
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてp+型不純物拡散層よりなるチャンネルストッパ３を
酸化膜２下に形成する。次に、酸化膜2,4上にポリシリ
コン層を形成してこれをパターニングすることによっ
て、平面的には環状となるポリシリコン電極５を形成す
る（第１図（ａ）参照）。
薄い酸化膜４と素子分離用の厚い酸化膜２を形成し、併
せてp+型不純物拡散層よりなるチャンネルストッパ３を
酸化膜２下に形成する。次に、酸化膜2,4上にポリシリ
コン層を形成してこれをパターニングすることによっ
て、平面的には環状となるポリシリコン電極５を形成す
る（第１図（ａ）参照）。
ポリシリコン電極５の環形状内部に露出している酸化
膜４は、たとえばフッ化水素酸等の溶液でエッチング除
去すると、ポリシリコン電極５はエッチングされずマス
クの役目を果たし、開口部６が形成され半導体基板１上
の一部が露出する（第１図（ｂ）参照）。
膜４は、たとえばフッ化水素酸等の溶液でエッチング除
去すると、ポリシリコン電極５はエッチングされずマス
クの役目を果たし、開口部６が形成され半導体基板１上
の一部が露出する（第１図（ｂ）参照）。
次に、開口部６に蒸着法等でたとえば白金等を形成す
るが、このときポリシリコン電極５はマスクとなって半
導体基板１およびポリシリコン電極５上等に蒸着され
る。熱処理することによって、半導体基板１上には白金
硅化物よりなる金属電極7aがポリシリコン電極５上には
白金硅化物よりなる金属電極7bがそれぞれ形成される。
その後、酸化膜２上等に残った未反応の白金を王水によ
り選択的に除去することによって完成する（第１図
（ｃ）参照）。
るが、このときポリシリコン電極５はマスクとなって半
導体基板１およびポリシリコン電極５上等に蒸着され
る。熱処理することによって、半導体基板１上には白金
硅化物よりなる金属電極7aがポリシリコン電極５上には
白金硅化物よりなる金属電極7bがそれぞれ形成される。
その後、酸化膜２上等に残った未反応の白金を王水によ
り選択的に除去することによって完成する（第１図
（ｃ）参照）。
なお、金属電極7aが形成されたときポリシリコン電極
５と接触しない程度に酸化膜４の厚さや白金の蒸着厚さ
等を考慮することが肝要である。
５と接触しない程度に酸化膜４の厚さや白金の蒸着厚さ
等を考慮することが肝要である。
また、上記実施例では、金属電極7aの形成に蒸着法を
用いているためポリシリコン電極５上にも金属電極7bが
形成されるが、この金属電極7bは機能的に必ずしも必要
としない。
用いているためポリシリコン電極５上にも金属電極7bが
形成されるが、この金属電極7bは機能的に必ずしも必要
としない。
また、上記実施例では、チャンネルストッパ３を設け
ているが、これは基板表面の導電形式の反転防止のため
であり、この発明にとって必ずしも必要でない。
ているが、これは基板表面の導電形式の反転防止のため
であり、この発明にとって必ずしも必要でない。
また、上記実施例では、金属電極に白金硅化物を適用
しているが、パラジウム硅化物、イリジウム硅化物また
は他の金属硅化物あるいは金属であっても同様に適用で
き同様の効果を奏する。
しているが、パラジウム硅化物、イリジウム硅化物また
は他の金属硅化物あるいは金属であっても同様に適用で
き同様の効果を奏する。
さらに、上記実施例ではｐ型シリコン基板を例として
いるがｎ型シリコン基板とした導電形式を変更したもの
であっても、またシリコン以外の半導体であっても同様
の効果を奏する。
いるがｎ型シリコン基板とした導電形式を変更したもの
であっても、またシリコン以外の半導体であっても同様
の効果を奏する。
［発明の効果］ この発明のショットキ・バリア・ダイオードは以上説
明したとおり、従来のガードリングに代えて環状の電極
を設けたのでより微細化が可能となり、その電極に印加
する電圧を調整することによってショットキ・バリア・
ダイオードの逆方向耐圧が向上し、さらにリーク電流も
少なくなる効果がある。
明したとおり、従来のガードリングに代えて環状の電極
を設けたのでより微細化が可能となり、その電極に印加
する電圧を調整することによってショットキ・バリア・
ダイオードの逆方向耐圧が向上し、さらにリーク電流も
少なくなる効果がある。
また、この発明のショットキ・バリア・ダイオードの
製造方法は以上説明したとおり、ガードリングの形成工
程を含まないため従来に比して、より微細化できる精度
の良いショットキ・バリア・ダイオードの製造方法とな
る効果がある。
製造方法は以上説明したとおり、ガードリングの形成工
程を含まないため従来に比して、より微細化できる精度
の良いショットキ・バリア・ダイオードの製造方法とな
る効果がある。
第１図はこの発明の一実施例を示す概略製造工程図、第
２図は従来の製造方法による概略製造工程図である。 図において、１は半導体基板、２は酸化膜、３はチャン
ネルストッパ、４は酸化膜、５はポリシリコン電極、６
は開口部、7a,7bは金属電極である。 なお、各図中同一符号は同一または相当部分を示す。
２図は従来の製造方法による概略製造工程図である。 図において、１は半導体基板、２は酸化膜、３はチャン
ネルストッパ、４は酸化膜、５はポリシリコン電極、６
は開口部、7a,7bは金属電極である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (15)
- 【請求項１】半導体基板と、 前記半導体基板上に形成される第１の電極と、 前記半導体基板上であって、前記第１の電極の周囲に形
成され、かつ前記第１の電極の厚さより厚い絶縁膜と、 前記絶縁膜上に前記第１の電極を囲って形成される環状
の第２の電極とを備えた、ショットキ・バリア・ダイオ
ード。 - 【請求項２】前記第２の電極は、上層電極および下層電
極よりなる２層構造である、特許請求の範囲第１項記載
のショットキ・バリア・ダイオード。 - 【請求項３】前記上層電極は、前記第１の電極と同材料
である、特許請求の範囲第２項記載のショットキ・バリ
ア・ダイオード。 - 【請求項４】前記第１の電極および前記上層電極は、白
金硅化物である、特許請求の範囲第３項記載のショット
キ・バリア・ダイオード。 - 【請求項５】前記下層電極は、ポリシリコンである、特
許請求の範囲第２項、第３項または第４項記載のショッ
トキ・バリア・ダイオード。 - 【請求項６】前記絶縁膜は、素子分離絶縁膜を含む、特
許請求の範囲第１項ないし第５項のいずれかに記載のシ
ョットキ・バリア・ダイオード。 - 【請求項７】前記素子分離絶縁膜は、その下部にチャン
ネルストッパを有する、特許請求の範囲第６項記載のシ
ョットキ・バリア・ダイオード。 - 【請求項８】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に環状の第１の電極を形成する工程と、 前記第１の電極をマスクとして、その環内部に露出して
いる前記絶縁膜を除去する工程と、 前記膜が除去されて露出した前記半導体基板上に、その
厚さが前記絶縁膜の厚さより薄い第２の電極を形成する
工程とを備えた、ショットキ・バリア・ダイオードの製
造方法。 - 【請求項９】前記第２の電極は、蒸着法で形成する特許
請求の範囲第８項記載のショットキ・バリア・ダイオー
ドの製造方法。 - 【請求項１０】前記第１の電極上に前記第２の電極と同
材料の電極がさらに形成される、特許請求の範囲第９項
記載のショットキ・バリア・ダイオードの製造方法。 - 【請求項１１】前記絶縁膜は、湿式エッチングで除去す
る、特許請求の範囲第８項記載のショットキ・バリア・
ダイオードの製造方法。 - 【請求項１２】前記第１の電極は、ポリシリコンであ
る、特許請求の範囲第８項ないし第11項のいずれかに記
載のショットキ・バリア・ダイオードの製造方法。 - 【請求項１３】前記第２の電極は、白金硅化物である、
特許請求の範囲第９項または第10項記載のショットキ・
バリア・ダイオードの製造方法。 - 【請求項１４】前記絶縁膜は、素子分離絶縁膜を含む、
特許請求の範囲第８項記載のショットキ・バリア・ダイ
オードの製造方法。 - 【請求項１５】前記素子分離絶縁膜は、その下部にチャ
ンネルストッパを有する、特許請求の範囲第14項記載の
ショットキ・バリア・ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055942A JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055942A JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221668A JPS63221668A (ja) | 1988-09-14 |
| JP2535885B2 true JP2535885B2 (ja) | 1996-09-18 |
Family
ID=13013129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055942A Expired - Lifetime JP2535885B2 (ja) | 1987-03-10 | 1987-03-10 | ショットキ・バリア・ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535885B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10015884A1 (de) * | 2000-03-30 | 2001-10-11 | Philips Corp Intellectual Pty | Schottky-Diode |
| JP4644904B2 (ja) * | 2000-04-05 | 2011-03-09 | 住友電気工業株式会社 | パワー半導体素子 |
| US7821097B2 (en) | 2006-06-05 | 2010-10-26 | International Business Machines Corporation | Lateral passive device having dual annular electrodes |
| GB2451124A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Schottky diode with overlaid polysilicon guard ring |
-
1987
- 1987-03-10 JP JP62055942A patent/JP2535885B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| THE BELL SYSTEM TECHICAL JOURNAL=1968 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221668A (ja) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3865649A (en) | Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate | |
| JP3412277B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2535885B2 (ja) | ショットキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6228587B2 (ja) | ||
| JP2526556B2 (ja) | ショットキバリヤダイオ−ドの製造方法 | |
| JP2535885C (ja) | ||
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| KR0155580B1 (ko) | 캐패시터 제조방법 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| KR20010058793A (ko) | 플랫 롬 제조방법 | |
| KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0626217B2 (ja) | 半導体装置の製造方法 | |
| KR100280490B1 (ko) | 반도체 소자의 분리구조 형성방법 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPH0319268A (ja) | 半導体装置の製造方法 | |
| JP2718756B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH0685267A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JPS588140B2 (ja) | 半導体装置の製造方法 | |
| JPH04348039A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |