JPH0319268A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法に関し、特に
スタック型キャパシタを有する半導体装置およびその製
造方法に関する。

〔従来の技術〕

従来、この種のスタックキャパシタは、第３図（Ｃ）に
示されるように、ｎ型シリコン基板１上に形成した酸化
膜２と、酸化膜２に形成したフンタクトホール３を通し
てｎ型シリコン基板１に接続されたスタック電極４′と
、スタック電極４′を覆うように形成された容量絶縁膜
７と、容量絶縁膜７を覆うように形成された容量多結晶
シリコン層（以下、容量ポリシリコン層と記す）８とか
ら構或されていた。

この従来技術によるスタックキャパシタでは、ｎ型シリ
コン基板１と容量ポリシリコン層８０間に電位差を与え
ると、スタック電極４′上面の周縁部の角部９において
、電界は、スタック電極４′上面および側面の平坦部に
比べ、著しい電界集中が起こる． 次にこの従来技術によるスタックキャパシタの製造方法
を第３図（ａ）〜（ｃ）を用いて説明する．ｎ型シリコ
ン基板１を熱酸化して酸化膜２を形成する．次にホトウ
ソグラフィ技術を用いて、所望の位置のｎ型シリコン基
板１が露出するように第３図（ａ）に示スようにフンタ
クトホール３を形成する。次にポリシリコン層を全面に
戒長させ、これにリンを拡散して導電性を高める．この
際一部のリンは、コンタクトホール３部のｎ型シリコン
基板１まで到達し、ポリシリコン層とｎ型シリコン基板
１は電気的な接続がなされる。次にこのポリシリコン層
をホトリソグラフィ技術を用いて第３図（ｂ）に示すよ
うにパターニングして、スタック電極４′を形成する。

次に熱酸化を行って、スタック電極４′表面に容量絶縁
膜７を形成する。

次に対極となるポリシリコン層を戒長し、リンを拡散し
て導電性を高め、第３図（ｃ）のように所定の形状にパ
ターニングして容量ポリシリコン層８を形成し、スタッ
クキャパシタを完或する。

〔発明が解決しようとする課題〕

前述の従来技術によるスタックキャパシタは、シリコン
基板ｌと容量ポリシリコン層８０間に電位差を与えた場
合、スタック電極４′の上面の周縁部の角部９における
電界は、上面あるいは側面の平坦部における電界に比べ
ると非常に強くなっており、耐圧が劣化し、長期信頼性
が低下するという問題点を有する。

本発明の目的は、スタック電極上面の周縁部角部におけ
る電界集中を緩和し、耐圧の向上を可能とする半導体装
置およびその製造方法を提供するものである． 〔課題を解決するための手段〕 本発明の半導体装置は、上面部と側面部の間に傾斜面部
を有するスタック電極と、スタック電極表面を覆う容量
絶縁膜と、容量絶縁膜を覆う対向電極とを有している．
そのため、従来に比べ、スタック電極の周縁部角部にお
ける電界集中が緩和される． また、本発明の半導体装置の製造方法は、第１のポリシ
リコン層上にパターニングした窒化シリコン膜を形成す
る工程と、熱酸化により窒化シリコン膜領域下以外のポ
リシリコン層上に酸化膜を形成する工程と、この酸化膜
を除去する工程と、窒化シリコン膜をマスクとする異方
性工，チングによりポリシリコン層を加工してスタック
′Ｒ極を形成する工程と、窒化シリコン膜を除去した後
にスタック電極表面に容量絶縁膜を形成する工程と、容
量絶縁膜を覆うように対向電極を形戊する工程とを含ん
で構或されている。そのため、あらかじめパターニング
された窒化シリコン膜をスタック電極のパターニングと
、電極上面の傾斜面の形成に利用することができ、工程
数の大幅な一増加を招くことなく、耐圧を向上させたス
タックキャパシタを形成できる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ｇ）は本発明の一実施例の縦断面図である。本
発明によるスタックキャパシタは、ｎ型シリコン基板ｌ
上に形成したコンタクトホール３を有する絶縁酸化膜２
と、コンタクトホール３を通してｎ型シリコン基板１に
接続され、かつ上面と側面の間に傾斜面を有するスタッ
ク電＆４′と、スタック電極４′表面を覆う容量絶縁膜
７と、容量絶綴膜７を覆う容量ポリシリコン層８とから
構威されている。

本発明によるスタックキャパシタでは、ｎ型シリコン基
板１と容量ポリシリコン層８の間に電位差を与えたとき
のスタック電極４′周縁部の角部における電界集中は、
スタック電極３周縁部の傾斜面が上面および側面に対し
それぞれ鈍角を威すという構造のために、大幅に緩和さ
れる．またスタック電極４′周縁部における容量ポリシ
リコン層８の被覆性も向上する。

次に本発明による半導体装置の製造工程の一例を第１図
（ａ）〜（ｇ）を参照して説明する．ｎ型シリコン基板
１を熱酸化して、たとえば厚さ５０００大の酸化膜２を
形成する。次にホトリングラフィ技術を用いて、第１図
（ａ）に示すように、所望の領域のシリコン基板が露出
するようにコンタクトホール３を形戊する．次に厚さ４
０００人のポリシリコン層４を或長させ、これにリンを
拡散して導電性を高める。この際一部のリンは、コンタ
クトホール３部のｎ型シリコン基板１まで到達し、ポリ
シリコン層４とｎ型シリコン基板１は電気的な接続がな
される。次に全面に窒化シリコン膜５を厚さ１０００人
成長した後、ホトリソグラフィ技術を用いて第１図（ｂ
）のように所期の形状に加工する。次に熱酸化を行い、
ポリシリコン層４上に酸化膜６を形成する。この際、窒
化シリコン膜５の下は酸化が阻止されるが、窒化シリコ
ン膜５の端部の下は横方向から酸化が進行するので、酸
化膜６の窒化シリコン膜５の下の部分の膜厚は、窒化シ
リコン膜５の中心に向かうに従って薄くなる。従って酸
化膜６は第１図（ｃ）に示されたような形状となる。次
に第１図（ｄ）に示すように酸化膜エッチングにより酸
化膜６を除去する。次に第１図（ｅ）のように窒化シリ
コン膜５をマスクとしてポリシリコンプラズマエッチン
グを行い、スタック電極４′を形成する。次に第１図（
『）のように窒化膜エッチングにより窒化シリコン膜５
を除去した後、熱酸化を行って、スタック電極４′表面
にたとえば、厚さ１５０人の容量絶縁膜７を形成する．
次に全面に厚さ２０００人のポリシリコン層を或長させ
、リンを拡散して導電性を高め、第１図（ｇ）のように
所定の形状の容量ポリシリコン層８を形成し、本発明に
よるスタックキャパシタを製造することができる。

本発明の特徴は、窒化シリコン膜により、スタック電極
の周縁部の傾斜面の形成と、スタック電極のパターニン
グが行なわれていることである。

そのため、わずかな工程数の増加のみで、耐圧の高い形
状を有するスタック電極を形成することができる。すな
わち、スタック電極周縁部の角は、すべて鈍角となり、
従来のほぼ直角に形威されていたスタック電極に比べ、
電界の集中を抑えられる構造となっている。

第２図（『）は本発明をダイナミックＲＡＭのセルキャ
パシタに適用した一例を示す縦断面図である。本発明を
適用したダイナミックＲＡＭのセルは、Ｐ型シリコン基
板１１上に形成したフィールド酸化膜１２と、ゲート電
極１４、ゲート酸化膜１３、ｎ型不純物層によるドレイ
ンｌ５およびソース１６から或るトランジスタと、上面
と側面の間に、傾斜面を有するスタック電極１９′、ス
タック電極１９′表面に形威された容量絶縁膜２２、お
よび容量絶縁膜２２を覆う容量ポリシリコン層２３から
成るンース１６に接続されたキャパシタと、ドレイン１
５に接続されたディジット線２６と、層間絶縁のための
酸化膜１７．２４から構威されている。

次に、本発明を適用したダイナミックＲＡＭのセルの製
造工程の一例を第２図（ａ）〜（ｆ）を使って説明する
。Ｐ型シリコン基板１１を選択酸化し、６０００人のフ
ィールド酸化膜１２を形成する。

次に熱酸化を行い、２５０人のゲート酸化膜１３を形成
する。ポリシリコンを厚さ４０００人或長し、ホトリン
グラフィ技術用いて、第２図（ａ）に示すように、ゲー
ト電極１４を形成する。次にゲート電極１４を利用した
セルファライン方式により、たとえば加速電圧７０Ｋｅ
Ｖ，打込み量５Ｘ　１　０　”ａｍ−”でヒ素をイオン
打込みしてドレイン１５、ンースｌ６を形成する。約４
０００人の酸化膜ｌ７を成長した後、ホトリソグラフィ
技術を用いて、第２図（ｂ）のようにシリコン基板１ｌ
が露出するようにコンタクトホールｌ８を形成する．次
に厚さ４０００人のポリシリコン層ｌ９を成長し、これ
にリンを拡散して導電性を高める。この際一部のリンは
、コンタクトホール１８を介してＰ型シリコン基板ｌ１
まで到達し、ポリシリコン層１９とＰ型シリコン基板１
１は電気的に接続される．次に窒化シリコン膜を１００
０人成長した後、ホトリングラフィ技術を用いて所期の
形状に加工して、第２図（Ｃ）のように窒化シリコン膜
２０を形成する。次に熱酸化を行ってポリシリコン層１
９上に酸化膜２１を形成する。この際、前述の実施例中
で述べたように、酸化膜２１の窒化シリコン膜２０下の
膜厚は、窒化シリコン膜２０の中心に向かうに従って薄
くなる．従って酸化膜２ｌは第２図（ｄ）に示されたよ
うな形状となる．次に酸化膜エッチングにより酸化膜２
ｌを除去する．次に窒化シリコン膜２０をマスクとして
ポリシリコンプラズマエッチングを行い、スタック電極
１９’を形成する．次に窒化膜エッチングにより窒化シ
リコン膜２０を除去する．次に第２図（ｅ）に示すよう
に熱酸化を行って、スタック電極ｌ−９′表面に厚さ１
５０人の容量絶級膜２２を形成した後、厚さ１５００人
のポリシリコン層２３を全面に戒長し、リンを拡散して
導電性を高める。

次にホトリソグラフィ技術を用いて、ポリシリコン２３
を所定の形状にパターニングして容量ポリシリコン２３
′を形成する。次に層間膜として厚さ４０００人の酸化
膜２４を成長させ、ホトリソグラフィ技術により、ドレ
インｌ５が露出するようにコンタクトホール２５を形成
した後、アルミニウムを約１μｍ或長させる。次にホト
リソグラフィ技術を用いてディジット線２６を形成し、
第２図（ｆ）に示す構戒が得られる。以上の工程により
、本発明を適用したダイナミックＲＡＭのセルを製造す
ることができる。

〔発明の効果〕

以上説明したように本発明は、スタック電極の上面部と
側面部の間の周縁部に上面部および側面部に対し、それ
ぞれ鈍角を威す様に配置された傾斜面を有する形状とす
ることにより、スタック電極の上面周縁部の角部におけ
る電界集中を緩和することができるので、耐圧特性が向
上し、高信頼性を有するスタックキャパシタを実現でき
る効果がある。

また、スタック電極周縁部において、傾斜面が形成され
ることにより、対向電極の被覆性を向上できる。

８．２３’・・・・・・容量ポリシリコン層、９・・・
・・・角部、１１・・・・・・Ｐ型シリコン基板、ｌ２
・・・・・・フィールド酸化膜、１３・・・・・・ゲー
ト酸化膜、１４・・・・・・ゲートｔＬ１５・・・・・
・ドレイン、ｌ６・・・・・・ンース、２６・・・・・
・ディジット線。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板と、該半導体基板上に設けられ、所定
   のコンタクトホールを有する絶縁膜と、該コンタクトホ
   ールにより前記半導体基板に接続され、かつ上面部が傾
   斜面を介して側面部に接して設けられた第一の電極と、
   該第一の電極表面を覆う容量絶縁膜と、該容量絶縁膜を
   覆い、少なくとも前記第１の電極に対向して設けられた
   第二の電極とを具備することを特徴とする半導体装置。
2. （２）半導体基板上に絶縁膜を形成する工程と、該絶縁
   膜にコンタクトホールを形成する工程と、該コンタクト
   ホールを含む該絶縁膜上に第１の多結晶シリコン層を成
   長する工程と、該第１の多結晶シリコン層上に窒化シリ
   コン膜を成長する工程と、前記コンタクトホール上を含
   む所定の領域の窒化シリコン膜を残して窒化シリコン膜
   を除去する工程と、前記第１の多結晶シリコン層を熱酸
   化し、酸化膜を形成する工程と、該酸化膜を除去する工
   程と、前記窒化シリコン膜をマスクし、前記第１の多結
   晶シリコンに異方性エッチングを施し、第１の電極を形
   成する工程と、前記窒化シリコン膜を除去する工程と、
   前記第一の電極表面を酸化し、容量絶縁膜を形成する工
   程と、該容量絶縁膜を覆うように第２の多結晶シリコン
   層を成長させる工程と、該第２の多結晶シリコンを所定
   の形状にパターニングし、第２の電極を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。