JPS62235783A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS62235783A JPS62235783A JP7975986A JP7975986A JPS62235783A JP S62235783 A JPS62235783 A JP S62235783A JP 7975986 A JP7975986 A JP 7975986A JP 7975986 A JP7975986 A JP 7975986A JP S62235783 A JPS62235783 A JP S62235783A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- etching
- containing layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタ特にセルフアライメント
な低抵抗ゲート電極を有する電界効果トランジスタの製
造方法に関する。
な低抵抗ゲート電極を有する電界効果トランジスタの製
造方法に関する。
従来の技術
半導体集積回路を形成する際に特にその高集積化は重大
な要素の一つとなっているが、これを実現する最も有力
な手段の一つとして近年一般的なものは、ゲート電極に
ポリシリコンや高融点金属化合物等を用い、このゲート
電極に自己整合的にドレイン及びソース拡散層を形成す
る電界効果トランジスタの製造方法である。この方法に
おいては、ゲート電極を形成後この電極をマスクとして
イオン注入を行う工程が特徴的である。この場合イオン
注入されたドレイン・ソース拡散層形成のための注入層
をアニールする工程が不可決であるため、ゲート電極材
料としてはポリシリコン等の高融点材料を用いる必要が
ある。
な要素の一つとなっているが、これを実現する最も有力
な手段の一つとして近年一般的なものは、ゲート電極に
ポリシリコンや高融点金属化合物等を用い、このゲート
電極に自己整合的にドレイン及びソース拡散層を形成す
る電界効果トランジスタの製造方法である。この方法に
おいては、ゲート電極を形成後この電極をマスクとして
イオン注入を行う工程が特徴的である。この場合イオン
注入されたドレイン・ソース拡散層形成のための注入層
をアニールする工程が不可決であるため、ゲート電極材
料としてはポリシリコン等の高融点材料を用いる必要が
ある。
発明が解決しようとする問題点
従来の技術によれば、絶縁ゲート型電界効果トランジス
タのゲート電極物質はポリシリコンや高融点金属化合物
を用いる必要がある。しかし、これらの物質は金属に比
較してその抵抗率が数十から数百倍ある。このため集積
回路を形成した時に内部回路の動作速度が金属の電極を
持つものに比べて遅い。従来の金属ゲート電極を持つ電
界効果トランジスタは、ゲート電極とドレイン・ソース
拡散層が自己整合的に形成されないため、高集積度を必
要とする集積回路には不向きである。
タのゲート電極物質はポリシリコンや高融点金属化合物
を用いる必要がある。しかし、これらの物質は金属に比
較してその抵抗率が数十から数百倍ある。このため集積
回路を形成した時に内部回路の動作速度が金属の電極を
持つものに比べて遅い。従来の金属ゲート電極を持つ電
界効果トランジスタは、ゲート電極とドレイン・ソース
拡散層が自己整合的に形成されないため、高集積度を必
要とする集積回路には不向きである。
問題点を解決するだめの手段
前記の問題点を解決するために、本発明は半導体基板の
主面上に不純物含有層を被着する工程と、前記不純物含
有層の所定の領域をエッチングにより除去する工程と、
前記残留不純物含有層から不純物を前記半導体基板中に
拡散して電界効果トランジスタのドレイン領域及びソー
ス領域を形成する工程と、前記残留不純物含有層面上及
び前記エッチングにより露出した前記半導体基板面上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
導電層を形成する工程と、前記残留不純物含有層の端面
上の前記ゲート絶縁膜をエッチングにより除去する工程
と、前記残留不純物の含有層をエッチングして、前記エ
ッチングにより露出した前記半導体基板面上の前記ゲー
ト絶縁膜上以外の前記導電層をリフトオフする工程とを
含む事を特徴とする電界効果トランジスタの製造方法を
提供する。
主面上に不純物含有層を被着する工程と、前記不純物含
有層の所定の領域をエッチングにより除去する工程と、
前記残留不純物含有層から不純物を前記半導体基板中に
拡散して電界効果トランジスタのドレイン領域及びソー
ス領域を形成する工程と、前記残留不純物含有層面上及
び前記エッチングにより露出した前記半導体基板面上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
導電層を形成する工程と、前記残留不純物含有層の端面
上の前記ゲート絶縁膜をエッチングにより除去する工程
と、前記残留不純物の含有層をエッチングして、前記エ
ッチングにより露出した前記半導体基板面上の前記ゲー
ト絶縁膜上以外の前記導電層をリフトオフする工程とを
含む事を特徴とする電界効果トランジスタの製造方法を
提供する。
作用
本発明の電界効果トランジスタの製造方法によれば、不
純物含有層のエッチングによってドレイン及びソース拡
散層領域とゲート電極サイズが同時に決まる。すなわち
ドレイン・ソース拡散層に対してゲート電極が自己整合
的に形成される。しかもドレイン・ソース拡散層が形成
された後にゲート電極が形成されるのでゲート電極に低
抵抗材料を用いることができ、これによってトランジス
タの動作速度を向上できる。すなわち高集積化に適した
金属ゲート電界効果トランジスタが本発明によって実現
可能である。
純物含有層のエッチングによってドレイン及びソース拡
散層領域とゲート電極サイズが同時に決まる。すなわち
ドレイン・ソース拡散層に対してゲート電極が自己整合
的に形成される。しかもドレイン・ソース拡散層が形成
された後にゲート電極が形成されるのでゲート電極に低
抵抗材料を用いることができ、これによってトランジス
タの動作速度を向上できる。すなわち高集積化に適した
金属ゲート電界効果トランジスタが本発明によって実現
可能である。
５べ−
実施例
以下に図面を参照して本発明の製造方法を詳しく説明す
る。
る。
第１図〜第４図は、本発明の製造方法により形成したＭ
ＯＳ）ランジスタの構造をその工程に沿って示した断面
図である。第１図において基板１はＰ型（１００）面を
持つシリコン基板である。
ＯＳ）ランジスタの構造をその工程に沿って示した断面
図である。第１図において基板１はＰ型（１００）面を
持つシリコン基板である。
この基板に周知の選択酸化法を用いて約７０００人の厚
さを持つ分離酸化膜２を形成する。次に減圧気相成長法
によシ約６００ＯＡの厚さの憐含有ポリシリコン３を堆
積する。第２図において、レジストをマスクとしたドラ
イエッチングによってトランジスタのゲート部分の基板
上のポリシリコンをエッチングされずに残った憐含有ポ
リシリコンのエッチング端面が逆テーパー状となるよう
に除去した後、酸化雰囲気中で熱処理を行うことにより
ドレイン及びソース拡散層４を形成すると同時にゲート
酸化膜５を形成する。次に同図（Ｃ）に示すようにアル
ミ６を蒸着した後６％沸酸水溶液でポリシリコン端面の
酸化膜を除去した後、沸酸硝６、、。
さを持つ分離酸化膜２を形成する。次に減圧気相成長法
によシ約６００ＯＡの厚さの憐含有ポリシリコン３を堆
積する。第２図において、レジストをマスクとしたドラ
イエッチングによってトランジスタのゲート部分の基板
上のポリシリコンをエッチングされずに残った憐含有ポ
リシリコンのエッチング端面が逆テーパー状となるよう
に除去した後、酸化雰囲気中で熱処理を行うことにより
ドレイン及びソース拡散層４を形成すると同時にゲート
酸化膜５を形成する。次に同図（Ｃ）に示すようにアル
ミ６を蒸着した後６％沸酸水溶液でポリシリコン端面の
酸化膜を除去した後、沸酸硝６、、。
酸混合液によってポリシリコンをエッチングすると同時
にその上のアルミをリフトオフすることによって第４図
に示す構造が得られる。その後、上部電極の配線及び層
間嘆、保護膜の形成工程等を経て電界効果トランジスタ
が形成される。
にその上のアルミをリフトオフすることによって第４図
に示す構造が得られる。その後、上部電極の配線及び層
間嘆、保護膜の形成工程等を経て電界効果トランジスタ
が形成される。
発明の効果
本発明によれば、ドレイン及びソース拡散層に対して自
己整合的に金属ゲートが形成できるため従来の多結晶シ
リコンゲート電極とほぼ同様々面積でゲート抵抗の低い
電界効果トランジスタが形成できる。また、この時不純
物含有層のエッチング時に逆テーパをつけることにより
極めて寸法の小さいゲートが精度良く形成できる。
己整合的に金属ゲートが形成できるため従来の多結晶シ
リコンゲート電極とほぼ同様々面積でゲート抵抗の低い
電界効果トランジスタが形成できる。また、この時不純
物含有層のエッチング時に逆テーパをつけることにより
極めて寸法の小さいゲートが精度良く形成できる。
第１図〜第４図は本発明の製造方法で形成した電界効果
トランジスタをその工程に沿って示した断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・分離
用酸化膜、３・・・・・・不純物拡散用ポリシリコン、
４・・・・・・ドレイン及びソース拡散層、６・・・・
・・ゲート酸化膜、６・・・・・アルミ蒸着膜。
トランジスタをその工程に沿って示した断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・分離
用酸化膜、３・・・・・・不純物拡散用ポリシリコン、
４・・・・・・ドレイン及びソース拡散層、６・・・・
・・ゲート酸化膜、６・・・・・アルミ蒸着膜。
Claims (1)
- 半導体基板の主面上に不純物含有層を被着する工程と、
前記不純物含有層の所定の領域をエッチングにより除去
する工程と、前記残留不純物含有層から不純物を前記半
導体基板中に拡散して電界効果トランジスタのドレイン
領域及びソース領域を形成する工程と、前記残留不純物
含有層面上及び前記エッチングにより露出した前記半導
体基板面上にゲート絶縁膜を形成する工程と、前記ゲー
ト絶縁膜上に導電層を形成する工程と、前記残留不純物
含有層の端面上の前記ゲート絶縁膜をエッチングにより
除去する工程と、前記残留不純物の含有層をエッチング
して、前記エッチングにより露出した前記半導体基板面
上の前記ゲート絶縁膜上以外の前記導電層をリフトオフ
する工程とを含む事を特徴とする電界効果トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7975986A JPS62235783A (ja) | 1986-04-07 | 1986-04-07 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7975986A JPS62235783A (ja) | 1986-04-07 | 1986-04-07 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62235783A true JPS62235783A (ja) | 1987-10-15 |
Family
ID=13699146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7975986A Pending JPS62235783A (ja) | 1986-04-07 | 1986-04-07 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298443A (en) * | 1991-10-10 | 1994-03-29 | Goldstar Electron Co., Ltd. | Process for forming a MOSFET |
-
1986
- 1986-04-07 JP JP7975986A patent/JPS62235783A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298443A (en) * | 1991-10-10 | 1994-03-29 | Goldstar Electron Co., Ltd. | Process for forming a MOSFET |
| US5834816A (en) * | 1991-10-10 | 1998-11-10 | Goldstar Electron Co., Ltd. | MOSFET having tapered gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4798810A (en) | Method for manufacturing a power MOS transistor | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH0352224B2 (ja) | ||
| US3698966A (en) | Processes using a masking layer for producing field effect devices having oxide isolation | |
| JPH02162738A (ja) | Ｍｏｓ ｆｅｔ の製造方法 | |
| JPS62235783A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0127589B2 (ja) | ||
| JPS5575238A (en) | Method of fabricating semiconductor device | |
| JP2568854B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JPH0431193B2 (ja) | ||
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS62137869A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH06104276A (ja) | 半導体装置およびその製造方法 | |
| JPS6441245A (en) | Manufacture of semiconductor device | |
| JPH02105521A (ja) | 半導体装置の製造方法 | |
| JPS61129869A (ja) | 半導体装置の製造方法 | |
| JPS63299167A (ja) | 半導体装置の製造方法 | |
| JPS61279126A (ja) | 金属酸化物電界効果形トランジスタの製造方法 |