JPH0352224B2 - - Google Patents

Info

Publication number
JPH0352224B2
JPH0352224B2 JP57040087A JP4008782A JPH0352224B2 JP H0352224 B2 JPH0352224 B2 JP H0352224B2 JP 57040087 A JP57040087 A JP 57040087A JP 4008782 A JP4008782 A JP 4008782A JP H0352224 B2 JPH0352224 B2 JP H0352224B2
Authority
JP
Japan
Prior art keywords
region
mask
tub
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57040087A
Other languages
English (en)
Other versions
JPS57162363A (en
Inventor
Suteiun Pain Richaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS57162363A publication Critical patent/JPS57162363A/ja
Publication of JPH0352224B2 publication Critical patent/JPH0352224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳现な説明】 本発明は盞補電界効果トランゞスタデバむス、
より具䜓的には高充填密床を可胜にする構造及び
補䜜法に係る。
同じ基板䞭に圢成された−チダネル及び−
チダネルデバむスから成る盞補電界効果トランゞ
スタ以䞋CMOSずよぶは、䜎電力消費ず速
いスむツチング速床を必芁ずする倚くの甚途で有
甚であるこずが認識されおいる。通垞デバむスは
圢シリコン基板䞭の圢“タブ”の拡散又は泚
入により圢成され、それによりチダネルデバむ
スはタブ䞭に補䜜され、チダネルデバむスは基
板の隣接郚分䞭に補䜜される。このプロセスによ
り、タブ䞭の衚面における密床は、基板の衚面密
床よりはるかに倧きいこずによる制玄が必然的に
生じる。容量密床、閟倀電圧及び降䌏電圧ずいう
デバむス䞊の制玄も加わる。
圢タブに隣接したより䜎濃床ドヌプの基板よ
りも䞍玔物濃床が高くか぀䌝導圢の第のタブ
䞭に、チダネルデバむスを圢成し、チダネル
デバむスの制埡を最適化するこずが提案されおい
る。これらのタブは兞型的な堎合、ホり玠及びリ
ン䞍玔物の衚面泚入ず、䞍玔物領域を基板のバル
ク䞭におしやる加熱工皋により圢成される。たず
えば、チダン氏に付䞎された米囜特蚱第3821781
号を参照のこず。単䞀タブ又はツむンタブ法のい
ずれかを甚いるず、かなりの量の半導䜓領域が必
芁ずなる。その理由は、タブ䞍玔物が所望のタブ
深さを実珟するための前蚘おしやるドラむブむ
ン間、垂盎方向ずずもに暪方向にも拡散するか
らである。このこずはツむンタブプロセスで特に
問題である。ずいうのは、二぀のタブが著しく重
なるず、境界においお各タブのドヌピング濃床が
枛少し、それによりデバむス動䜜䞭パンチスルヌ
又は電界反転チダネリングを起す可胜性があるか
らである。兞型的な堎合、゜ヌス及びドレむン領
域甚の泚入又は拡拡散マスク窓の分離は、タブが
6Όの垂盎距離に拡散される時、そのような効
果を避けるため、少くずも玄12Όなければなら
ない。そのような寞法は珟圚の回路では適しおい
るが、IC回路の将来においおは、できるだけ空
間を節玄するこずが望たしい。
埓぀お、半導䜓空間をあたり必芁ずせず、埓぀
お高充填密床が可胜ずなるCMOS構造及び補䜜
法を実珟するこずが、本発明の基本的な目的であ
る。
最小数のマスク工皋を甚いおそのような構造を
芏定するこずが、本発明の曎に別の目的である。
本発明に埓うCMOSデバむスは、䞻衚面ず、
䞭に゜ヌス及びドレむン領域が圢成される該衚面
に圢成された反察䌝導圢の少くずも぀のタブ領
域ずを有する第の䌝導圢の基板から成る。タブ
領域はそれず本質的に同じ領域を被い、該タブ領
域ず同じ䌝導圢をも぀が、高い䞍玔物濃床を有
し、該゜ヌス及びドレむン領域ず少くずも同じ深
さたで延びる衚面領域を含む。
半導䜓基板の䞀䞻衚面䞭に圢成された反察䌝導
圢の隣接した領域を含む半導䜓デバむスの、本発
明に埓う補䜜方法には、次の工皋が含たれる。
半導䜓衚面䞊に第の倚局マスクを圢成する工
皋、 その䞊に圢成されたレゞスト局により、マスク
の少くずも䞀぀の局䞭に窓を圢成する工皋、 該窓により芏定された半導䜓の領域䞭に、䞀䌝
導圢の第のタブ領域が圢成されるように、䞍玔
物の第のむオンビヌムに半導䜓を露出する工
皋、 第のマスクずその䞭の窓ずの䞊に第のマス
クを圢成する工皋、 䞋のレゞスト局を陀去するこずにより、第の
マスクを被う第のマスク郚分を陀去する工皋、 第のマスク局で被芆されおいない領域䞭の第
のタブ領域に隣接した第のタブ領域ず反察䌝
導圢の第のタブ領域を圢成するように、䞍玔物
の第のむオンビヌムに構造䜓を露出する工皋、 第のマスク局を陀去し、第のマスクにより
被芆されおいない半導䜓の領域䞭に、該䞀䌝導圢
の第の衚面領域を圢成するよう、䞍玔物の第
のむオンビヌムに半導䜓を露出する工皋、 第のマスクで被芆されない半導䜓の領域䞊に
厚い酞化局を圢成し、第のマスクの少くずも䞀
局を陀去する工皋、及び厚い酞化物郚分で被芆さ
れおいない半導䜓の領域䞭に、該反察䌝導圢の第
の衚面領域を圢成するよう、䞍玔物の第のビ
ヌムに半導䜓を露出する工皋、 次に、本発明の実斜䟋を添付した図面を参照し
ながら説明する。
第図に瀺されるように、この䟋においお、デ
バむスは兞型的な堎合玄−×1014むオンcm3
のドヌピング濃床を有する“−−”䌝導圢のシ
リコン半導䜓基板䞭に補䜜される。基板
は兞型的な堎合、玄20ミル0.5mmの厚さであ
る。たずえば熱酞化により基板の䞀䞻衚面䞊に、
SiO2から成る局が圢成されおいる。この局
は兞型的の堎合、玄350オングストロヌムの厚さ
であるが、䞀般に100−2000オングストロヌムの
範囲内にできる。局は兞型的な堎合シリコン
窒化物又はアルミナから成るが、たずえば化孊気
盞成長により、SiO2局䞊に圢成される。この䟋
においお、局は玄1200オングストロヌムの厚さ
で、シリコン窒化物であるが、䞀般に500−3000
オングストロヌムの厚さでよい。次に、SiO2か
ら成るも぀䞀぀の局が、熱酞化により玄100
オングストロヌムの厚さに、シリコン窒化物局䞊
に圢成される。この局はリン酞゚ツチング䞭、窒
化物をマスクするために甚いられる。50ないし
150オングストロヌムの範囲内の厚さが䜿甚でき
る。これらの局は以䞋で瀺されるように、タブを
芏定するために甚いられる倚局マスク材料を構成
する。
第図に瀺されるように、フオトレゞストの局
が玄ミクロンの厚さに局䞊に圢成さ
れ、タブの䞀぀から成る半導䜓領域を芏定するた
めに、呚知のフオトリ゜グラフむ技術により珟像
される。このように露出されたSiO2局は、皀釈
されたフツ化氎玠酞から成る溶液兞型的な堎
合、H2O10ずHF1の比率に浞し、次に濃リン
酞から成る゚ツチマントにより、窒化物局の露出
した郚分を゚ツチングするこずによ぀お、陀去さ
れる。あるいは、シリコン酞化物又は窒化物局の
䞡方又は䞀方のプラズマ゚ツチングが䜿甚でき
る。他の゚ツチマントも同様に䜿甚できるこずが
認識されよう。これによりタブを圢成すべき領域
䞊のSiO2の第局のみが残る。
次に、第図に瀺されるように、構造䜓は図䞭
の矢印により瀺された䞍玔物の第のむオンビヌ
ムに露出される。この䟋においお、第のむオン
ビヌムは玄30KeVの゚ネルギヌのリンむオンか
ら成る。半導䜓䞊の各皮の局の厚さは、むオンビ
ヌムが露出されたSiO2局の郚分は貫くが、
デバむスの残぀た領域䞭の倚数局により阻止され
るように遞択される。泚入はそれによ぀お半導䜓
衚面においお、基板ず同じ䌝導圢をも぀がより高
い䞍玔物濃床図では“−”ず印されおいる
の第のタブ領域を圢成する。この領域は兞
型的な堎合、玄400−500オングストロヌムの初期
深さを有する。むオンビヌムの兞型的な゚ネルギ
ヌ範囲は10−200KeVであろう。
次に、第図に瀺されるように、第のマスク
材料から成る局が構造党䜓の䞊に堆積され
る。この䟋においお、材料はアルミニりムである
が、それ材料は、SiO2−Si3N4局が阻止でき
ない泚入皮を、阻止できる任意の材料でよく、た
た該材はシリコン基板に損傷を䞎えないように十
分䜎枩で堆積するこずもでき、たたフオトレゞス
トの溶解によりリフトオフするこずができる。適
圓な他の材料の䞭には、、銅、鉄、金及びむンゞ
りムが含たれる。この䟋では局の厚さは玄10000
オングストロヌムであるが、局及び
を組合せた厚さより薄い限り、䞀般に3000−
15000オングストロヌムの範囲内にあればよい。
局は蒞着又は他の適圓な任意の技術で堆積でき
る。
次に、半導䜓のただ泚入されおいない郚分䞊の
マスク材料郚分が、䞋のフオトレゞスト局を
陀去するこずによ぀お陀去される。マスク材料の
そのような“リフト−オフ”は、圓業者には呚知
のいく぀かの手段により実珟できる。たずえば、
構造䜓をフオトレゞスト陀去枈に浞し、加熱及び
超音波振動を䞎えるず、レゞストが膚匵し、レゞ
ストは䞊のマスクに沿぀おはげる。別の方法は適
圓な気䜓䞭で構造を加熱し、フオトレゞストの固
着を取り陀き、䞡方の局をはがす。たずえば、コ
ゞマ氏に付䞎された米囜特蚱第4067100号を参照
のこず。埗られる構造が第図に瀺されおいる。
次に、第図に瀺されるように、構造䜓はやは
り矢印で瀺されおいる第の䞍玔物むオンビヌム
に露出する。この工皋においお、むオンはホり玠
である。ビヌムの゚ネルギヌは、䞍玔物が窒化物
及び酞化物局及びは貫通するが、
第のマスク材料は貫通しないように遞択さ
れる。たずえば、玄75KeVの゚ネルギヌが䜿甚
できるが、40−100KeVの範囲の゚ネルギヌが䜿
甚できる。
泚入により、“−”圢領域に隣接した半導䜓
の衚面に、“−”ず印された䌝導圢の第のタ
ブ領域が圢成される。領域の深さは、最初玄
400−500オングストロヌムである。マスク材料は
皀釈されたHClのような暙準的なアルミニりム゚
ツチにより、はがすこずができる。
この泚入に続き、−及び−領域を第図に
瀺された所望の深さたで、基板のバルク䞭におし
やるドラむブこずができる。この䟋におい
お、䞍玔物の兞型的な深さは玄−5Όである。
ドラむブ−むンは玄1200℃の枩床においお、時
間N2䞭で構造䜓を加熱するこずにより、実珟さ
れる。これらの倀はもちろん所望の深さ及び含た
れる具䜓的な䞍玔物に䟝存する。
次に、第図に瀺されるように、皀釈フツ玠氎
玠酞の゚ツチング液を甚いお、圢タブ䞊の酞化
物局及び窒化物局䞊の酞化物局が陀
去され、構造䜓はやはりリンむオンから成る第
の䞍玔物むオンビヌムに露出される。ここで、゚
ネルギヌは玄30KeVである。゚ネルギヌはむオ
ンがSiO2及びSi3N4局及びにより阻止さ
れ、“−”タブず本質的に同じ領域を被う
“”圢衚面領域を生成するように遞択され
る。深さは玄400−500オングストロヌムである。
䜿甚できる゚ネルギヌ範囲は30−100KeVであ
る。
次に、第図に瀺されるように、窒化物局
をマスクずしお甚いお、先に泚入された領域
及び䞊に、厚い酞化郚分が圢成される。
この郚分の厚さは埌に述べる埌続のむオン泚入を
阻止するのに十分な倀にすべきである。この䟋で
は、局は玄4000オングストロヌムの厚さである
が、䞀般に3000−4500オングストロヌムの範囲に
なる。その郚分は玄1000℃の枩床で時間、湿぀
たO2䞭で加熱するこずにより圢成される。Si3N4
によりマスクされた必芁な厚さのSiO2を成長さ
せる任意の手段が適圓である。兞型的な堎合、
900−1050℃においお−時間湿぀たO2で加熱
するのが有甚である。
酞化物の圢成においお、半導䜓衚面の䞀郚が消
費されるこずを認識すべきである。領域は
酞化物の成長に先立ち拡散し、新しい衚面に残぀
おいる。説明のため、半導䜓衚面は酞化の結果
タブの領域䞭に凹凞があるが平坊に瀺されおい
る。
窒化物局はたずえば濃リン酞溶液のような
酞化物に圱響を䞎えない゚ツチング液を甚いお、
陀去するこずができる。
第図に瀺されるように、次に構造䜓はこの堎
合ホり玠むオンから成る第の䞍玔物むオンのビ
ヌムに露出される。ビヌムの゚ネルギヌは酞化物
の厚い郚分が半導䜓䞭ぞのむオンの浞透を阻止
し、䞀方むオンは酞化物の薄い郚分を貫通するよ
うなものである。この䟋においお、゚ネルギヌは
箄30KeVである。30−50KeVの範囲が䞀般に甚
いられる。
それによりビヌムは−タブず本質的に同
じ領域を被う半導䜓の衚面に、䌝導圢の衚面領
域を圢成する。最初の深さは玄1000−1200オ
ングストロヌムである。
各衚面領域は次に構造䜓を加熱するこずによ
り、それらの所望の深さたでおしやられる。この
䟋では、1100℃の枩床で時間、N2䞭で加熱す
るこずにより、−2Όの深さが埗られる。1000
−1100℃の範囲の枩床、−時間の加熱が甚い
られる。そのような加熱は通垞埌続のデバむスプ
ロセス䞭で行われ、埓぀おふ぀う別の工皋は必芁
ない。それにより䞡方のタブ䞭に埗られる䞍玔物
分垃は、第図に瀺される䞀般的な圢状を有す
る。この図の暪軞は深さ、瞊軞は䞍玔物濃床であ
る。
次に、酞化物局はたずえば皀釈HF溶液を甚い
お陀去でき、暙準的な技術に埓い、第図に描
かれたCMOSデバむスを生成する補䜜プロセス
が進められる。−チダネルデバむスは衚面領
域内に圢成されたP+䌝導圢の゜ヌス及びド
レむン領域及びを含む。同様に、−チ
ダネルデバむスは衚面領域内に圢成された
N+䌝導圢の゜ヌス及びドレむン領域を含む。こ
れらの゜ヌス及びドレむン領域は兞型的な堎合玄
1019−1020むオンcm3の衚面䞍玔物濃床ず、1Ό
の深さを有する。埓぀お、及び衚面領域
及びは、゜ヌス及びドレむンから成る領域を
陀いお、各デバむスの衚面領域に存圚するこずが
わかる。衚面領域の深さは、少くずも゜ヌス及び
ドレむン領域ず同じ倧きさにすべきである。
デバむスはゲヌト酞化物郚分及び䞊に
圢成された兞型的な堎合倚結晶シリコンから成る
ゲヌト電極及びを曎に含む。゜ヌス及び
ドレむン領域ぞのオヌム性電極は、電界甚酞化物
郚分−及び該酞化物䞭の電極窓䞊に圢成
された兞型的な堎合アルミニりムから成る金属郚
分−で䜜られる。
゜ヌス及びドレむン領域−のドラむブ
−むン䞭、領域及びもたた曎にある皋床
基板䞭におしやられるが、タブ及びの深
さは本質的に圱響を受けないこずが認識されるで
あろう。兞型的なデバむスにおいお、゜ヌス領域
及びの最終的な深さは、玄−2Όで、
タブ領域及びの深さは、兞型的な堎合
−8Όになるであろう。衚面領域の䞍玔物濃床は
兞型的な堎合、0.5−×1016むオンcm3で、タ
ブ領域のそれは兞型的な堎合1015−1016むオン
cm3で、前者の濃床はこれらの範囲で、埌者の少く
ずも倍である。
第図の高−䜎泚入プロフむルの圢成の䞻芁
な利点は、第及び図に瀺されおいる。こ
れらの図は兞型的な埓来技術のCMOSデバむス
及び本発明に埓぀お䜜られたCMOSデバむスの
堎合の、半導䜓衚面に沿぀た暪方向の近䌌的な䞍
玔物分垃を瀺す。砎線は及び領域の堎合の
個々のプロフむルを瀺し、実線はデバむス間の境
界ここがの各端郚䞊の合成されたプロ
フむルを衚す。デバむスタブを圢成するために単
䞀の泚入を甚いる埓来技術のデバむスにおいお、
二぀のタブが著しく重なるず、第図に瀺され
るような合成された濃床が本質的に枛少する。こ
のこずのため、隣接するデバむスの゜ヌス及びド
レむン領域䟋えば第図の及び
は、、兞型的なデバむスでは少くずも12Ό離すこ
ずが必芁ずなる。本発明に埓぀お補䜜されたデバ
むスにおいおは、第図に瀺されるように、合
成されたプロフむルは高いたたであり、境界から
きわめお近い距離で急激に萜る。これはこれらの
領域の拡散距離が短いこずず䌎に、衚面領域䟋
えば及びの䞍玔物濃床が高いこずによ
る。埓぀お、境界のそれぞれの偎で、衚面領域
たずえばの高い䞍玔物濃床は、隣接した
デバむスの䜎濃床タブ領域によ぀おのみ補償
され、本質的な重畳が蚱される。兞型的なデバむ
スにおいお、隣接するデバむスの゜ヌス及びドレ
むン領域間では、5Ό又はそれ以䞋の分離が期埅
される。
圓業者には本発明の各皮の修正が明らかになる
であろう。たずえば、ここで䞎えられた範囲倖の
他の材料の局及び厚さが䜿甚できるこずを、認識
されるであろう。
【図面の簡単な説明】
第−図は本発明に埓う補䜜プロセスの各
皮の段階を瀺す集積回路の䞀郚の断面図、第
図は本発明に埓うデバむス内の半導䜓䞭の深さの
関数ずしおの泚入䞍玔物の抂略の濃床を瀺す図で
ある。第及び図はそれぞれ埓来技術に埓
うデバむス及び第図のデバむス䞭の暪方向の
抂略の䞍玔物濃床を瀺す図である。 〔䞻芁郚分の笊号の説明〕、  圢基板、
  二酞化シリコン局、  窒化シリコ
ン局、  二酞化シリコン局、  レゞ
スト局、  圢タブ領域、  アルミ
ニりムマスク局、  圢タブ領域、 
 圢衚面領域、  厚い酞化物郚分、
  圢衚面領域、−  ゜ヌス及びド
レむン領域、  ゲヌト電極、
  ゲヌト酞化物、−  ゜ヌス及
びドレむン電極、−  電界甚酞化物郚
分。

Claims (1)

  1. 【特蚱請求の範囲】  䞻衚面及び該衚面においお圢成された反察䌝
    導圢の第のタブ領域を有する第の䌝導圢の基
    板ず、 該第のタブ領域に隣接し該第の䌝導圢ず同
    じ䌝導圢を有するがより高い䞍玔物濃床を有する
    第のタブ領域ずから成るCMOSデバむスにお
    いお、 該第のタブ領域ず該第のタブ領域には倫々
    ゜ヌス及びドレむン領域が圢成され、 該第ず第のタブ領域のドヌピング郚分は重
    なる郚分があり、 該第のタブ領域は、衚面領域を含み、該衚面
    領域は、該第のタブ領域ず実質的に同じ範囲を
    被うが拡散長はより短く、該第のタブ領域ず同
    じ䌝導圢をも぀が該タブ領域の残りの領域のもの
    よりも少なくずも倍の䞍玔物濃床を有し、䞔぀
    前蚘゜ヌス及びドレむン領域ず少なくずも同じ深
    さたで延びおおり、 該第のタブ領域は衚面領域を含み、該衚面領
    域は、該第のタブ領域ず実質的に同じ範囲を被
    うが拡散長はより短く、該第のタブ領域ず同じ
    䌝導圢をも぀が該タブ領域の残りの領域のものよ
    りも少なくずも倍の䞍玔物濃床を有し、䞔぀前
    蚘゜ヌス及びドレむン領域ず少なくずも同じ深さ
    たで延びおいるこずを特城ずする、CMOSデバ
    むス。  特蚱請求の範囲第項に蚘茉されたCMOS
    デバむスにおいお、衚面領域の䞍玔物濃床は0.5
    −×1016むオンcm3の範囲にあり、タブ領域の
    残りの郚分の䞍玔物濃床は1015−1016むオンcm3
    の範囲内にあるこずを特城ずするCMOSデバむ
    ス。  特蚱請求の範囲第項に蚘茉されたCMOS
    デバむスにおいお、隣接したトランゞスタの゜ヌ
    ス及びドレむン領域は5Όよりは離れず配眮され
    るこずを特城ずするCMOSデバむス。  半導䜓の衚面䞊の第の倚局マスクを圢成す
    る工皋、その䞊に圢成されたレゞスト局により、
    マスクの少なくずも䞀局䞭に窓を圢成する工皋、
    該窓により芏定された半導䜓の領域䞭に、䞀䌝導
    圢の第のタブ領域が圢成されるように、半導䜓
    を第の䞍玔物のむオンビヌムに露出する工皋、
    第のマスクずその䞭の窓ずの䞊に第のマスク
    を圢成する工皋、䞋のレゞスト局を陀去するこず
    により、第のマスクを被う第のマスク郚分を
    陀去する工皋、第のマスク局で被芆されおいな
    い領域䞭の第のタブ領域に隣接した第のタブ
    領域ずは反察の䌝導圢の第のタブ領域が圢成さ
    れるように、構造䜓を第の䞍玔物のむオンビヌ
    ムに圓おる工皋、第のマスクを陀去し、第の
    マスクで被芆されおいない半導䜓の領域䞭に該䞀
    䌝導圢の第の衚面領域が圢成されるよう、半導
    䜓を第の䞍玔物のむオンビヌムに圓おる工皋、
    第のマスクで被芆されおいない半導䜓の領域䞊
    に厚い酞化膜を圢成し、第のマスクの少なくず
    も䞀局を陀去する工皋、該厚い酞化物郚分で被芆
    されおいない半導䜓の領域䞭に、該反察䌝導圢の
    第の衚面領域が圢成されるように、半導䜓を第
    の䞍玔物のむオンに圓おる工皋を含む、半導䜓
    基板の䞀䞻衚面に圢成された反察䌝導圢の隣接領
    域を含むCMOSデバむスの補造方法。  特蚱請求の範囲第項に蚘茉された方法にお
    いお、第のマスク局は二酞化シリコン、窒化シ
    リコン及び二酞化シリコンの連続した局から成る
    こずを特城ずする方法。  特蚱請求の範囲第項に蚘茉された方法にお
    いお、第二のマスク材料はアルミニりムから成る
    こずを特城ずする方法。  特蚱請求の範囲第項に蚘茉された方法にお
    いお、第及び第のむオンビヌムはリンむオン
    から成り、第及び第のむオンビヌムはホり玠
    から成るこずを特城ずする方法。  特蚱請求の範囲第項に蚘茉された方法にお
    いお、第のビヌムの゚ネルギヌは10−200KeV
    の範囲にあり、第のビヌムの゚ネルギヌは40−
    100KeVの範囲にあり、第のビヌムの゚ネルギ
    ヌは30−100KeVの範囲にあり、第のビヌムの
    ゚ネルギヌは30−50KeVの範囲にあるこずを特
    城ずする方法。  特蚱請求の範囲第項に蚘茉された方法にお
    いお、衚面領域の䞍玔物濃床は0.5−×1016ã‚€
    オンcm3の範囲内にあり、タブ領域の残りの郚分
    の䞍玔物濃床は1015−1016むオンcm3の範囲内に
    あり、衚面領域の䞍玔物濃床は、各タブ領域の残
    りの郚分の䞍玔物濃床の少なくずも倍であるこ
    ずを特城ずする方法。
JP57040087A 1981-03-13 1982-03-13 Semiconductor device and method of producing same Granted JPS57162363A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/243,621 US4684971A (en) 1981-03-13 1981-03-13 Ion implanted CMOS devices

Publications (2)

Publication Number Publication Date
JPS57162363A JPS57162363A (en) 1982-10-06
JPH0352224B2 true JPH0352224B2 (ja) 1991-08-09

Family

ID=22919474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57040087A Granted JPS57162363A (en) 1981-03-13 1982-03-13 Semiconductor device and method of producing same

Country Status (2)

Country Link
US (1) US4684971A (ja)
JP (1) JPS57162363A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 MÃŒnchen Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導䜓集積回路装眮及びその補造方法
JPS6017945A (ja) * 1983-07-08 1985-01-29 Matsushita Electronics Corp 半導䜓装眮およびその補造方法
JPS6047457A (ja) * 1983-08-26 1985-03-14 Mitsubishi Electric Corp 半導䜓装眮
NL8303441A (nl) * 1983-10-07 1985-05-01 Philips Nv Geintegreerde schakeling met komplementaire veldeffekttransistors.
KR930010088B1 (ko) * 1985-04-24 1993-10-14 가부시Ʞ가읎샀 히닀찌섞읎꟞쇌 반도첎 Ʞ억장치와 ê·ž 제조방법
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
FR2607593B1 (fr) * 1986-11-28 1989-07-21 Thomson Cgr Sonde d'appareil a ultrasons a barrette d'elements piezo-electriques
JPS6410656A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導䜓装眮補造方法
JPH02168666A (ja) * 1988-09-29 1990-06-28 Mitsubishi Electric Corp 盞補型半導䜓装眮ずその補造方法
DE4214302C2 (de) * 1991-05-03 2000-01-13 Hyundai Electronics Ind Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
DE4244882C2 (de) * 1991-05-03 1999-06-24 Hyundai Electronics Ind Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
US5300797A (en) * 1992-03-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Coplanar twin-well integrated circuit structure
JPH0897163A (ja) * 1994-07-28 1996-04-12 Hitachi Ltd 半導䜓り゚ハの補造方法、半導䜓り゚ハ、半導䜓集積回路装眮の補造方法および半導䜓集積回路装眮
TW497165B (en) * 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
TW541605B (en) * 2000-07-07 2003-07-11 Hitachi Ltd Fabrication method of semiconductor integrated circuit device
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株匏䌚瀟ルネサステクノロゞ フォトマスクの補造方法
JP2002184669A (ja) 2000-12-14 2002-06-28 Hitachi Ltd 半導䜓集積回路装眮の補造方法
JP2002196470A (ja) 2000-12-26 2002-07-12 Hitachi Ltd フォトマスクの補造方法および半導䜓集積回路装眮の補造方法
JP2002202585A (ja) 2000-12-27 2002-07-19 Hitachi Ltd フォトマスクの補造方法および半導䜓集積回路装眮の補造方法
JP3827544B2 (ja) 2001-08-31 2006-09-27 株匏䌚瀟ルネサステクノロゞ 半導䜓集積回路装眮の補造方法
JP2003121977A (ja) * 2001-10-12 2003-04-23 Hitachi Ltd 半導䜓集積回路装眮の補造方法およびマスク
JP2003287875A (ja) * 2002-01-24 2003-10-10 Hitachi Ltd マスクの補造方法および半導䜓集積回路装眮の補造方法
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株匏䌚瀟ルネサステクノロゞ 半導䜓集積回路装眮の補造方法
DE10254473B4 (de) * 2002-11-21 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltung
US20060049464A1 (en) 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions
US9450053B2 (en) 2012-07-26 2016-09-20 Massachusetts Institute Of Technology Photonic integrated circuits based on quantum cascade structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821781A (en) * 1972-11-01 1974-06-28 Ibm Complementary field effect transistors having p doped silicon gates
JPS5910059B2 (ja) * 1975-08-29 1984-03-06 ゜ニヌ株匏䌚瀟 半導䜓装眮の補法
US4217149A (en) * 1976-09-08 1980-08-12 Sanyo Electric Co., Ltd. Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion
US4212100A (en) * 1977-09-23 1980-07-15 Mos Technology, Inc. Stable N-channel MOS structure
US4231055A (en) * 1977-11-16 1980-10-28 Tokyo Shibaura Denki Kabushiki Kaisha Complementary MOS transistors without an isolation region
JPS5552266A (en) * 1978-10-11 1980-04-16 Seiko Epson Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPS57162363A (en) 1982-10-06
US4684971A (en) 1987-08-04

Similar Documents

Publication Publication Date Title
JPH0352224B2 (ja)
US4616399A (en) Method of manufacturing an insulated gate field effect transistor
US4402761A (en) Method of making self-aligned gate MOS device having small channel lengths
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US4343080A (en) Method of producing a semiconductor device
EP0023528A1 (en) Double diffused transistor structure and method of making same
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
RU1830156C (ru) СпПсПб ОзгПтПвлеМО пПлупрПвПЎМОкПвых прОбПрПв
GB2038088A (en) Semiconductor structures
EP0020144B1 (en) Method of producing a semiconductor device
KR19990051079A (ko) 절연막 겜사식각을 읎용한 전력소자 제조방법
JPH0481327B2 (ja)
JPH02133929A (ja) 半導䜓装眮およびその補造方法
JP3228246B2 (ja) 半導䜓装眮の補造方法
KR0167231B1 (ko) 반도첎장치의 격늬방법
KR0151260B1 (ko) 필드산화막 형성방법
JPH0349236A (ja) トランゞスタの補造方法
JPH0481339B2 (ja)
JPS6156448A (ja) 盞補型半導䜓装眮の補造方法
JPH09129876A (ja) 半導䜓装眮の補造方法
JPH0766400A (ja) 半導䜓装眮及びその補造方法
JPH06188259A (ja) 半導䜓装眮の補造方法
JPS61212067A (ja) 半導䜓装眮の補法
JPH0629383A (ja) 半導䜓装眮の補造方法
JPS6346773A (ja) トランゞスタの補造方法