DE4214302C2 - Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen - Google Patents

Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Info

Publication number
DE4214302C2
DE4214302C2 DE4214302A DE4214302A DE4214302C2 DE 4214302 C2 DE4214302 C2 DE 4214302C2 DE 4214302 A DE4214302 A DE 4214302A DE 4214302 A DE4214302 A DE 4214302A DE 4214302 C2 DE4214302 C2 DE 4214302C2
Authority
DE
Germany
Prior art keywords
oxide layer
layer
well
portions
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4214302A
Other languages
English (en)
Other versions
DE4214302A1 (de
Inventor
Dai Hoon Lee
Hyung Lim Ji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910007187A external-priority patent/KR940009997B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Priority to DE4244882A priority Critical patent/DE4244882C2/de
Priority claimed from DE4244882A external-priority patent/DE4244882C2/de
Publication of DE4214302A1 publication Critical patent/DE4214302A1/de
Application granted granted Critical
Publication of DE4214302C2 publication Critical patent/DE4214302C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen.
Aus der US 4,684,971 ist ein Verfahren zur Herstellung einer CMOS-Struktur bekannt, bei dem die N-Wanne mit einer ersten Maske hergestellt wird, während die P-Wanne mittels einer wei­ teren Oxydmaske hergestellt wird.
Die US 4,975,757 beschreibt ein Verfahren, bei dem die N-Wanne und die P-Wanne mit Hilfe unterschiedlicher Photolackmasken hergestellt werden.
Generell haben CMOS-Strukturen P-Typ-Wannen- und N-Typ-Wannen- Strukturen, welche in einem Substrat ausgebildet sind. Derarti­ ge Halbleiterstrukturen sind als sogenannte Doppelwannen-Typ- Halbleiterstrukturen bekannt.
Beim bekannten Stand der Technik in Bezug auf Halbleiterstruk­ turen vom Doppelwannen-Typ tritt eine problematische Stufe auf der Oberfläche des Silizium-Substrates auf, so daß die Charak­ teristik der Halbleiterstruktur bzw. Einrichtung zerstört wer­ den kann, wenn die Feld-Oxyd-Schicht, welche auf einem N-Wan­ nen-Bereich aufgewachsen wurde, entfernt wird, nachdem der P- Wannen-Bereich auf einem Silizium-Substrat gebildet wurde.
Dementsprechend ist es Aufgabe der vorliegenden Erfindung, die­ ses obenstehend geschilderte Problem zu lösen und ein Verfahren bereitzustellen für die Herstellung einer CMOS-Struktur, welche Doppelwannen hat, wobei das Verfahren in der Lage ist, die auf dem Silizium-Substrat auftretende Stufe zu eliminieren.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
Für ein besseres Verständnis der Natur und der Vorteile der Erfindung wird Bezug genommen auf die nachfolgende detaillierte Beschreibung der Erfindung zusammen mit den beigefügten Zeich­ nungen. Es zeigen:
Fig. 1A bis Fig. 1D Prozeßschritte für die Herstellung einer CMOS- Struktur bzw. Einrichtung mit Doppelwannen zur Erläu­ terung der der Erfindung zugrundeliegenden Problema­ tik,
Fig. 2A bis Fig. 2D Prozeßschritte für die Herstellung einer CMOS- Struktur mit Doppelwannen ohne eine Stufe, welche auf dem Silizium-Substrat auftritt in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung.
Die jeweiligen Bezugszeichen, welche in der detaillierten, nachfolgenden Beschreibung Verwendung finden, bezeichnen die jeweiligen Bezugszeichen bei den beigefügten Zeichnungsteilen und sind bei sämtlichen Ansichten der Zeichnungen anwendbar.
Fig. 1A bis Fig. 1D repräsentieren Prozeßschritte für die Herstellung einer CMOS-Struktur mit Doppelwannen zur Erläute­ rung der der Erfindung zugrundeliegenden Problematik (sogenann­ ter interner Stand der Technik).
Unter Bezugnahme auf Fig. 1A wird eine Oxydschicht-Unterlage auf einem Silizium-Substrat 1 aufgebracht bzw. aufgewachsen gelassen und eine Nitridschicht 3 wird abgeschieden bzw. aufge­ bracht und eine Photolack-Schicht 4 wird darauf schrittweise beschichtet. Danach wird eine N-Wannen-Maskenstruktur ausgebil­ det durch Entfernen von Bereichen der Photolack-Schicht 4 und der Nitridschicht 3 um Stellen bzw. Bereiche auf der Oxyd­ schicht-Unterlage 2 zu belichten, wobei eine Ausricht-Marke 15A und ein N-Wannen-Bereich 2A ausgebildet wird. Danach wird eine N-Typ-Verunreinigung durch die Oxydschicht-Unterlage 2 in Be­ reiche des Silizium-Substrates 1, welche an der definierten Ausricht-Marke 15A und dem N-Wannen-Bereich 2A liegen, unter Verwendung der N-Wannen-Maskenstruktur implantiert.
Es sollte beachtet werden, daß die Ausricht-Marke 15 oberhalb einer Anriß- bzw. Aufrißlinie (scribe line) ausgebildet wird.
Fig. 1B illustriert eine Querschnittsansicht einer CMOS-Struk­ tur mit Doppelwannen, bei welcher Bereiche der Photolack- Schicht 4, welche in Fig. 1A dargestellt sind, entfernt sind, und eine Feld-Oxydschicht 5 auf und neben der belichteten Oxyd­ schicht-Unterlage 2 auf dem Silizium-Substrat 1 aufwachsen ge­ lassen wurde.
Bezugnehmend auf Fig. 1C, in Verbindung mit dem in Fig. 1B beschriebenen Verfahren, werden die verbleibenden Bereiche der Nitridschicht 3, welche in Fig. 1C dargestellt ist, entfernt und eine P-Typ-Verunreinigung durch die die Oxydschicht-Unter­ lage 2 in die Bereiche des Silizium-Substrates 1 implantiert mit Ausnahme der Bereiche des definierten Ausricht-Marke-Be­ reichs 15A und des N-Wannen-Bereichs 2A.
Fig. 1D stellt einen Querschnitt einer CMOS-Struktur bzw. Ein­ richtung mit Doppelwannen dar, bei welcher gezeigt wird, daß die implantierten N-Typ-Verunreinigungen und die P-Typ-Verun­ reinigungen, welche in Fig. 1C dargestellt sind, in das Sili­ zium Substrat 1 durch einen thermischen "Drive-in"-Prozeß bzw. Einlagerungsprozeß eindiffundiert werden und wobei ein N-Wan­ nen-Bereich 6 und ein P-Wannen-Bereich 7 ausgebildet wird in dem Silizium-Substrat 1; danach wird die Feld-Oxydschicht 5 und Oxydschicht-Unterlage 2 entfernt.
Jedoch, wie aus Fig. 1D zu entnehmen ist, tritt das Problem auf, daß eine Stufe auf der Oberfläche des Siliziumssubstrates 1 ausgeformt wurde, in welcher ein N-Wannen-Bereich 6 und ein P-Wannen-Bereich 7 ausgebildet wurde.
Die Fig. 2A bis 2D zeigen die Verfahrensschritte für die Herstellung einer CMOS-Struktur bzw. Einrichtung mit Doppelwan­ nen, ohne daß eine Stufe auf dem Silizium-Substrat 1 auftritt, in Übereinstimmung mit dem ersten Ausführungsbeispiel der vor­ liegenden Erfindung.
Bezugnehmend auf Fig. 2A wird eine dicke Oxydschicht 10 auf einem Silizium-Substrat 1 ausgebildet; danach wird eine erste Photolack-Schicht 11 bzw. Photoschutzschicht 11 auf der dicken Oxydschicht 10 beschichtet.
Danach werden die Bereiche der ersten Photolack-Schicht 11, in welchen ein Einstellungs-Schlüssel-Bereich 15A und ein N-Wan­ nen-Bereich 13A definiert werden, entfernt unter Verwendung ei­ ner N-Wannen-Maskenstruktur.
Als nächstes werden die Bereiche der dicken Oxydschicht 10 auf dem Substrat 1, welche an dem definierten Einstell-Schlüssel- Bereich 15A und dem N-Wannen-Bereich 13A angeordnet sind, ent­ fernt bis zu einem Grade, bei welchem die erwünschte Oxydtiefe von 50 nm bis 200 nm verbleibt, wobei eine dünne Oxydschicht 10' auf dem Silizium-Substrat 1 ausgebildet wird und es sollte beachtet werden, daß die Ausricht-Marke 15 oberhalb der Anriß- bzw. Aufrißlinie, welche in Fig. 2A illustriert ist, ausgebil­ det ist. Nachdem das vorstehende Verfahren abgeschlossen ist, wird eine N-Typ-Verunreinigung durch die belichteten Bereiche der dünnen Oxydschicht 10' in die Bereiche des Silizium-Sub­ strates 1 darunter implantiert.
Fig. 2B zeigt einen Querschnitt einer CMOS-Struktur bzw. Ein­ richtung, welche Doppelwannen hat, bei welcher dargestellt ist, daß die verbleibenden Bereiche der ersten Photolack-Schicht 11, welche in Fig. 2A dargestellt ist, auf der dicken Oxydschicht 10 sämtlich entfernt sind und eine zweite Photolack-Schicht 12 ist auf der gesamten Struktur aufgebracht bzw. beschichtet.
Danach wird der Bereich der zweiten Photolack-Schicht 12 mit der Ausnahme solcher Bereiche der zweiten Photolack-Schicht, welche oberhalb des definierten Ausricht-Marken-Bereichs 15A und des N-Wannen-Bereichs 13A angeordnet sind, entfernt unter Verwendung einer P-Wannen-Maskenstruktur.
Als nächstes werden Bereiche der dicken Oxydschicht 10 unter dem Bereich der zweiten Photolack-Schicht 12 entfernt bis zu einem Grade, bei welchem nur die erwünschte Tiefe verbleibt, wobei eine dünne Oxydschicht 10' ausgebildet wird.
Danach wird eine P-Typ-Verunreinigung durch die belichteten Bereiche der dünnen Oxydschicht 10' in das Substrat 10 an bzw. in dem definierten P-Wannen-Bereich 14A implantiert unter Ver­ wendung einer P-Wannen-Maskenstruktur.
Bezugnehmend auf Fig. 2C, ist der verbleibende Anteil der zweiten Photolack-Schicht 12 auf dem Bereich der dicken Oxyd­ schicht 10 und der dünnen Oxydschicht 10', welche in Fig. 2B dargestellt ist, entfernt.
Als nächstes wird die implantierte P-Typ-Verunreinigung und die N-Typ-Verunreinigung in das Silizium-Substrat 1 durch einen thermischen "Drive-in"-Prozeß eindiffundiert und dabei ein P- Wannen-Bereich und ein N-Wannen-Bereich 13 in dem Silizium-Sub­ strat 1 ausgebildet. An dieser Stelle sollte Beachtung finden, daß eine Oxydschicht 10A auf und neben der dünnen Oxydschicht aufgewachsen wurde und es wurde ebenfalls eine Oxydschicht 10A weiterhin auf der dicken Oxydschicht 10 aufgewachsen, wie in Fig. 2C dargestellt.
Fig. 2D zeigt eine Querschnittdarstellung einer CMOS-Struktur bzw. CMOS-Einrichtung mit Doppelwannen, bei welcher dargestellt wird, daß sämtliche der Oxydschichten 10, 10A, 10' entfernt wurden und dabei ein P-Wannen-Bereich 14 und ein N-Wannen-Be­ reich 13 in dem Silizium-Substrat 1 ausgebildet wurden, ohne daß eine Stufe aufgetreten ist.

Claims (2)

1. Verfahren für die Herstellung einer CMOS-Struktur, welche Doppelwannen aufweist, mit folgenden Schritten:
Bereitstellen eines Silizium-Substrates;
sequentielles Aufbringen einer dicken Oxydschicht und Be­ schichten des Silizium-Substrates mit einer ersten Photo­ lack-Schicht;
Ausbilden einer N-Wannen-Maskenstruktur durch Entfernen eines Anteils der ersten Photolack-Schicht, um Bereiche der dicken Oxydschicht darunter zu belichten, und Ätzen in diese Bereiche der dicken Oxydschicht, bis dieselbe zu einer erwünschten Tiefe reduziert ist, wobei eine Aus­ richt-Marke und ein N-Wannen-Bereich definiert wird, und Formen einer dünnen Oxydschicht auf diesen Bereichen;
Durchführen eines N-Typ-Verunreinigungs-Implantationspro­ zesses durch die belichteten Bereiche der dünnen Oxyd­ schicht in die Bereiche des Silizium-Substrates, welche an der definierten Ausricht-Marke und dem N-Wannen-Bereich angeordnet sind, unter Verwendung der N-Wannen-Masken­ struktur;
Entfernen der ersten Photolack-Schicht-Anteile, welche auf der dicken Oxydschicht verblieben sind, Beschichten der gesamten Struktur mit einer zweiten Photolack-Schicht;
Formen einer P-Wannen-Maskenstruktur durch Entfernen von Anteilen der zweiten Photolack-Schicht, mit Ausnahme der Anteile der zweiten Photolack-Schicht, welche über der definierten Ausricht-Marke und dem N-Wannen-Bereich ange­ ordnet sind, um einen Anteil der dicken Oxydschicht zu belichten, und danach Ätzen in diese Schicht, bis dieselbe auf die erwünschte Tiefe reduziert ist, wobei ein P-Wan­ nen-Bereich definiert wird, und Festlegen einer dünnen Oxydschicht auf diesem Bereich;
Durchführen eines P-Typ-Verunreinigungs-Implantationspro­ zesses durch die belichteten Anteile der dünnen Oxyd­ schicht in die Bereiche des Silizium-Substrates, welche in dem definierten P-Wannen-Bereich angeordnet sind, unter Verwendung der P-Wannen-Maskenstruktur;
Entfernen der verbleibenden Anteile der zweiten Photolack- Schicht;
Ausbilden eines N-Wannen-Bereiches und eines P-Wannen-Be­ reiches in dem Substrat durch Diffusion der N-Typ-Verun­ reinigung und der P-Typ-Verunreinigung in das Substrat hinein durch einen "Drive-In"-Prozeß; und
Entfernen der zwei Oxydschichten, welche jeweils auf und in der Nähe der dünnen Oxydschicht und auf der verbleiben­ den dicken Oxydschicht aufgewachsen sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausricht-Marke eine Dicke von 50 nm bis zu 200 nm aufweist.
DE4214302A 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen Expired - Lifetime DE4214302C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4244882A DE4244882C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910007187A KR940009997B1 (ko) 1991-05-03 1991-05-03 Cmos의 단차없는 두개의 웰 제조방법
DE4244882A DE4244882C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Publications (2)

Publication Number Publication Date
DE4214302A1 DE4214302A1 (de) 1992-11-05
DE4214302C2 true DE4214302C2 (de) 2000-01-13

Family

ID=25921930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4214302A Expired - Lifetime DE4214302C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Country Status (1)

Country Link
DE (1) DE4214302C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69332006T2 (de) * 1992-03-25 2002-11-28 Texas Instruments Inc Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
US5300797A (en) * 1992-03-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Coplanar twin-well integrated circuit structure
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
US4975757A (en) * 1977-07-04 1990-12-04 Kabushiki Kaisha Toshiba Complementary semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975757A (en) * 1977-07-04 1990-12-04 Kabushiki Kaisha Toshiba Complementary semiconductor device
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices

Also Published As

Publication number Publication date
DE4214302A1 (de) 1992-11-05

Similar Documents

Publication Publication Date Title
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE1080697B (de) Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE19727492B4 (de) Verfahren zur Herstellung eines Komplementär-Metalloxid-Halbleiterbauelements
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE10246682A1 (de) Halbleiter-Vorrichtung
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE4214302C2 (de) Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
DE19606682A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE3621351C2 (de) Verfahren zur Herstellung eines implantierten Widerstandes sowie nach diesem Verfahren hergestellter Widerstand
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2945854A1 (de) Ionenimplantationsverfahren
DE2453528C2 (de) Maskierungsverfahren
DE4244882C2 (de) Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
DE19608211A1 (de) Verfahren zur Ausbildung von Metallkontakten in Halbleitereinrichtungen
EP0843888B1 (de) Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE3715092A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE3015101A1 (de) Verfahren zur herstellung eines feldeffekttransistors mit isolierter gate-elektrode und durch ein derartiges verfahren hergestellter transistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4244882

AH Division in

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right