DE2153103B2 - Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung integrierter Schaltungsanordnungen mit jeweils eine Source- und eine Drain-Elektrode aufweisenden Gate-Halbleiterbauelementen in Halbleiterplättchen mit einer ebenen Oberfläche, wobei auf der ebenen Oberfläche eine Maskierschicht aufgebracht und in dieser wenigstens eine Öffnung gebildet wird, um aktive Zonen in den Halbleiterbauelementen durch Eindiffusion von geeigneten Dotierstoffen zu bilden.

Des weiteren befaßt sich die Erfindung mit nach dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltungsanordnungen mit einer Vielzahl von in einem Halbleiterkörper gebildeten Halbleiterbauelementen, wobei direkt von einer aktiven Zone eines Halbleiterbauelements zu einem anderen Halbleiterbauelement ein Leitbahnelement verläuft.

Auf dem Gebiet der Halbleiterbauteile sind Feldeffekt-Halbleiterbauteile, ζ. B. MOS-Halbleiterbauelemente (Metalloxid-Halbleiter), MNS-Halbleiterbauteile (Metall-Nitrid-Halbleiter) und MIS-HaIbleiterbauteile (Metall-Isolator-Halbleiter), von zunehmender Wichtigkeit geworden. Solche Bauteile werden gegenwärtig für integrierte und logische Schaltungen sowie für Speicheranordnungen verwendet, bei denen eine große Zahl von kleinen Bauelementen auf einem einzigen Halbleitersubstrat oder -scheibchen angeordnet sind. Diese Schaltungen werden üblicherweise als integrierte Schaltungen bezeichnet und können Bauteile für eine Anzahl unterschiedlicher Funktionen, z. B. für Speicherung, Decodierung usw., aufweisen. Die Betriebssicherheit und die Ausbeute beim Herstellungsprozeß, d. h. die Vermeidung von Ausschuß, ist hierbei ein schwieriges Problem. Eine typische Speicheranordnung kann beispielsweise mehrere tausend aktive Bauelemente pro Flächeneinheit bei lOO°/oiger Ausbeute, d. h. ohne Ausfall eines aktiven Bauelements, erfordern. Mit dieser Ausbeute ist die erreichbare Packungsdichte (z. B. Bauelemente/ Fläche) verknüpft. Wenn höhere Packungsdichten möglich sind, kann gezeigt werden,, daß solche höheren Packungsdichten nicht notwendigerweise die Schadensanfälligkeit erhöhen (d. h. die Ausbeute vermindern). Es ist also ersichtlich, daß höhere Pakkungsdichten zu größeren Ausbeuten führen. Die Er-

äelung höherer Packungsdichten ist deshalb ein wesentlicher Faktor zur Erzielung hoher Ausbeuten und wirtschaftlicher Herstellung solcher Schaltungsanordnungen. Die vorliegende Erfindung ist auf ein Verfahren und eine Anordnung zur Schaffung höherer Packungsdichten gerichtet.

Eine Ausführungsform eines Feldeffekt-Halbleiterbauteils, welches im folgenden im einzelnen erörtert wird, wird als Siliziuin-Gate-Feldsffekt-Halbleiterbauteil bezeichnet, wobei unter anderem auch ic die Bezeichnung MIS-Halbl:;iterbauteil (Metall-Isolator-Halbleiterbauteil) verwendet worden ist. Es soll von Anfang an festgehalten werden, daß, obwohl die folgenden Erörterungen insbesondere auf Silizium-Gate-Halbleiterbauteile bezogen sind, die Bezugnähme auf solche Halbleiteibauteile nur zu Erörterungszwecken "'folgt und ein großer Teil der aufgezeigten Vorteile auf andere Ausführungsformen von Halbleiterbauteilen und ganz allgemein auf integrierte Schaltungen übertragbar ist. eine Vorveröffentlichung, die sich mit solchen Bauteilen befaßt, ist das USA.-Patent 34 75 234.

Bei den bekannten Siliziuin-Gate-Halbleiterbauteilen besteht der Aufbau üblicherweise aus einem ebenen Siliziumscheibchen, in dem eine Source- und eine Drain-Elektrode gebildet sind, die durch einen Kanal getrennt sind, auf dem durch eine Isolierschicht auf Abstand gehalten eine zwischen der Source- und Drain-Elektrode liegende Gate-Elektrode angeordnet ist. Die Isolierschicht besteht üblicherweise aus Siliziumoxid (SiO₂) und die Gate-Elektrode ist auf dieser Siliziumoxidschicht unter Zwischenschaltung einer Trennschicht aus einem Nitrid (z. B. Si_sN₄) gebildet Die Bildung solcher aus Source-, Drain- und Gate-Elektroden zusammengesetzten Halbleiterbauteilen wurde beim bekannten Stand der Technik durch aufeinanderfolgendes Abscheiden (z. B. Vakuumabscheidung oder Aufwachsen) von Schichten aus Siliziumoxid, Nitrid und Silizium über der gesamten Oberfläche des Siliziumscheibchens erreicht. Anschließend wurde unter Anwendung von photolithographischen Verfahren ein Teil der oberen Siliziumschicht weggeätzt, um das Gebiet des Bauteils im wesentlichen zu bilden, wodurch das Nitrid in diesem Gebiet freigelegt wurde. Hierauf folgte die Aufbringung einer Siliziumschicht auf dem gesamten Gebiet. Als nächstes wurde eine Photomaskierung und eine nachfolgende Ätzung durchgeführt, wobei die Schichten aus Silizium, Nitrid und Oxid selektiv entfernt wurden, wobei die Gate-Elektrode gebildet und die Source- und Drain-Gebiete freigelegt wurden. Nicht vor d'esem, dem Eindiffundieren von Dotierstoffen in das Scheibchen zur Bildung der Source- und Drain-Elektrode vorausgehenden Schritt wurde die Oberfläche des Scheibchens überhaupt freigelegt. Die Fachleute auf diesem Gebiet betrachteten es als unumgänglich notwendig, die Scheibchenoberfläche während eines wesentlichen Teils des Herstellungsverfahrens zu schützen und die Einwirkung der Umgebungsatmo-Sphäre und anderer Verfahrensschritte auf die freigelegte Oberfläche zu vermeiden, um eine nachteilige Auswirkung auf die Produktionsausbeute und die Eigenschaften der Halbleiterbauteile zu verhindern. Dieser Schutz während des Herstellvorgangs war einer der Hauptvorteile, der für die Silizium-Gate-Technologie geltend gemacht wurde. In neueren Veröffentlichungen (USA.-Patent 34 75 234 und IEEE-Spectrum, Bd. 6 11969], Nr. 10, S. 28 bis 35) wurde festgestellt, daß der frühe Schutz des empfindlichen, dünnen Isoliergebiets durch die Silizium-Gate-Elektroden die Möglichkeiten von Beschädigung während nachfolgender Herstellungsschritte vermindert.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltungsanordnungen mit einer Vielzahl von Einzelbauelementen auf einem Halbleiterplärtchen anzugeben, durch das erheblich höhere Packungsdichten der Einzelbauelemente in der Schaltungsanordnung als mit dem bekannten Verfahren erreicht werden können, ohne daß hierbei die Produktionsausschußquote erhöht würde.

Ausgehend von einem Verfahren der eingangs erwähnten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß auf der Maskierschicht und in der gebildeten öffnung ein Kontakt- und Leitbahnmaterial abgeschieden wird, welches für die zur Bildung der dotierten Zonen verwendeten Dotierstoße erheblich durchlässiger ist, als die Maskierschicht; daß Kontakt- und Leitbahnmaterialschicht mit einem Muster solcher Form versehen wird, daß sie von der zu bildenden Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements zu einem anderen Halbleiterbauelement verläuft; und daß schließlich ein Dotiersioff durch die öffnung in der Maskierschicht in das Halbleiterscheibchen eindiffundiert wird, so daß sowohl im Gebiet unterhalb des Kontakts als auch in dessen Nähe eine dotierte Zone gebildet wird, welche die Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements bildet. Entgegen den bisher von den Fachleuten als vorteilhaft bezeichneten Verfahrensweisen wird erfindungsgemäß also ein Abschnitt des Halbleiterkörpers oder -substrate freigelegt, auf dem vor der Bildung von Bauteilen oder Elementen vor. Bauteilen ein Kontakt hergestellt werden soll, und der elektrische Kontakt wird auf dem freiliegenden Gebiet angeordnet. Das für den Kontakt verwendete Material ist so gewählt, daß es den Aufbau eines Bauteils oder Bauelements durch Eindiffusion entsprechender Dotierstoffe nicht wesentlich behindert. Vorzugsweise wird für das Kontaktmaterial das gleiche Material verwendet, das für einen Teil des Aufbaus eines benachbarten Bauelements verwendet wird. Bei einem Silizium-Gate-Halbleiterbauteil wird beispielsweise die Gate-Elektrode eines benachbarten Bauelements wenigstens zum Teil aus Silizium hergestellt. Anschließend wird die Verbindungsleitung zwischen dem Kontakt und dem benachbarten Bauelement unter Verwendung photolithographischer Verfahren gebildet und die Gate-Elektrode ebenso wie andere aus dem gleichen Material gebildete Bauelemente werden gleichzeitig hergestellt. Im Falle des erwähnten Silizium-Gate-Halbleiterbauteils werden die Anschlußkontakte, die Leitbahnen und zum Teil die Gate-Elektroden gleichzeitig gebildet. Im Anschluß daran wird die Leitfähigkeit der Gate-Elektroden, der Leitbahnen und der Kontakte erhöht und die Source- und Drain-Elektroden werden durch eine geeignete Dotierbehandlung, z. B. durch Eindiffusion eines geeigneten P-Dotierstoffs (z. B. Bor) oder N-Dotierstoffs (z. B. Phosphor) zumindest teilweise durch die Kontakte hindurch gebildet. Das erfindungsgemäße Verfahren ermöglicht dabei die Herstellung integrierter Schaltungen mit erhöhten Pakkungsdichten ohne Verringerung bisher erzielter Produktionsausbeuten.

Die Erfindung ist in der folgenden Beschreibung zusammen mit der Oberfläche 18 den zusätzlichen eines Ausführungsbeispiels in Verbindung mit der Gate-Aufbau bildenden Schichten (z. B. Si₃N₄ und Zeichnung näher erläutert, und zwar zeigt Si) vollständig bedeckt und geschützt zu halten, bis Fig. 1 eine vereinfachte Schnittansicht eines Ab- die Oberfläche vor der Bildung der Source- und Schnitts eines Halbleiterbauteils in verschiedenen 5 Drain-Elektrode freigelegt wurde. Bei den meisten Herstellungsstufen, und bekannten Verfahren war es üblich, zunächst eine Fig. 2 eine perspektivische Ansicht eines Ab- dünne Oxidschicht, ein Nitrid und eine dicke Oxidschnitts eines nach dem erfindungsgemäßen Verfah- schicht aufzubringen, bevor irgendein Photomaskierren hergestellten Halbleiterbauteils. schritt erfolgte. Erfindungsgemäß wird die Oxid-Aus Fig. la geht hervor, daß das Substrat oder io schicht 20 zum Freilegen der Oberfläche 18 des Halbleiterscheibchen 10 vorzugsweise aus einem Scheibchens 10 selektiv in den Gebieten entfernt, wo monokristallin (z. B. 111) orientierten Silizium be- sie über Abschnitten liegt, in denen ein Bauelement steht, ausgeschnitten und geläppt und mit einem be- oder ein Teil eines Bauelements gebildet werden soll kannten Poliergsmisch, z. B. einem mit Jod gesättig- (Fig. 1 c). Im vorliegenden Ausführungsbeispiel ten Gemisch aus Fluorwasserstoff-, Salpeter- und »5 wird eine öffnung 22 in dem Gebiet gebildet, wel-Essigsäure, poliert ist. Eine dicke Siliziumoxidschicht ches die Umgebung einer anschließend zu bildenden 12 (z. B. aus SiO₂) kann bei relativ hohen Tempera- Source- oder Drain-Elektrode eines Silizium-Gateturen (z. B. 1050° C) auf dem Scheibchen aufge- Halbleiterbauteils abdeckt. Diese öffnung wird durch \ wachsen oder abgeschieden sein. Die Schichtdicke das im vorstehenden in Verbindung mit der Bildung '. kann von 100 bis zu mehreren tausend A variieren. 20 der öffnung 16 erläuterte Photomaskierverfahren ge- } Eine geeignete Dicke liegt jedoch in der Größen- bildet. ] Ordnung von 1 μΐη. Es ist bekannt, daß die Schicht In F i g. 1 d ist eine Siliziumschicht 24 auf der ge- j 12 auch durch andere Verfahren, wie beispielsweise samten Oberfläche aufgebracht. Diese Schicht kann \ die Spaltung von Tetraäthoxysilan oder durch durch bekannte Aufdampfverfahren, durch pyroly- j Plasmaverfahren, wie sie beispielsweise im US-Patent 25 tische Abscheidung von SiC₄ und H₂, durch katho-32 87 243 beschrieben sind, hergestellt werden disches Aufsprühen oder mit anderen bekannten ; kann. Verfahren abgeschieden werden. Das US-Patent \ Als nächstes werden die Gebiete für die Source- 31 72 792 beschreibt ein Verfahren zur Bildung einer \ und Drain-Elektroden der fertigen Vorrichtung und Siliziumschicht. Die Siliziumschicht 24 berührt die > die eventuellen Kanalbereiche durch einen Photo- 30 Oberfläche 18 des Scheibchens 10 durch die öffnung \ maskierschritt begrenzt. Dies kann mit bekannten 22 und erstreckt sich über die Oxidschicht 12, so daß \ Photomaskenverfahren erfolgen. Beispielsweise wird sie auch auf der dünnen Oxidschicht eines benach- f eine Photolackschicht auf der Oberfläche der Oxid- harten Bauteils liegt, bei welcher die Gate-Elektrode \ schicht 12 mittels einer Spritzapparatur oder einer gebildet werden muß, so daß der Kontakt, die Lei- ] anderen Photolackaufbringvorrichtung aufgetragen. 35 terbahn und die zuletzt erwähnte Gate-Elektrode ein ] Das Scheibchen wird dann in einer Scheibchen- durchgehendes, d. h. einstückiges Eleme.nt sind. Es \ trockenmaschine bei einer Geschwindigkeit von bei- ist festzuhalten, daß die Schicht 24 in dem Bereich, spielsweise 15 000 UPM zentrifugiert, um eine in dem sie die Oberfläche 18 des monokristallinen gleichmäßige Beschichtung einer geeigneten Dicke Scheibchens 10 berührt, ebenfalls in Form von zu erhalten. Das mit dem Photolack beschichtete 4° monokristallinem Silizium vorliegen wird. In den die Scheibchen kann dann durch geeignete Trockenver- Oxidschichten 12 und 20 überdeckenden Gebieten fahren weiter getrocknet werden. Mit der gebildeten liegt das Silizium der Schicht 24 in polykristalliner Photolackschicht wird das Scheibchen in enger An- Form vor. Im bevorzugten Ausführungsbeispiel der lage an eine geeignete Photomaske hohen Auf- Erfindung wird zwischen den Siliziumschichten 24 lösungsvermögens angedrückt und mit einem gebün- 45 und den Oxidschichten 12 und 20 keine Siliziumdelten ultravioletten Lichtstrahl belichtet. Durch die Nitrid-Schicht gebildet. Es liegt jedoch im Rahmen Photomaske wird die Photolackschicht so belichtet, des Erfindungsgedankens, solche Zwischenschichten daß die Oxidschicht 12 in der Nachbarschaft der vorzusehen.

Gebiete 14 nach dem Entwickeln unbedeckt ist. Die Die Siliziumschicht 24 wird dann einer Photo-Entwicklung des Photolacks erfolgt in bekannter 50 maskierbehandlung unterzogen, um das gesamte SiIi-Weise, beispielsweise durch Eintauchen in eine ge- zium mit Ausnahme des die Gate-Elektrode, die eignete Lösung, durch Spülen und Härten in einer Kontakte und die Leiterbahnen bildenden Materials Azetonlösung und anschließendes Nachbrennen. zu entfernen und um die dünne Oxidschicht an den Nach dem Entwickeln des Photolacks wird die frei- Stellen zu öffnen, wo sie nicht von Silizium bedeckt gelegte Süiziumoxidschicht 12 durch Ätzen entfernt, 55 ist Kein Silizium liegt über der dünnen Oxidschicht so daß öffnungen 16 gebildet werden und die Ober- 20 im Bereich von zu bildenden Source- und Drainfläche 18 des Scheibcheds 10 freigelegt wird Elektroden. In anderen Fällen wird die dünne Oxid-(Fi g. 1 b). Nach dem Bilden der öffnung 16 und schicht auch dort entfernt, wo im Scheibchen 10 eindem Entfernen der Oxidschicht 12 zur Freilegung diffundierte Widerstände gebildet werden sollen. Bei der Oberfläche 18 erfolgt erneut ein Oxidicarbeits- So Betrachtung der Fig. Ie ist zu berücksichtigen, daß schritt, wie er im vorstehenden in Verbindung mit die Siliziumschicht 24 in einer einfachen und schemader Bildung der Schicht 12 beschrieben wurde. In tischen Form dargestellt ist, wobei es den Anschein diesem Fall wird jedoch eine dünne Oxidschicht 20 hat, daß sie die dünne Oxidschicht 20 in der Nachauf der Oberfläche 18 im Gebiet der öffnung 16 barschaft der Source- und Drain-Elektrode übererzeugtdie eine Dicke in der Größenordnung von 65 deckt, während sie in Wirklichkeit von der Sourceetwa 0,1 μΐη hat Die dünne Oxidschicht 20 bildet und Drain-Elektrode entfernt ist (Fig.2). Die im· schließlich einen Teil des Gate-Aufbaus. Gebiet der Source- und Drain-Elektrode liegende Bei den bekannten Verfahren war es üblich, die dünne Oxidschicht wird freigelegt und kann abge-

ätzt werden, wobei öffnungen 30 sowie öffnungen 32 und 34 gleichzeitig gebildet werden (F i g. 1 f).

Im folgenden wird noch einmal auf die Formung der Siliziumschicht 24 durch die Photomaskierbehandlung zurückgekommen, wie sie in F i g. 1 e gezeigt ist. Die Entfernung des überschüssigen Siliziums führt zur Bildung einer Gate-Elektrode 36 und einer Leiterbahn 38, die einen Kontakt 40 einschließt und bis zur Gate-Elektrode 42 des nächsten Bauelements verläuft. Die Formung dieser Siliziumschicht erfolgt unter Anwendung von Photomaskier- und Ätzbehandlungen, wie sie im vorstehenden erläutert wurden. Das nach der Aufbringung des Photolacks freigelassene Silizium wird mit einer geeigneten Ätzlösung, z. B. einem mit Jod gesättigten Gemisch aus Fluorwasserstoff-, Salpeter- und Essigsäure, weggeätzt. Dabei ist festzuhalten, daß bei der Bildung der Gate-Elektrode eine automatische Ausrichtung erfolgt, was bedeutet, daß die Photomaske für das Ätzen der Gate-Elektrode nicht unbedingt ao sehr genau ausgerichtet werden muß. Das einzige wesentliche Erfordernis bei der Ausrichtung der Photomaske besteht darin, daß das Gate-Gebiet irgendwo über der dünnen Oxidschicht liegt. Durch die Formung der Siliziumschicht wird die Konfiguration des Gate-Aufbaus und der resultierenden Bauelemente sichtbar (F i g. 1 e).

Sobald die Siliziumschicht 24 zu einer Gate-Elektrode, einem Kontakt und einem Leitbahnmuster geformt ist, wird die darunterliegende dünne Oxidschicht 20 im Bereich der zu bildenden Source- und Drain-Elektroden freigelegt. Die freigelegte darunterliegende SiOg-Schicht 20 kann mit Ammoniumhydrogenfluorid entfernt werden, wodurch die Oberfläche 18 des Siliziumscheibchens 10 auf jeder Seite der Gate-Elektrode 36 mit Ausnahme der Stellen freigelegt wird, wo die Siliziumschicht 24 bereits einen Kontakt 40 mit dem Siliziumscheibchen 10 gebildet hat. Auf diese Weise werden die öffnungen 30, 32 und 34 gebildet, welche das Scheibchen 10 freilegen. Diese öffnungen ermöglichen es, ausgewählte Dotierstoffe in das Scheibchen 10 einzudiffundieren, so daß Source- und Drain-Gebiete 44, 46 und 48 gebildet werden können. Der Siliziumkontakt 40 bildet im Vergleich zu Siliziumdioxid keine starke Sperrschicht für solche ausgewählten Dotierstoffe, so daß die Dotierstoffe durch den Kontakt 40 hindurchtreten und ein Source- oder Drain-Gebiet 50 bilden können.

Es wird eine Diffusionsbehandlung vorgenommen, in welcher die Source-, Drain- und Gate-Elektroden, der Siliziumkontakt und die Leitbahnen vervollständigt werden. Dabei ist festzuhalten, daß die genaue Anordnung der Source- und Drain-Übergänge relativ zur Gate-Elektrode zur Erzeugung einer bestimmten, jedoch minimalen Überdeckung sichergestellt ist, weil die Diffusionsbehandlung nach der Anordnung der Gate-Elektrode erfolgt. Zusätzlich werden die Gate-Elektroden, der Kontakt und die Leitbahnen ausreichend mit Dotterstoffen dotiert, so daß sie eine verbesserte Leitfähigkeit erhalten. Nach der Dotierung haben der Kontakt 40, die Gate-Elektroden 36 und 42 und die Leitbahn 38 typischerweise einen spezifischen Flächenwiderstand von weniger als O/Quadrat Typische Diffusionsbehandlungen

sind in einer Vielzahl von Druckschriften, z. B. US-Patent 30 66 052 beschrieben.

Der Aufbau der erfindungsgemäßen Bauteile kann so getroffen sein, daß in einem P-leitenden Silizium N-leitende Source- und Drain-Elektroden gebildet werden, jedoch können auch Anordnungen mit umgekehrten Leitfähigkeitsverhältnissen hergestellt werden, indem ein N-leitendes Substrat und an Stelle eines N-Dotierstoffes wie Phosphor ein P-Dotierstoff, wie beispielsweise Bor, verwendet werden. Fig. If zeigt ein Scheibchen bei dieser Herstellungsstufe.

Nach der Diffusionsbehandlung ist der Aufbau des Bauteils mit Ausnahme der notwendigen Verbindungsleitungen und der Passivierung fertig. Eine Schicht aus Siliziumdioxid, Glas oder einem anderen Isoliermaterial wird auf der gesamten Oberfläche abgeschieden. In diese aufgebrachte Siliziumdioxidschicht werden an all den Stellen öffnungen mittels des Photoverfahrens eingeätzt, an denen em Kontakt zwischen der nachfolgend aufgebrachten Metallschicht und dem darunterliegenden Sihziumscheibchen oder einer abgeschiedenen Siliziumschicht erforderlich ist. Auf die Oberfläche wird Aluminium aufgedampft, so daß es in diese öffnungen eintritt, und die gewünschten Leitbahnmuster werden mittels einer weiteren Photomaskierbehandlung erzeugt. Es ist erforderlich, das Bauteil sowohl gegen mechanische Beschädigung ihres Leitbahnmusters als auch gegen Verunreinigung zu schützen. Zu diesem Zweck kann eine weitere Glasschicht auf der Scheibchenoberfläche aufgebracht und mittels einer nachfolgenden Photomaskierbehandlung mit einem Muster versehen und geätzt werden, um die Anschlußstellen freizulegen, an denen die zur Herstellung von Kontakt mit dem Aluminium-Leitbabnmuster dienenden Anschlußdrähte befestigt werden müssen. Andere Behandlungsschritte, wie beispielsweise Anlaß- und Legierungsschritte, können in bekannter Weise durchgeführt werden. Sämtliche dieser nachfoleenden Behandlungsschritte dienen hauptsächlich der Bildung einer Verbindungsschicht und dem Schutz des Bauteils.

In F i g. 2 ist in der in F i g. 1 f gezeigte Bauteil k einer vereinfachten perspektivischen Ansicht dargestellt. Der Bauteil umfaßt ein Scheibchen aus monokristallinem P-leitenden Silizium 10, mit N-leitenden eindiffundierten Gebieten 48 und 50. Eine dicke Iso lierschicht 12 überdeckt einen wesentlichen Abschnit des Scheibchens 10 (10 000 A). Eine dünnere Isolier schicht 20 liegt zwischen den Source- und Drain-Elektroden 48 und 50 und überdeckt sie etwas (1000 A). Eine Gate-Elektrode 36 ist deckungsgleid auf der dünnen Isolierschicht 20 aufgebaut und be steht vorzugsweise aus Silizium, in welches geeigne ausgewählte Dotierstoffe zur Erhöhung der Leitfähig keit eingebracht sind. Auf dem Elektrodengebiet 5( ist ein Kontakt 40 gebildet, mit dem einstückig eü Leitbahnelement 38 zusammenhängt, welches da Gebiet 50 an ein anderes Bauelement, z. B. die Gate Elektrode eines benachbarten Bauelements an schließt Der Kontakt 40, Die Leitbahn 38 und dii Gate-Elektrode des benachbarten Bauelements (ζ. Β die Gate-Elektrode dieses Bauelements) sind samt lieh aus dem gleichen Material in zusammenhängen der Form hergestellt, wobei Silizium bevorzugt wird

Hierzu 1 Blatt Zeichnungen 509510/18

711

Claims (10)

Patentansprüche:

1. Verfahren zur Herstellung integrierter Schaltungsanordnungen mit jeweils eine Source- und eine Drain-Elektrode aufweisenden Gate-Halbleiterbauelementen in Halbleiterplättchen mit einer ebenen Oberfläche, wobei auf der ebenen Oberfläche eine Maskierschicht aufgebracht und in dieser wenigstens eine öffnung gebildet wird, um aktive Zonen in den Halbleiterbauelementen durch Eindiffusion von geeigneten Dotierstoffen zu bilden, dadurch gekennzeichnet, daß auf der Maskierschicht und in der gebildeten öffnung ein Kontakt- und Leitbahnmaterial abgeschieden wird, welches für die zur Bildung der dotierten Zonen verwendeten Dotierstoffe erheblich durchlassiger ist, als die Maskierschicht; daß die Kontakt- und Leitbahnmaterialschicht mit einem Muster solcher Form versehen wird, daß sie von der zu bildenden Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements zu einem anderen Halbleiterbauelement verläuft; und daß schließlich ein Dotierstoff durch die öffnung in der Maskierschicht in das Halbleiterscheibchen eindiffundiert wird, so daß sowohl im Gebiet unterhalb des Kontakts als auch in dessen Nähe eine dotierte Zone gebildet wird, welche die Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements bildet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleiterplättchen ein Siliziumscheibchen verwendet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Leitbahnmaterial Silizium verwendet wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Maskiermatcrial Siliziumdioxyd verwendet wird.

5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem mehrere Silizium-Gate-Halbleiterbauelemente in der integrierten Schaltung gebildet werden, von denen jedes Bauelement eine Source-, Drain- und Gate-Elektrode aufweist, dadurch gekennzeichnet, daß beim Umformen des Leitbahnmaterials zu einem Muster in diesem gleichzeitig ein Kontakt an eines der Bauelemente eingeformt wird, so daß dieses Bauelement mit der Gate-Elektrode eines benachbarten Bauelements verbunden wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß gleichzeitig Dotierstoffe in das Leitbahn- und Kontaktmaterial eindiffundiert werden.

7. Verfahren nach Anspruch 5 und 6, dadurch gekennzeichnet, daß die Dotierstoffe gleichzeitig auch in die Gate-Elektrode eindiffundiert werden.

8. Integrierte Schaltungsanordnung mit einer Vielzahl von in einem Halbleiterkörper gebildeten Halbleiterbauelementen, wobei direkt von einer aktiven Zone eines Halbleiterbauelements zu einem anderen Halbleiterbauelement ein Leitbahnelement verläuft, dadurch gekennzeichnet, daß die aktive Zone ein Bestandteil des Halbleiterbauelements (48, 20, 36, SO) bildende diffundierte Siliziumzone (50) ist, und daß das Leitbahnelement (38) direkt mit einer polykristallinen Siliziumzone des anderen Halbleiterbauelements verbunden ist.

9. Integrierte Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß das Leitbahnelement (38) aus Silizium besteht, daß die Zone (50) des ersten Bauelements (48, 20, 36, 50) die Source- oder Drain-Elektrode eines Gate-Halbleiterbauelements ist, und daß das andere Bauelement (44,46) ein Silhium-Gate-Halbleiterbauelement ist, an dessen Silizium-Gate-Elektrode (42) das Leitbahnelement (38) direkt angeschlossen ist.

10. Integrierte Schaltungsanordnung nach Anspruch 8 und 9, dadurch gekennzeichnet, daß im Halbleiterkörper eine Vielzahl von Gate-Halbleiterbauelementen vorgesehen ist, von denen jedes eine separate, im Halbleiterkörper gebildete Source- und Drain-Elektrode und eine isoliert, mit Abstand oberhalb und zwischen den Source- und Drain-Elektroden angeordnete Gate-Elektrode aufweist