DE19608211A1 - Verfahren zur Ausbildung von Metallkontakten in Halbleitereinrichtungen - Google Patents

Verfahren zur Ausbildung von Metallkontakten in Halbleitereinrichtungen

Info

Publication number
DE19608211A1
DE19608211A1 DE19608211A DE19608211A DE19608211A1 DE 19608211 A1 DE19608211 A1 DE 19608211A1 DE 19608211 A DE19608211 A DE 19608211A DE 19608211 A DE19608211 A DE 19608211A DE 19608211 A1 DE19608211 A1 DE 19608211A1
Authority
DE
Germany
Prior art keywords
metal
pattern
photoresist
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19608211A
Other languages
English (en)
Other versions
DE19608211B4 (de
Inventor
Gyung-Su Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19608211A1 publication Critical patent/DE19608211A1/de
Application granted granted Critical
Publication of DE19608211B4 publication Critical patent/DE19608211B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter­ einrichtung und insbesondere ein Verfahren zur Ausbildung von Metallkontakten in der Halbleitereinrichtung, die insbesondere feine Muster bzw. Strukturen verwen­ det, gemäß dem Patentanspruch 1.
Während der letzten paar Jahre hat sich die Strömung in der Halbleitertechnologie in Richtung der Entwicklung von Halbleitereinrichtungen fortgesetzt, die geringe Abmessungen in der Größenordnung von 0,5 µm oder weniger aufweisen, um die Packungsdichte der Einrichtungen auf einem integrierten Schaltungschip zu erhöhen. Insbesondere auf dem Bereich der MOS-Transistorspeicher werden die Gate- bzw. Gatterbreiten und die verbundenen Kontaktabmessungen fortgesetzt verkleinert, um nicht nur die Schaltungsdichte auf dem Chip zu erhöhen, sondern auch die Funktion der Schaltung durch Erhöhung der Betriebsgeschwindigkeit zu verbessern.
So wie die Gate- bzw. Gatterbreiten der MOS-Transistoren Meiner werden, werden die Breiten der Source- und der Drain-Bereiche in der Nachbarschaft der Gates ebenfalls kleiner, und folglich besteht das wachsende Bedürfnis nach kleineren bzw. feineren Mustern oder Strukturen.
Im allgemeinen wird bei der Herstellung von Halbleitereinrichtungen gemäß dem herkömmlichen Verfahren zur Ausbildung feiner Muster bzw. Strukturen eine iso­ lierende Schicht oder eine leitende Schicht zunächst mit einem polymeren Photore­ sist bzw. Photolack beschichtet. Auf die Abscheidung des polymeren Photoresists wird die polymere Photoresistschicht bzw. Photolackschicht folglich ausgebildet und dann unter Verwendung eines allgemeinen photolithographischen Verfahrens mit einem Muster bzw. einer Struktur versehen. Die isolierende Schicht oder leitende Schicht, die unter dem oben ausgebildeten Photoresistmuster liegt, wird anschlie­ ßend mittels herkömmlicher Techniken zu der Form des Photoresistmusters geätzt.
Die Fig. 8 ist eine schematische Seitenansicht bzw. Schnittansicht, die das her­ kömmliche Verfahren zur Ausbildung feiner bzw. kleiner Kontakte unter Verwen­ dung eines feinen Photoresistmusters zeigt. Die isolierende Schicht, z. B. eine Oxidschicht 2, ist auf einem Halbleitersubstrat oder einer leitenden Schicht 1 ausgebildet. Die isolierende Schicht 2 wird ausgebildet, um die Metalleitung von dem halbleitenden Substrat oder der leitenden Schicht 1 zu trennen. Eine Photo­ resist- bzw. Photolackschicht wird anschließend auf der isolierenden Schicht 2 aufgebracht. Der Beschichtung mit der Photoresistschicht folgt, daß ein Photoresist­ muster (nicht gezeigt) unter Verwendung eines herkömmlichen photolithographi­ schen Verfahrens mit der geringsten Größe ausgebildet wird, die die gegenwärtigen Belichtungsapparate erzielen können. Die darunterliegende isolierende Schicht 2 wird anschließend geätzt, wodurch Kontaktlöcher ausgebildet werden, so daß das Halbleitersubstrat oder die leitende Schicht in dem vorbestimmten Bereich freigelegt wird. Eine Metallschicht wird auf der gesamten Oberfläche der sich ergebenden Struktur abgeschieden. Folglich würde die Metallschicht einen unmittelbaren Kon­ takt zu dem freigelegten Substrat herstellen.
Das Verfahren zur Ausbildung von Kontaktlöchern, das ein früheres bzw. bekanntes photolithographisches Verfahren verwendet, ist eng mit der Beugung bzw. Streuung von Licht verknüpft. Der Grund wird im einzelnen wie folgt beschrieben.
Eine Auflösung, die die erreichbare Grenze der Kontaktgröße bestimmt, ist eine der wichtigen Faktoren bei dem photolithographischen Verfahren. Sie wird durch die folgende Rayleigh-Gleichung bestimmt,
R = k(γ/NA)
wobei R die Auflösung ist, γ die Wellenlänge des Lichtes ist, NA die Zahl der Linsenöffnung ist und k die Konstante ist, die gemäß den Verfahrensbedingungen eingestellt wird. Bei dem Massenherstellungsschritt liegt k bei ungefähr 0,7. Zusätz­ lich beträgt in einem Fall, indem eine I-Linie mit einem γ von 0,356 µm und eine G-Linie mit einem γ von 0,436 µm bei der Massenherstellung verwendet wird und NA 2 beträgt, die minimale Auflösung, die die gegenwärtigen Vorrichtungen erzielen können, unter Beachtung der Beugung bzw. Streuung von Licht ungefähr 0,5 bis 0,6 µm.
Bei dem Herstellungsverfahren jedoch ist die effektive Kanallänge gegenwärtig in einem abnehmenden Trend bei ungefähr 0,5 µm und folglich werden die Kontaktbe­ reiche kleiner und flacher.
Folglich ist es als notwendig empfunden worden, feinere bzw. kleinere Kontaktlö­ cher zur Verfügung zu stellen, die kleiner als 0,5 bis 0,6 µm sind, was die unter Verwendung herkömmlicher Belichtungsapparate erreichbare Größe ist.
Es ist eine bevorzugte Aufgabe der vorliegenden Erfindung, ein Verfahren zur Aus­ bildung von Metallkontakten mittels der Erzielung feiner bzw. kleiner Muster- bzw. Strukturgrößen zur Verfügung zu stellen, die kleiner sind als die früheren minima­ len Leitungsbreiten, wobei bevorzugt die gegenwärtig verfügbaren Belichtungs­ apparate verwendet werden.
Die obige Aufgabe wird durch ein Verfahren zur Ausbildung von Metallkontakten gelöst, das die folgenden Schritte aufweist: (a) Ein Siliziumsubstrat wird zur Verfü­ gung gestellt; (b) eine erste isolierende Schicht wird auf dem Substrat ausgebildet; (c) eine erste Metallschicht wird auf der ersten isolierenden Schicht ausgebildet und mit einem Muster versehen; (d) eine Photoresist- bzw. Photolackschicht wird auf der ersten isolierenden Schicht und dem ersten Metallmuster bzw. -struktur ausge­ bildet und mit einem Muster versehen, so daß ein Abschnitt der ersten isolierenden Schicht und ein Abschnitt des ersten Metallmusters teilweise freigelegt werden; (e) der freigelegte Abschnitt des ersten Metallmusters bzw. -struktur wird unter Ver­ wendung des Photoresist- bzw. Photolackmusters geätzt, um dadurch ein feines bzw. kleines Metallmuster bzw. Metallstruktur zu bilden; und (f) das Photoresist­ bzw. Photolackmuster wird entfernt.
Zusätzlich wird die obige Aufgabe durch ein Verfahren zur Ausbildung von Metall­ kontakten gelöst, das ferner die folgenden Schritte aufweist: (g) Eine zweite isolie­ rende Schicht wird auf der gesamten Oberfläche der Struktur eingefüllt, die die kleinen bzw. feinen Metallmuster bzw. Metallstrukturen aufweist, die auf der isolierenden Schicht angeordnet sind; (h) die zweite isolierende Schicht wird bis zu einer Tiefe entfernt, bis der feine bzw. kleine Metallkontakt freigelegt wird; (i) eine dritte Photoresist- bzw. Photolackschicht wird auf der Oberfläche der zweiten isolierenden Schicht und des feinen bzw. kleinen Metallmusters aufgebracht; (j) die dritte Photoresist- bzw. Photolackschicht wird mit einem Muster bzw. einer Struktur versehen, so daß die Oberfläche des feinen bzw. kleinen Metallkontakts und die Oberfläche der benachbarten Abschnitte der zweiten isolierenden Schicht zu beiden Seiten des feinen bzw. kleinen Metallkontakts bedeckt werden; (k) die zweite isolierende Schicht wird unter Verwendung des dritten Photoresist- bzw. Photolack­ musters oder -struktur geätzt; (l) die dritte Photoresist- bzw. Photolackmuster bzw. -struktur wird entfernt; (m) eine zweite Metallschicht wird in einem Maße bzw. in einem Grade ausgebildet, das dazu in der Lage ist, die Räume zwischen der isolie­ renden Schicht ausreichend zu füllen; und (n) die zweiten Metallschichten werden entfernt, bis die obere Oberfläche der zweiten isolierenden Schicht freigelegt ist, um dadurch die Metallkontakte auszubilden.
Nachfolgend wird die vorliegende Erfindung anhand einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Figuren näher erläutert, in welchen:
Fig. 1 bis 7 querschnittliche Ansichten sind, die aufeinanderfolgend eine Reihe von Schritten bei der Herstellung von Metallkontakten gemäß einer bevorzugten Ausführungsform der Erfindung zeigen.
Fig. 8 eine schematische Seitenansicht ist, die ein bekanntes Verfahren zur Aus­ bildung feiner Metallkontakte unter Verwendung eines feinen Photoresist- bzw. Photolackmusters zeigt.
In der nachfolgenden Beschreibung einer bevorzugten Ausführungsform mit Merk­ malen nach der Erfindung sind gegebenenfalls weitere Aufgaben, Vorteile und Merkmale gemäß der vorliegenden Erfindung wiedergegeben. Ferner können sich Merkmals- bzw. Schrittkombinationen mit besonderen Vorteilen und Wirkungen ergeben.
Die Ausdrücke Kontakte oder Durchgänge werden hier wechselweise verwendet, um Kontakte zu beschreiben. Bezugnehmend auf Fig. 1 wird nun ein herkömmliches Siliziumsubstrat 11 gezeigt. Die gezeigte Struktur bzw. der gezeigte Aufbau umfas­ sen eine erste isolierende Schicht, zum Beispiel eine darauf angeordnete isolierende Oxidschicht 12. Beliebige übliche dünne isolierende Schichten können verwendet werden, wie etwa TEOS- oder CVD-Oxidschichten. Eine erste Metallschicht 13 wird auf der isolierenden Schicht 12 abgeschieden. Das Siliziumsubstrat 11 kann ein Halbleiterkörper sein, indem aktive Einrichtungen (nicht gezeigt) ausgebildet sind. Zusätzlich kann das Substrat 11 ein P-Typ oder ein N-Typ-Substrat sein. Der Dotierungstyp des Substrats spielt bei dem vorliegenden Verfahren keine wesentli­ che Rolle. Auf der Oberfläche der ersten Metallschicht 13 ist eine relativ dicke erste Photoresist- bzw. Photolackschicht aufgebracht. Als nächstes wird die erste Photore­ sist- bzw. Photolackschicht durch das Belichtungs- und Entwicklungsverfahren mit einem Muster versehen und ein erstes Photoresist- bzw. Photolackmuster 14 wird folglich ausgebildet. Das erste Photoresist- bzw. Photolackmuster 14 wird derart ausgebildet, daß der Abstand D zwischen einer Insel 14a bzw. einem Steg des Photoresistmusters und ihrer benachbarten Insel bzw. Steg 14b von einer minimalen Länge ist. Die minimale Länge ist bevorzugt die Länge, die mit dem gegenwärtig verwendeten photolithographischen Verfahren erzielbar ist.
Wie in Fig. 2 gezeigt, wird die darunterliegende erste Metallschicht 13 an­ schließend unter Verwendung des ersten Photoresistmusters bzw. -struktur 14 als eine Maske geätzt und folglich wird ein Metallmuster bzw. eine Metallstruktur 13A ausgebildet. Nach der Herstellung des Metallmusters 13A wird das erste Photoresistmuster 14 unter Verwendung eines Plasmaveraschungsverfahrens ent­ fernt.
Auf einer gesamten Oberfläche der Struktur bzw. des Aufbaus nach Fig. 3 ist eine zweite Photoresistschicht aufgebracht. Die zweite Photoresistschicht wird unter Verwendung eines herkömmlichen photolithographischen Verfahrens mit einem Muster versehen und folglich wird ein zweites Photoresistmuster 15 ausgebildet. Das zweite Photoresistmuster 15 wird derart ausgebildet, daß ein Abschnitt des Metallmusters 13A, das bei dem Ätzschritt hergestellt worden ist, gemäß den Lehren dieser Erfindung freigelegt. Bei dem Musterausbildungsschritt für die zweite Photoresistschicht bzw. Photolackschicht wird die zweite Photoresistschicht mit einem Muster ausgestattet, so daß auch ein Abschnitt der ersten isolierenden Schicht freigelegt wird.
Als nächstes wird das Metallmuster bzw. die Metallstruktur 13A unter Verwendung des zweiten Photoresistmusters 15 geätzt und folglich wird ein feines Metallmuster bzw. eine feine Metallstruktur 13B hergestellt. Das feine bzw. kleine Metallmuster 13B weist eine kleinere Breite auf, als das gemäß den Techniken nach dem Stand der Technik ausgebildete Metallmuster 13A. Die Breite des feinen Metallmusters 13B ist durch die Stellung des zweiten Photoresistmusters 15 bei dem Schritt der Ausbildung des zweiten Photoresistmusters 15 einstellbar. Als nächstes wird das zweite Photoresistmuster 15 durch die herkömmlichen Mittel entfernt. Eine zweite isolierende Schicht 16 wird auf bzw. über der Oberfläche der Gesamtstruktur abgeschieden und folglich werden Räume bzw. Hohlräume des feinen Metallmusters 13B, das auf der isolierenden Schicht 12 angeordnet ist, gefüllt. Zusätzlich ist die zweite isolierende Schicht 16 im Hinblick auf die Ätzrate ein von der ersten isolie­ renden Schicht 12 verschiedenes Material. Als nächstes wird die zweite isolierende Schicht 16 durch Plasmaätzen oder chemisch-mechanisches Polieren bis zu einem Abstand geätzt, bis das feine Metallmuster 13B, wie in Fig. 4 gezeigt, freigelegt ist. Das heißt, die zweite isolierende Schicht 16 wird geätzt, bis der obere Teil der zweiten isolierenden Schicht 16 in einem Niveau mit dem feinen Metallmuster 13B ist oder nahe dessen oberen Abschnittes ist. Folglich wird eine Einebnung bzw. Planarisation des Halbleiterkörpers durchgeführt und die Bereiche zwischen dem feinen Metallmuster 13B werden mit der zweiten isolierenden Schicht 16 gefüllt.
Wie in Fig. 5 gezeigt, ist auf der Oberfläche der zweiten isolierenden Schicht 16 und dem feinen Metallmuster 13B dann eine dritte Photoresistschicht. Die dritte Photoresistschicht wird durch die herkömmlichen Belichtungs- und Entwicklungsver­ fahren mit einem Muster ausgestattet, so daß die Oberfläche des feinen Metall­ musters 13B und die Oberfläche von benachbarten Abschnitten der zweiten isolie­ renden Schicht zu beiden Seiten des feinen Metallmusters bedeckt werden. Das dritte Photoresistmuster 17 wird dann ausgebildet. Bevorzugt ist der Abstand D2 zwischen einer Insel bzw. einem Steg 17a des dritten Photoresistmusters 17 und seiner benachbarten Insel bzw. Steg 17b der gleiche, wie der Abstand D1 zwischen einer Insel bzw. einem Steg 14a des ersten Photoresistmusters 14 und seiner be­ nachbarten Insel bzw. Steg 14b. Es wird auch bevorzugt, daß die ersten und dritten Photoresistmuster die gleiche Gestalt aufweisen.
Wie in Fig. 6 gezeigt, wird die zweite isolierende Schicht 16 unter Verwendung des dritten Photoresistmusters 17 geätzt. Dem Ätzen der zweiten isolierenden Schicht 16 folgt, daß das dritte Photoresistmuster bzw. -struktur 17 entfernt wird.
Wie in Fig. 7 gezeigt, wird eine zweite Metallschicht 18 bis zu einem Grad abge­ schieden, der dazu in der Lage ist, die Räume bzw. Zwischenräume zwischen der isolierenden Schicht 16 mittels Sputter-Verfahren ausreichend zu füllen. Als näch­ stes wird die zweite Metallschicht durch ein Plasmadruckätzverfahren oder ein chemisch-mechanisches Polierverfahren derart geätzt, daß die obere Oberfläche der zweiten isolierenden Schicht freigelegt wird, wobei eine eingeebnete Struktur gebildet wird. Folglich werden die Metallkontakte ausgebildet.
Diese Erfindung kann bei den hochintegrierten Halbleitereinrichtungen verwendet werden, indem die feinen Metallmuster bzw. -strukturen bei der Stufe bzw. dem Schritt der Ausbildung der Metallkontakte unter Verwendung üblicher Belichtungs­ apparate hergestellt werden.
Während diese Erfindung unter Bezugnahme auf darstellerische Ausführungsformen beschrieben worden ist, bezweckt es diese Beschreibung nicht, in einem be­ schränkenden Sinne in Betracht gezogen zu werden. Verschiedene Veränderungen der dargestellten Ausführungsformen wie auch der anderen Ausführungsform der Erfindung werden dem Fachmann im Stand der Technik unter Bezugnahme auf diese Beschreibung vor Augen geführt. Es ist deshalb zu bedenken, daß die bei­ gefügten Ansprüche jede derartige Modifikationen bzw. Veränderungen oder Aus­ führungsformen abdecken werden, so daß sie in den tatsächlichen Schutzbereich der Erfindung fallen.
Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung von Metallkon­ takten in Halbleitereinrichtungen. Die Metallkontakte werden durch Abscheiden einer Metallschicht und Ausbildung eines Musters darin auf einer ersten isolierenden Schicht ausgebildet, die auf einem Halbleitersubstrat angeordnet ist. Über die gesamte Oberfläche der sich ergebenden Struktur wird eine Photoresist- bzw. Photolackschicht aufgetragen. Als nächstes wird die Photoresistschicht mit einem Muster versehen, so daß ein Abschnitt der ersten isolierenden Schicht und ein Abschnitt des ersten Metallmusters teilweise freigelegt werden. Der freigelegte Abschnitt des ersten Metallmusters bzw. der ersten Metallstruktur wird geätzt, wobei das Photoresistmuster verwendet wird, um dadurch ein feines Metallmuster auszubilden, und anschließend wird das Photoresistmuster entfernt.

Claims (10)

1. Verfahren zur Ausbildung von Metallkontakten in bzw. auf einer integrierten Schaltung, mit den folgenden Schritten:
  • (a) ein Siliziumsubstrat (11) wird zur Verfügung gestellt;
  • (b) eine erste isolierende Schicht (12) wird auf bzw. über dem Substrat (11) ausgebildet;
  • (c) eine erste Metallschicht (13) wird auf bzw. über der ersten isolierenden Schicht (12) ausgebildet und mit einem Muster bzw. einer Struktur versehen;
  • (d) eine Photoresistschicht (14) wird auf der ersten isolierenden Schicht und dem ersten Metallmuster bzw. der ersten Metallstruktur ausgebildet und mit einem Muster bzw. einer Struktur versehen, so daß ein Abschnitt der ersten isolierenden Schicht und ein Abschnitt des ersten Metallmusters teilweise freigelegt werden;
  • (e) der freigelegte Abschnitt des ersten Metallmusters bzw. der ersten Metall­ struktur wird unter Verwendung des Photoresist- bzw. Photolackmusters (14, 14b) bzw. -struktur geätzt, um dadurch ein feines Metallmuster (13A) auszu­ bilden; und
  • (f) das Photoresistmuster bzw. die Photolackstruktur (14) wird entfernt.
2. Verfahren nach Anspruch 1, in dem der Abstand zwischen einer Insel bzw. einem Steg des ersten Metallkontakts (13A) und seiner benachbarten Insel bzw. Steg eine Linienbreite bzw. Leitungsbreite aufweist, die der Auflösung des Belichtungs­ apparats entspricht.
3. Verfahren nach einem der Ansprüche 1 oder 2, in dem der Abstand (D1) zwi­ schen einer Insel bzw. Steg (14a) des Photoresistmusters bzw. Photolackstruktur (14) und ihrer benachbarten Insel bzw. Steg (14b) eine Leitungs- bzw. Linienbreite aufweist, die der Auflösung des Belichtungsapparates entspricht.
4. Verfahren nach einem der Ansprüche 1 bis 3, das ferner die folgenden Schritte umfaßt:
  • (g) eine zweite isolierende Schicht (16) wird auf bzw. über der gesamten Ober­ fläche der Struktur eingefüllt, die die kleinen bzw. feinen Metallmuster bzw. Metallstrukturen (13B) aufweist, die auf der isolierenden Schicht (12) an­ geordnet sind;
  • (h) die zweite isolierende Schicht (16) wird bis zu einer Tiefe entfernt, bis der feine bzw. kleine Metallkontakt (13B) freigelegt wird;
  • (i) eine dritte Photoresist- bzw. Photolackschicht (17) wird auf bzw. über der Oberfläche der zweiten isolierenden Schicht (16) und des feinen bzw. klei­ nen Metallmusters aufgebracht;
  • (j) die dritte Photoresist- bzw. Photolackschicht (17) wird mit einem Muster bzw. einer Struktur (17a, 17b) versehen, so daß die Oberfläche des feinen bzw. kleinen Metallkontakts (13B) und die Oberfläche der benachbarten Abschnitte der zweiten isolierenden Schicht (16) zu beiden Seiten des feinen bzw. kleinen Metallkontakts (13B) bedeckt werden;
  • (k) die zweite isolierende Schicht (16) wird unter Verwendung des dritten Photoresist- bzw. Photolackmusters oder -struktur (17a, 17b) geätzt;
  • (l) das dritte Photoresist- bzw. Photolackmuster (17a, 17b) bzw. -struktur wird entfernt;
  • (m) eine zweite Metallschicht (18) wird in einem Maße bzw. in einem Grade ausgebildet, das dazu in der Lage ist, die Räume zwischen der isolierenden (16) Schicht ausreichend zu füllen; und
  • (n) die zweite(n) Metallschicht(en) (18) wird (werden) entfernt, bis die obere Oberfläche der zweiten isolierenden Schicht freigelegt ist, um dadurch die Metallkontakte auszubilden.
5. Verfahren nach Anspruch 4, in dem das feine Metallmuster bzw. die feine Metallstruktur in etwa 1000 Å bis in etwa 5000 Å in der Breite kleiner ist, als der Metallkontakt.
6. Verfahren nach einem der Ansprüche 4 oder 5, in dem die zweite isolierende Schicht durch ein Plasmaschutzätzungsverfahren bzw. ein Plasmadruckätzungsver­ fahren bis zu einer Tiefe entfernt wird, bis das feine Metallmuster bzw. Metall­ struktur freigelegt wird.
7. Verfahren nach Anspruch 4, in dem die zweite isolierende Schicht durch ein chemisch mechanisches Polierverfahren bis zu einer Tiefe entfernt wird, bis das feine Metallkontaktmuster freigelegt wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, in dem die zweite Metallschicht durch ein Plasmaätzverfahren entfernt wird.
9. Verfahren nach einem der Ansprüche 4 bis 7, in dem die zweite Metallschicht durch ein chemisch mechanisches Polierverfahren entfernt wird.
10. Verfahren nach einem der Ansprüche 4 bis 9, in dem die zweite isolierende Schicht ein Material ist, das eine von der ersten isolierenden Schicht unterschiedli­ che Ätzrate aufweist.
DE19608211A 1995-03-04 1996-03-04 Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen Expired - Fee Related DE19608211B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950004452A KR0172255B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법
KR4452/95 1995-03-04

Publications (2)

Publication Number Publication Date
DE19608211A1 true DE19608211A1 (de) 1996-09-05
DE19608211B4 DE19608211B4 (de) 2004-11-18

Family

ID=19409235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19608211A Expired - Fee Related DE19608211B4 (de) 1995-03-04 1996-03-04 Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen

Country Status (5)

Country Link
US (1) US5670427A (de)
KR (1) KR0172255B1 (de)
DE (1) DE19608211B4 (de)
GB (1) GB2298738B (de)
TW (1) TW295698B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298365A (en) 1990-03-20 1994-03-29 Hitachi, Ltd. Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
KR100214852B1 (ko) * 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
JPH1131850A (ja) * 1997-07-10 1999-02-02 Nec Corp 半導体装置及びその製造方法
KR100280622B1 (ko) * 1998-04-02 2001-03-02 윤종용 반도체 장치의 콘택 형성 방법
US6362117B1 (en) * 1998-08-04 2002-03-26 Texas Instruments Incorporated Method of making integrated circuit with closely spaced components
US6511879B1 (en) 2000-06-16 2003-01-28 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US6365496B1 (en) * 2000-11-16 2002-04-02 Stmicroelectronics, Inc. Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process
US6867131B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Apparatus and method of increasing sram cell capacitance with metal fill

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD250400A1 (de) * 1986-06-23 1987-10-08 Mikroelektronik Zt Forsch Tech Schablonenabbildungsverfahren zur verringerung des strukturrasters
JP2952887B2 (ja) * 1989-05-20 1999-09-27 富士通株式会社 半導体装置およびその製造方法
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
KR950011556B1 (ko) * 1992-07-03 1995-10-06 현대전자산업주식회사 반도체 접속장치 형성방법
US5516625A (en) * 1993-09-08 1996-05-14 Harris Corporation Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure

Also Published As

Publication number Publication date
KR960035802A (ko) 1996-10-28
KR0172255B1 (ko) 1999-03-30
GB2298738A (en) 1996-09-11
US5670427A (en) 1997-09-23
GB2298738B (en) 1999-04-28
DE19608211B4 (de) 2004-11-18
TW295698B (de) 1997-01-11
GB9604608D0 (en) 1996-05-01

Similar Documents

Publication Publication Date Title
DE69122436T2 (de) Verfahren zum Herstellen einer Stufe in einer integrierten Schaltung
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE3787421T2 (de) Verfahren zum Herstellen von Strukturen, einschliesslich nichtflüchtiger Speicherzellen vom EEPROM-Typ, mit selbstausrichtenden Siliziumschichten und dazugehörige Transistoren.
DE3886882T2 (de) Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen.
DE69738012T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102014019674A1 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE19859627A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10147365A1 (de) Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf
DE4413152A1 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE2453279C3 (de) Halbleiteranordnung
DE19608211A1 (de) Verfahren zur Ausbildung von Metallkontakten in Halbleitereinrichtungen
DE4447149A1 (de) Vollständig eingeebneter konkaver Transistor
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE2854994A1 (de) Halbleiteranordnung
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8339 Ceased/non-payment of the annual fee