DE2115455B2 - Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat, bei dem ein erstes Gebiet aus einer ersten Schicht aus Halbleitermaterial auf dem Substrat gebildet und das erste Gebiet mit einer Maskenschicht abgedeckt wird.

Ein derartiges Verfahren ist in der Zeitschrift »Electronics«, Vol. 42, Oktober 1969, Nr. 22, Seiten 113 bis 116 beschrieben.

Gewisse Arten von Halbleiterbauteilen, z. B. integrierte Schaltungen des »Silizium-auf-Saphir«-Typs, weisen eine oder mehrere extrem dünne, z. B. wenige Mikron dicke Schichten aus Halbleitermaterial auf einem isolierenden Substrat auf, wobei die verschiedenen Schichten Gebiete unterschiedlicher Leitfähigkeitscharakteristiken enthalten und eine Anzahl einzelner Halbleiterbauelemente, z. B. Transistoren und Dioden bilden.

Bei dem obengenannten bekannten Verfahren wird Spinell anstelle von Saphir als Substrat verwendet.

Ein Vorteil dieser Bauelemente besteht darin, daß der Grad der elektrischen Kopplung zwischen den unterschiedlichen Gebieten wegen der geringen Dicke der Halbleiterschichten und dem Anbringen der Schichten auf einem Substrat aus Isoliermaterial gering ist. Ein mit der Verwendung der dünnen Halbleiterschichten verbundenes Problem liegt jedoch in der Schwierigkeit, die verschiedenen Gebiete mit den für die einzelnen Halbleiterbauelemente des Bauteils gewünschten besonderen Leitfähigkeitscharakteristiken auszustatten. Das heißt, die bisher verwendeten verschiedenen Bearbeitungsstufen wirken auf alle zum Substrat gehörigen Bauelemente ein, wodurch es schwierig ist, Bauteile herzustellen, deren mit geringem Abstand voneinander angeordneten Elemente stark unterschiedliche Leitfähigkeitscharakteristiken aufweisen. Obwohl ein Vorteil solcher Bauteile in der Möglichkeit der elektrischen Trennung bzw. Isolierung zwischen den verschiedenen Elementen auf dem Substrat besteht, reichte die bisher erzielte Isolation in manchen Fällen nicht aus.

Aus der US-PS 34 33 686 ist es im Zusammenhang mit der Herstellung von Halbleiterbauelementen bekannt, auf einem isolierenden Substrat zwei gegeneinander isolierte Halbleiterbereiche von unterschiedlichem Leitungstyp sowie zwei gegeneinander isolierter Halbleiterbereiche aus unterschiedlichem Halbleitermaterial aufzubringen. Hierbei werden einzelne Halbleiterchips in öffnungen eines Substrats eingesetzt und durch epitaktisches Abscheiden eines Halbleitermaterials mit dem Substrat verbunden bzw. in letzteres »einzementiert«. Dieses Verfahren ist aufwendig und führt nur bedingt zu einer vollständigen gegenseitigen Isolation der Halbleiterchips. Auch eine getrennte Weiterbehandlung der Halbleiterchips ist nicht ohne weiteres möglich.

Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so auszugestalten, daß auf einem isolierenden Substrat individuelle Halbleiterbauelemente erheblich voneinander abweichender elektrischer Leitfähigkeitscharakteristiken herstellbar sind, die sehr nahe aneinander aber auf Abstand liegen sowie gegeneinander elektrisch isoliert und getrennt weiter bearbeitbar sind.

Die erfindungsgemäße Lösung besteht darin, daß das erste Gebiet auf einem Teilbereich des Substrats gebildet wird, daß die Maskenschicht und andere Bereiche des Substrats mit einer zweiten Schicht aus Halbleitermaterial mit einem von der ersten Schicht abweichenden Leitfähigkeitstyp überzogen werden, daß Teile der zweiten Schicht entfernt werden, wodurch ein zweites Gebiet aus einem entfernt von dem ersten Gebiet auf dem Substrat angeordneten Teil der zweiten Schicht gebildet wird, und daß ein Halbleiterbauelement in jedem der Gebiete aufgebaut wird, wobei sich das im ersten Gebiet ausgebildete Bauelement von demjenigen des zweiten Gebiets unterscheidet.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß gegenüber dem aus der US-PS 34 33 686 bekannten Verfahren durch die Erfindung auf technisch einfache und elegante Weise erreicht wird, daß die einzelnen Gebiete verschiedener Leitfähigkeitscharakteristik einzeln und elektrisch entkoppelt herstellbar sind. Die vorliegende Erfindung ist besonders vorteilhaft bei der Herstellung von Bauteilen mit epitaktisch abgeschiedenen monokristallinen Halbleitermaterialien, insbesondere Silizium, Germanium und Galliumarsenid verwendbar. Bei den bisher bekannten Techniken verlangte die epitaktische Abscheidung monokristalliner Schichten auf diesen Materialien die Verwendung eines monokristallinen Substrats mit einem dem Kristallgitterabstand des abgelagerten Materials ähnlichen Kristallgitterabstand, d. h. Substrate aus Saphir oder Spinell für epitaktische Abscheidungen von Silizium oder Germanium.

Weiterhin besteht ein Vorteil der Erfindung darin, daß einzelne Filme oder einzelne Gebiete aus

Halbleitermaterial auf einem Substrat auf einfache und reproduzierbare Weise aufgebracht werden können, wobei die verschiedenen Gebiete voneinander unabhängig aufgebaut und mit den für die herzustellenden Halbleiterbauelemente gewünschten exakten Leitfähigkeitscharakteristiken und Dicken ausgestattet werden können.

Gemäß einer weiteren Ausbildung der Erfindung wird das erste Gebiet auf allen mit dem Substrat nicht in Berührung stehenden Seiten mit der Maskenschicht überzogen. Dadurch wird nicht nur ein Eindringen des Materials der zweiten Schicht in das erste Gebiet verhindert, sondern auch das Einstellen des räumlichen Abstandes zwischen den zu bildenden Gebieten erleichtert

Da die verschiedenen Gebiete auf dem Substrat in getrennten Schritten hergestellt werden, ist es gemäß weiterer Ausbildung der Erfindung auch möglich, die zweite Schicht mit einer von derjenigen der ersten Schicht abweichenden Dicke vorzusehen. Die herstellbaren Halbleiterbauelemente können sich also trotz dichter Anordnung auf ein und demselben Substrat auch geometrisch erheblich voneinander unterscheiden. Da schließlich gemäß einer weiteren Ausbildung der Erfindung die zweite Schicht aus einem anderen Material als die erste Schicht bestehen kann, können nach dem Verfahren außerordentlich unterschiedliche und vielgestaltige Bauelemente auf einem einzigen isolierenden Substrat erzeugt werden. Wegen der getrennten Herstellung gibt es in dieser Hinsicht keine grundsätzlichen Schwierigkeiten.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Dabei zeigen die F i g. 1 bis 6 anhand von Querschnittsansichten eines Halbleiterbauteils die aufeinanderfolgenden Phasen eines Ausführungsbeispiels des erfindungsgemäßen Herstellungsverfahrens.

In F i g. 1 ist ein isolierendes Substrat 10 gezeigt, auf dem eine erste Schicht 12 aus einem Halbleitermaterial aufgebracht ist. Im vorliegenden Ausführungsbeispiel ist das Substrat 10 ein monokristalliner Saphir und das Halbleitermaterial eine epitaktisch abgeschiedene Schicht 12 aus monokristallinem Silizium.

Allgemein kann das Substrat 10 eine beliebige Anzahl von Stoffen enthalten, auf denen ein Halbleitermaterial, wie Silizium, Germanium, Siliziumkarbid, verschiedene IH-V-Verbindungen od. dgl. abgelagert werden können. Beispiele geeigneter Grundsubstanzen sind Saphir, Spinell, Diamant und Siliziumkarbid.

Die in Fig. 1 gezeigte Schicht 12 besitzt eine so besondere Leitfähigkeitscharakteristik, welche von dem besonderen, herzustellenden Bauteil abhängig ist. Unter »Leitfähigkeitscharakteristik« wird sowohl der Grad der Leitfähigkeit als auch der Leitfähigkeitstyp verstanden, und der Ausdruck »unterschiedliche Leitfähigkeits-Charakteristiken« umfaßt in der vorliegenden Verwendung sowohl Unterschiede im Leitfähigkeitstyp als auch Unterschiede bezüglich des Grades der Leitfähigkeit bei gleichem Typ.

Für das dargestellte Ausführungsbeispiel wird angenommen, daß die Schicht 12 aus 1 Ohm-cm-p-leitendem Silizium mit einer Dicke von einem Mikrometer besteht.

Unter Verwendung von Masken und Photolackschichten werden mit bekannten photolithographischen Techniken Teile der Schicht 12 entfernt und, wie in F i g. 2 gezeigt ist, ein einziger Bereich des p-leitenden Siliziums als erstes Gebiet 14 stehengelassen.

Zur Erleichterung der Darstellung und Beschreibung ist nur ein einziges p-Gebiet gezeigt. Es ist leicht vorzustellen, daß in der Praxis mehrere mit Abstand angeordnete p-Zonen auf dem Substrat ausgebildet werden können.

Danach wird, wie in F i g. 3 gezeigt ist, eine Maskenschicht 16 auf das erste Gebiet 14 aufgebracht. Die Maskenschicht 16 kann ein Oxyd des Materials des Gebiets 14 sein, das z. B. durch bekannte thermische Aufwachstechniken gebildet wird. Unter Verwendung solcher Techniken werden alle freiliegenden Oberflächen des ersten Gebiets 14 mit der Maskenschicht 16 überzogen. Dadurch wird verhütet, daß das Halbleitermaterial des ersten Gebietes 14 mit der nachfolgend abgelagerten Halbleiterschicht in Kontakt kommt. Alternativ kann auch eine Maskenschicht, z. B. Siliziumoxyd, Siliziumnitrid od. dgl. als eine getrennte Schicht derart aufgebracht werden, daß sie das gesamte Substrat und das erste Gebiet 14 bedeckt; diese Schicht wird danach auf photolithographischem Wege so begrenzt, daß sie nur das erste Gebiet 14 bedeckt.

Danach wird eine zweite Schicht 20 (Fig.4) eines Halbleitermaterials — beim vorliegenden Ausführungsbeispiel 2 Ohm-cm-n-leitendes monokristallines Silizium — epitaktisch auf dem Substrat 10 einschließlich des ersten Gebiets 14 abgelagert. Die Maskenschicht 16 verhindert einen Kontakt zwischen den beiden Schichten 20 und 12, so daß eine nur sehr geringe Möglichkeit des Überwechseins von Fremdatomen zwischen den beiden Schichten (cross-doping) besteht. Da die zweite Schicht 20 unabhängig von der ersten Schicht 12 aufgebracht wird, können sowohl die Leitfähigkeitscharakteristiken der zweiten Schicht 20 als auch deren Dicke unabhängig von den Leitfähigkeitscharakteristiken der ersten Schicht 12 gewählt werden, also in Abhängigkeit von den gewünschten Eigenschaften des herzustellenden Bauelements.

Danach wird das zweite Gebiet 24 (F i g. 5) aus η-leitendem Silizium unter Verwendung bekannter photolithographischer Techniken hergestellt, wobei in einem Ätzvorgang diejenigen Teile der Siliziumschicht 20 entfernt werden, die von einer nicht gezeigten Photolackschicht nicht bedeckt sind. Hierbei findet ein Ätzmittel Verwendung, welches das das erste Gebiet 14 bedeckende Material der Maskenschicht 16 nicht angreift, so daß das erste Gebiet 14 durch den Vorgang zum Ausbilden des zweiten Gebietes nicht beschädigt wird.

Dieser Schutz des ersten Gebiets 14 beim Aufbauen des zweiten Gebietes 24 ist ein Vorteil der vorliegenden Erfindung. Es hat sich gezeigt, daß es wegen der extrem geringen Dicke der verwendeten Schichten ziemlich schwierig ist, die zweite Schicht von der ersten Schicht zu entfernen, ohne gleichzeitig auch die erste Schicht zu lösen.

Verschiedene Kombinationen von Maskenmaterialien, Photolacken und Ätzmitteln zum Durchführen der oben beschriebenen Verfahrensschritte bei unterschiedlichen Halbleitermaterialien sind bekannt.

Ein Vorteil, der durch das Abdecken aller freigelegten Oberflächen des ersten Gebiets 14 mit der Maskenschicht 16 erzielt wird, besteht, wie bereits oben erwähnt wurde, darin, daß es keinen Kontakt zwischen der zweiten Schicht 20 und der ersten Schicht 12 an den Seiten des ersten Gebietes 14 gibt. Die Erfahrung hat gezeigt, daß der Vorgang der vollständigen Trennung von zwei Körpern aus dem gleichen Halbleitermaterial mit der gleichen oder ähnlichen Gi^H2rstruktur ziemlich schwer zu reproduzieren und während der Herstellung

zu steuern ist.

Die sich ergebende Struktur mit den beiden Gebieten 14 und 24, die im wesentlichen unabhängig voneinander aufgebaut und in gegenseitigem Abstand angeordnet sind, ist in F i g. 5 gezeigt. Die Schicht 16 kann entweder entfernt oder stehengelassen werden, was von dem besonderen, gerade herzustellenden Bauteil abhängt.

Nachdem die beiden Gebiete 14 und 24 ausgebildet sind, wird in jedem dieser Gebiete ein unterschiedliches Halbleiterbauelement aufgebaut. In dem in F i g. 6 gezeigten Ausführungsbeispiel ist ein Typ eines Halbleiterbauelements gezeigt, der in jedem Gebiet ausgebildet werden kann. Das Bauelement 30, das im ersten Gebiet 14 gebildet ist, ist ein Feldeffekttransistor mit p-leitendem Zwischenbereich, der ein Source-Gebiet 32 des n-Leitfähigkeitstyps, ein Zwischenbereichs-Gebiet 34 des p-Leitfähigkeitstyps und ein Drain-Gebiet 36 des n-Leitfähigkeitstyps aufweist. Eine Isolierschicht 42 bedeckt die Oberfläche 40 des ersten Gebiets 14 und kann — wenn auch nicht notwendigerweise — durch die ursprünglich auf dem ersten Gebiet 14 vorgesehene Maskenschicht 16 gebildet werden. Eine mit dem Source-Gebiet 32 verbundene Source-Elektrode 44 und eine mit dem Drain-Gebiet 36 verbundene Drain-Elektrode 46 erstrecken sich durch in der Isolierschicht 42 ausgebildete Öffnungen. Auf der Oberseite der Isolierschicht 42 ist oberhalb des Zwischen-Gebiets 34 eine Gate-Elektrode 50 angeordnet.

Das im Gebiet 24 aufgebaute Bauelement 56 ist ähnlich dem Bauelement 30 ausgebildet, jedoch mit der Ausnahme, daß der Leitfähigkeitstyp der Source-, Drain- und Zwischen-Gebiete demjenigen des Bauelements 30 entgegengesetzt ist.
Die Einzelheiten bei der Herstellung der einzelnen Bauelemente 30 und 56 mit den Gebieten 14 und 22 als Ausgangspunkt des Herstellungsprozesses werden nicht angegeben, da verschiedene Techniken zur Herstellung verschiedener Halbleiterbauelemente, einschließlich von von den hier beschriebenen Bauelementen 30 und

ίο 56 abweichenden Bauelementen, aus dünnen Halbleitermaterial-Filmen bekannt sind.

Obwohl der Zwischenraum zwischen den Gebieten 14 und 24 auch mit Isoliermaterial, wie Siliziumdioxyd oder einem einen Sperrübergang bildenden Halbleitermaterial ausgefüllt werden kann, bleibt der Abstand zwischen diesen Gebieten bei gewissen Baueinheiten, so z. B. derjenigen gemäß Fig. 6, frei. Dadurch wird im Vergleich zu solchen Bauteilen, bei denen Gebiete mit verschiedenen Leitfähigkeitscharakteristiken aneinander angrenzen, die elektrische Kopplung zwischen den Bauelementen von Gebiet zu Gebiet verringert.

Abweichend von dem beschriebenen Ausführungsbeispiel, bei dem die beiden Gebiete 14 und 24 aus demselben Halbleitermaterial gebildet wurden, kann auch für jedes Gebiet ein anderes Halbleitermaterial, so z. B. Silizium für das eine Gebiet und Galliumarsenid für das andere Gebiet, verwendet werden. Die einzige Voraussetzung für eine solche Verwendung besteht darin, daß jedes der verwendeten Materialien mit dem Substrat 10 verträglich ist.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat, bei dem ein erstes Gebiet aus einer ersten Schicht aus Halbleitermaterial auf dem Substrat gebildet und das erste Gebiet mit einer Maskenschicht abgedeckt wird, dadurch gekennzeichnet, daß das erste Gebiet (14) auf to einem Teilbereich des Substrats (10) gebildet wird, daß die Maskenschicht (16) und andere Bereiche des Substrats (10) mit einer zweiten Schicht (20) aus Halbleitermaterial mit einem von der ersten Schicht abweichenden Leitfähigkeitstyp überzogen werden, daß Teile der zweiten Schicht (20) entfernt werden, wodurch ein zweites Gebiet (24) aus einem entfernt von dem ersten Gebiet (14) auf dem Substrat angeordneten Teil der zweiten Schicht (20) gebildet wird, und daß ein Halbleiterbauelement (56, 30) in jedem der Gebiete aufgebaut wird, wobei sich das im ersten Gebiet (14) ausgebildete Bauelement (30) von demjenigen des zweiten Gebiets unterscheidet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Gebiet (14) auf allen mit dem Substrat (10) nicht in Berührung stehenden Seiten mit der Maskenschicht (16) überzogen wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht (20) mit einer von derjenigen der ersten Schicht (12) abweichenden Dicke vorgesehen wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht (20) aus einem anderen Material als die erste Schicht (12) besteht.

35