DE2115455A1

DE2115455A1 - Halbleiterbauteil

Info

Publication number: DE2115455A1
Application number: DE19712115455
Authority: DE
Inventors: Joseph Hurlong Newark N.J. Scott (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1970-04-07
Filing date: 1971-03-31
Publication date: 1971-10-28
Also published as: DE2115455B2; FR2085894B1; FR2085894A1; JPS4844065B1; GB1327515A; US3745072A; MY7400218A

Description

Dipl.-lng. H. Sauenland ■ Dn.-Ing. R. König

Dipl.-Ing, K. Bergen

Patentanwälte · 4000 Düsseldorf · Cecilienallee vb -Telefon 43273a

Unsere Akte: 26 572 30. März 1971

Ii · · Ii Ii ■■ ■ ·ιι> ™ «DCJy IJwAJLq

RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)

"Halbleiterbauteil"

Die Erfindung bezieht sich auf Halbleiterbauteile mit einem isolierenden Substrat und einer Anzahl von auf dem Substrat angebrachten Halbleiterbauelementen.

Gewisse Arten von Halbleiterbauteilen, z_eB. integrierte Schaltungen des "Silizium-auf-Saphir" -Typs, weisen eine oder mehrere extrem dünne, z.B. wenige Mikron dicke Schichten aus Halbleitermaterial auf einem isolierenden Substrat auf, wobei die verschiedenen Schichten Gebiete unterschiedlicher Leitfähigkeitscharakteristiken enthalten und eine Anzahl einzelner Halbleiterbauelemente, z.B«, Transistoren und Dioden bilden.

Ein Vorteil solcher Bauteile besteht darin, daß der Grad der elektrischen Kopplung zwischen den unterschiedlichen Bauelementen wegen der geringen Dicke der Halbleiterschichten und der Anbringung der Schichten auf einem Substrat aus Isoliermaterial gering ist. Ein mit der Verwendung der dünnen Halbleiterschichten verbundenes Problem liegt jedoch in der Schwierigkeit, die verschiedenen Gebiete mit den für die einzelnen Halbleiterbauelemente des Bauteils gewünschten besonderen Leitfähigkeitscharakteristiken auszustatten. Das heißt, die bisher verwendeten verschiedenen

1098U/1574

Be arbeitungs stufen wirken auf alle zum Substrat gehörigen Bauelemente ein, wodurch es schwierig ist, Bauteile herzustellen, deren mit geringem Abstand voneinander angeordneten Elemente stark unterschiedliche Leitfähigkeitscharakteristiken aufweisen» Obwohl ein Hauptvorteil solcher Bauteile in der Möglichkeit der elektrischen Trennung bzw_e Isolierung zwischen den verschiedenen Elementen auf dem Substrat besteht, reichte die bisher erzielte Isolation in manchen Fällen nicht aus. Diese Nachteile sollen mit der vorliegenden Erfindung vermieden werden.

Die Fig. 1 bis 6 zeigen anhand von Querschnittsansichten eines Halbleiterbauteils die aufeinanderfolgenden Phasen des erfindungsgemäßen Herstellungsverfahrens.

In Fig. 1 ist ein isolierendes Substrat 10 gezeigt, auf dem eine erste Schicht aus einem Halbleitermaterial aufgebracht ist. Im vorliegenden Ausführungsbeispiel ist das Substrat 10 ein monokristalliner Saphir und das Halbleitermaterial eine epitaktisch abgeschiedene Schicht aus monokristallinem Silizium.

Allgemein kann das Substrat 10 eine beliebige Anzahl von Stoffen enthalten, auf denen ein Halbleitermaterial, wie Silizium, Germanium, Siliziumkarbid, verschiedene III-V-Verbindungen od.dgl. abgelagert werden können. Beispiele geeigneter Grundsubstanzen sind Saphir, Spinell, Diamant und Siliziumkarbid. Die vorliegende Erfindung ist besonders vorteilhaft bei der Herstellung von Bauteilen mit epitaktisch abgeschiedenen monokristallinen Halbleitermaterialien, insbesondere Silizium, Germanium und Galliumarsenid verwendbar, obwohl sie nicht auf diese Verwendungsfälle beschränkt ist. Bei den bisher bekannten Techniken verlangte die epitaktische Abscheidung monokristalliner Schichten auf diesen Materialien die Verwendung eines

109844/1-574

monokristallinen Substrats mit einem dem Kristallgitterabstand des abgelagerten Materials ähnlichen Kristallgitterabstand, d.h. Substrate aus Saphir oder Spinell für epitaktische Abscheidungen von Silizium oder Germanium.

Die in Fig. 1 gezeigte Schicht 12 besitzt eine besondere Leitfähigkeitscharakteristik, welche von dem besonderen, herzustellenden Bauteil abhängig ist. Unter "Leitfähigkeitscharakteristik" wird sowohl der Grad der Leitfähigkeit als auch der Leitfähigkeitstyp verstanden, und der Ausdruck "unterschiedliche Leitfähigkeitscharakteristiken" umfaßt in der vorliegenden Verwendung sowohl Unterschiede im Leitfähigkeitstyp als auch Unterschiede bezüglich des Grades der Leitfähigkeit bei gleichem Typ.

Für das dargestellte Ausführungsbeispiel wird angenommen, daß die Schicht 12 aus 1 Ohm-cm p-Typ-Silizium mit einer Dicke von einem Mikron besteht.

Unter Verwendung von Masken und Photoresisten werden mit bekannten Photolithographischen Techniken Teile der Schicht 12 entfernt und, wie in Fig. 2 gezeigt ist, ein einziger Bereich 14 des p-Typ-Siliziums stehengelassen.

Zur Erleichterung der Darstellung und Beschreibung ist nur ein einziges p-Gebiet gezeigt. Es ist leicht vorzustellen, daß in der Praxis mehrere mit Abstand angeordnete p-Zonen auf dem Substrat ausgebildet werden können.

Danach wird, wie in Fig. 3 gezeigt ist, eine Maskenschicht 16 auf das p-Gebiet 14 aufgebracht. In einem bevorzugten Ausführungsbeispiel ist die Schicht 16 ein Oxyd des Materials des Gebiets 14, das z.B. durch bekannte thermische Auf wachstechniken gebildet wird. Unter Verwendung solcher Techniken werden alle freiliegenden Oberflächen des p-Ge-

1098AA/157A

21T5455

biets 14 mit der Schicht 16 überzogen. Dadurch wird verhütet, daß das Halbleitermaterial des p-Gebiets 14 mit der nachfolgend abgelagerten Halbleiterschicht in Kontakt kommt.

Alternativ kann auch eine Maskenschicht, z.B. Siliziumoxyd, Siliziumnitrid od.dgl„ als eine getrennte Schicht derart aufgebracht werden, daß sie das gesamte Substrat und das Gebiet 14 bedeckt; diese Schicht wird danach auf photolithographischem Wege so begrenzt, daß sie nur das p-Gebiet 14 bedeckt.

Danach wird eine zweite Schicht 20 (Fig. 4) eines Halbleitermaterials - beim vorliegenden Ausführungsbeispiel 2 Ohm-cm η-Typ monokristallines Silizium - epitaktisch auf dem Substrat 12 einschließlich des Gebiets 14 abgelagert. Die Schicht 16 verhindert einen Kontakt zwischen den beiden Schichten 20 und 12, so daß eine nur sehr geringe Möglichkeit des Überwechselns von Fremdatomen zwischen den beiden Schichten (cross-doping) besteht. Da die zweite Schicht 20 unabhängig von der ersten Schicht 12 aufgebracht wird, können sowohl die Leitfähigkeitscharakteristiken der zweiten Schicht 20 als auch deren Dicke unabhängig von den Leitfähigkeitscharakteristiken der ersten Schicht 12 gewählt werden, also in Abhängigkeit von den gewünschten Eigenschaften des herzustellenden Bauelements,,

Danach wird eine zweite Zone 24 (Fig. 5) aus η-Typ Silizium unter Verwendung bekannter photolithographischer Techniken hergestellt, wobei in einem Ätzvorgang diejenigen Teile der Siliziumschicht 20 entfernt werden, die von einer nicht gezeigten Resistschicht nicht bedeckt sind. Vorzugsweise findet ein Ätzmittel Verwendung, welches das das erste Gebiet 14 bedeckende Material der Schicht 16 nicht angreift, so daß dieses Gebiet 14 durch den Vorgang zum Aus-'

1 09844/ 157A

bilden der zweiten Zone nicht beschädigt wird.

Dieser Schutz des ersten Gebiets 14 beim Aufbauen der zweiten Zone 24 ist ein Vorteil der vorliegenden Erfindung. Es hat sich gezeigt, daß es wegen der extrem geringen Dicke der verwendeten Schichten ziemlich schwierig ist, die zweite Schicht von der ersten Schicht zu entfernen, ohne gleichzeitig auch die erste Schicht zu lösen.

Verschiedene Kombinationen von Maskenmaterialien, Photoresisten und Ätzmitteln zum Durchführen der oben beschriebenen Verfahrensschritte bei unterschiedlichen Halbleitermaterialien sind bekannt.

Ein Vorteil, der durch das Abdecken aller freigelegten Oberflächen des ersten Gebiets 14 mit der Schicht 16 erzielt wird, besteht, wie bereits oben erwähnt wurde, darin, daß es keinen Kontakt zwischen der zweiten Schicht 20 und der ersten Schicht 12 an den Seiten des Gebiets 14 gibt. Die Erfahrung hat gezeigt, daß der Vorgang der vollständigen Trennung von zwei Körpern aus dem gleichen Halbleitermaterial mit der gleichen oder ähnlicher Gitterstruktur ziemlich schwer zu reproduzieren und während der Herstellung zu steuern ist.

Die sich ergebende Struktur mit den beiden Gebieten 14 und 24, die im wesentlichen unabhängig voneinander aufgebaut und in gegenseitigem Abstand angeordnet sind, ist in Fig. 5 gezeigt. Die Schicht 16 kann entweder entfernt oder stehen gelassen werden, was von dem besonderen, gerade herzustellenden Bauteil abhängt.

Nachdem die beiden Gebiete 14 und 24 ausgebildet sind, wird in jedem dieser Gebiete ein unterschiedliches Halbleiterbauelement aufgebaut. In dem in Fig. 6 gezeigten

1 0 9 B 4 A / 1 5 7 A

Ausführungsbeispiel ist ein Typ eines Halbleiterbauelements gezeigt, der in jedem Gebiet ausgebildet werden kann. Das Bauelement 30, das im Gebiet 14 gebildet ist, ist ein Feldeffekttransistor mit p-leitendem Zwischenbereich (P-channel), der ein Source-Gebiet 32 des n-Leitfähigkeitstyps, ein Zwischenbereichs-Gebiet 34 des p-Leitfähigkeitstyps und ein Drain-Gebiet 36 des n-Leitfähigkeitstyps aufweist. Eine Isolierschicht 42 bedeckt die Oberfläche 40 des Gebiets 14 und kann - wenn auch nicht notwendigerweise - durch die ursprünglich auf dem Gebiet 14 vorgesehene Maskenschicht 16 gebildet werden. Eine mit dem Source-Gebiet 32 verbundene Source-Elektrode 44 und eine mit dem Drain-Gebiet 36 verbundene Drain-Elektrode 46 erstrecken sich durch in der Schicht 42 ausgebildete Öffnungen. Auf der Oberseite der Schicht 42 ist oberhalb des Zwischen-Gebiets 34 eine Gate-Elektrode 50 angeordnet.

Das im Gebiet 24 aufgebaute Bauelement 56 ist ähnlich dem Bauelement 30 ausgebildet, jedoch mit der Ausnahme, daß der Leitfähigkeitstyp der Source-, Drain- und Zwischen-Gebiete demjenigen des Bauelements 30 entgegengesetzt ist.

Die Einzelheiten bei der Herstellung der einzelnen Bauelemente 30 und 56 mit den Gebieten 14 und 22 als Ausgangspunkt des Herstellungsprozesses werden nicht angegeben, da verschiedene Techniken zur Herstellung verschiedener Halbleiterbauelemente, einschließlich von von den hier beschriebenen Bauelementen 30 und 56 abweichenden Bauelementen, aus dünnen Halbleitermaterial-Filmen bekannt sind.

Es ist im Rahmen der Erfindung jedoch die Tatsache von Bedeutung, daß einzelne Filme oder einzelne Gebiete aus Halbleitermaterial auf einem Substrat auf einfache und reproduzierbare Weise aufgebracht werden können, wobei die verschiedenen Gebiete voneinander unabhängig aufgebaut und mit

1 0 9 8 A A / 1 5 7 U

211*455

den für die herzustellenden Halbleiterbauelemente gewünschten exakten Leitfähigkeitscharakteristiken und Dicken ausgestattet werden können» Obwohl der Zwischenraum zwischen den Gebieten 14 und 24 - vorzugsweise mit Isoliermaterial, wie Siliziumdioxyd oder einem einen Sperrübergang bildenden Halbleitermaterial - ausgefüllt werden kann, bleibt der Abstand zwischen diesen Gebieten bei gewissen Baueinheiten, so z.B. derjenigen gemäß Fig. 6, frei. Dadurch wird im Vergleich zu solchen Bauteilen, bei denen Gebiete mit verschiedenen Leitfähigkeitscharakteristiken aneinander angrenzen, die elektrische Kopplung zwischen den Bauelementen von Gebiet zu Gebiet verringert.

Abweichend von dem beschriebenen Ausführungsbeispiel, bei dem die beiden Gebiete 14 und 24 aus demselben Halbleitermaterial gebildet wurden, kann auch für jedes Gebiet ein anderes Halbleitermaterial, so z.B„ Silizium für das eine Gebiet und Galliumarsenid für das andere Gebiet, verwendet werden. Die einzige Voraussetzung für eine solche Verwenrdung besteht darin, daß jedes der verwendeten Materialien mit dem Substrat 10 verträglich ist.

1 0 9 8 A k I 1 5 7

Claims

RCA Corporation, 30 Rockefeller Plaza, New York« N.Y. 10020 (V.St,A.)

Patentansprüche;

Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat, dadurch gekennzeichnet, daß ein erstes Gebiet aus einer ersten Schicht aus Halbleitermaterial auf einem Bereich des Substrats gebildet und das erste Gebiet mit einer Maskenschicht abgedeckt wird, daß das erste Gebiet, die Maskenschicht und andere Bereiche des Substrats mit einer zweiten Schicht aus Halbleitermaterial mit einer von derjenigen der ersten Schicht abweichenden Leitfähigkeitscharakteristik überzogen werden, daß Teile der zweiten Schicht entfernt werden, wodurch ein zweites Gebiet aus einem entfernt von dem ersten Gebiet auf dem Substrat angeordneten Teil der zweiten Schicht gebildet wird, und daß ein Halbleiterbauelement in jedem der Gebiete aufgebaut wird, wobei sich das im ersten Gebiet ausgebildete Bauelement von demjenigen des zweiten Gebiets unterscheidet.
2. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß das erste Gebiet auf allen mit dem Substrat nicht in Berührung stehenden Seiten mit der Maskenschicht überzogen wird,
3. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß die zweite Schicht mit einer von derjenigen der ersten Schicht abweichenden Dicke vorgesehen wird „

1 0 9 8 A A / 1 5 7 U

211^55
4. Verfahren nach Aaspruch 1, dadurch gekennzeichnet , daß die zweite Schicht aus einem anderen Material als die erste Schicht besteht,,

10984 471574

Leerseife