DE1929093B2 - Halbleiterflächendiode - Google Patents

Halbleiterflächendiode

Info

Publication number
DE1929093B2
DE1929093B2 DE1929093A DE1929093A DE1929093B2 DE 1929093 B2 DE1929093 B2 DE 1929093B2 DE 1929093 A DE1929093 A DE 1929093A DE 1929093 A DE1929093 A DE 1929093A DE 1929093 B2 DE1929093 B2 DE 1929093B2
Authority
DE
Germany
Prior art keywords
layer
substrate
passivation layer
gallium arsenide
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1929093A
Other languages
English (en)
Other versions
DE1929093C3 (de
DE1929093A1 (de
Inventor
Jacques Roger Trenton N.J. Collard (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1929093A1 publication Critical patent/DE1929093A1/de
Publication of DE1929093B2 publication Critical patent/DE1929093B2/de
Application granted granted Critical
Publication of DE1929093C3 publication Critical patent/DE1929093C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D239/00—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings
    • C07D239/02—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings
    • C07D239/06—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings having one double bond between ring members or between a ring member and a non-ring member
    • C07D239/08—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings having one double bond between ring members or between a ring member and a non-ring member with hetero atoms directly attached in position 2
    • C07D239/10—Oxygen or sulfur atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Description

Die Erfindung betrifft eine Halbleiterflächendiode mit einem Substrat aus einem halbleitenden Galliumarsenid-Einkristall eines bestimmten Leitfähigkeitstyps, der eine in der [100]-Kristallebene orientierte Oberfläche aufweist und mit einer auf dieser Oberfläche befindlichen dünnen Passivierungsschicht bestimmter Dicke aus einem isolierenden Material versehen ist, in welcher ein bis zur Substratoberfläche reichendes Loch vorgesehen ist, welches von einer aus Galliumarsenid vom entgegengesetzten Leitfähigkeitstyps bestehenden Epitaxialschicht von größerer Dicke als die Passivierungsschicht ausgefüllt ist, die mit dem Substrat einen pn-übergang bildet.
In vielen praktischen Anwendungsfällen, beispielsweise für Frequenzvervielfacher, parametrische Verstärker und sogenannte Lawineneffekt-Oszillatoren (Avalanche-Oszillatoren) werden auf einem gemeinsamen Halbleitersubstrat angeordnete Reihen oder Felder von Varactordioden benötigt. Die Dioden dienen zur Erzeugung oder zur Verstärkung von Mikrowellenschwingungen. In diesen Anwendungsfäücn ist es wünschenswert, daß die Dioden eine sehr hohe kritische Frequenz und eine sehr hohe Durchbruchspannung aufweisen und nicht bei hohen Temperaturen schlechter werden.
Zur Erfüllung dieser Bedingungen wurde vorgeschlagen, Dioden mit einem pn-übergang zu verwenden, die aus einem Material mit einer großen Bandlücke wie z. B. Galliumarsenid bestehen, und jede Diode als ein einzelnes Mesa auf der Substratschicht
ic herzustellen. Früher wurden die Dioden dadurch hergestellt, daß man auf einem η-leitenden Substrat eine p'-Epitaxialschicht züchtete oder die p+-Schicht durch Diffusion ausbildete und dann durch ein Abdeck- und Ätzverfahren die Mesas bildete.
Wenn die Dioden dadurch hergestellt werden, daß rr.an eine ρ+-Epitaxialschicht auf die Oberseite einer η-leitenden Schicht, die sich ihrerseits auf einem nT-Substrat befindet, wachsen läßt, ragen die Mesas gewöhnlich bis zu einer Höhe von ungefähr 15 bis
20 Mikron über das n+-Substrat hinaus, denn das Mesa enthält sowohl die ρ+-leitende als auch die η-leitende Schicht. Damit man an der Oberseite jeder Diode einen elektrischen Anschlußkontakt anbringen kann, ist es notwendig, dort eine Metallschicht aufzubringen. Dies hat die Verwendung eines Abdeckmaterials zur Folge, damit die Seiten der Mesas geschützt werden, während auf ihre Oberseite das Metall aufgebracht wird. Beim Versuch, für diesen Zweck einen Photolack zu verwenden, stellt es sich heraus, daß es sehr schwierig war, den Lack gleichmäßig auf die verhältnismäßig hohen Mesawände aufzutragen. Oft blieben Teile der Wandoberflächen unbedeckt.
Um das Problem ungleichmäßiger Abdeckschichten auf den Mesas zu beheben, schlug man auf die Mesas zuerst Si3N4 nieder, um die Wände zu passivieren. Wegen der hohen Niederschlagungstemperatur von Si3N4 (700° C) mußten jedoch die ρ+-Kontaktbereiche auf den Oberseiten uer Mesas nach der Niederschlagung des Nitrids metallisiert werden. Außerdem mußten bei diesem Verfahren Photolacklösungen auf den Wänden und auch auf den Oberseiten der Mesas verwendet werden. Eine Prüfung nach dem Ätzen zeigte, daß die üblichen Photolacke nicht einmal dann gut an den Mesawänden haften wenn ein Lack maximaler Viskosität verwendet wird. Wenn die ρ+-Schichten der Dioden durch die Eindiffusion eines Metalls, wie z. B. in eine n-leitende Halbleiterschicht, ausgebildet werden, ergeben sich andere Probleme. Benutzt man Siliciumdioxid als Abdeckmaterial, so führen die hohen Konzentrationen des Zinks oft dazu, daß ein Teil des Zinks durch die schützende Oxidschicht hindurchdiffundiert und die Diode zerstört.
Aus der britischen Patentschrift 1 075 387 ist eine Diode der eingangs erwähnten Art bekannt. Ein Nachteil besteht jedoch darin, daß die epitaktische Schicht bei ihrer Ablagerung in verschiedenen Kristallebenen unterschiedlich schnell wächst, so daß die öffnung in der Passivierungsschicht nicht gleichmäßig mit epitaktischem Material ausgefüllt wird. Bei der nachfolgenden Kontaktierung mit Metall können daher an den nicht ganz ausgefüllten Stellen der öffnung Kurzschlüsse entstehen, welche den pn-Ubergang der Diode überbrücken.
Aus der französischen Patentschrift 1 498 752 ist es ferner bekannt, die Kantenorientierung von öffnungen einer isolierenden Abdeckschicht eines
Galliumarsenidsubstrats in Übereinstimmung mit be- Fig. 1 einen Querschnitt durch einen Teil einer
stimmten Kristallebenen zu wählen und eine Epi- Reihe von Mesadioden mit pn-übergängen gemäß
taxialablagerung in dieser Öffnung zu bewirken. dem Stand der Technik.
deren Kanten dann ebenfalls den kristallographischen F i g. 2 einen Querschnitt durch eine Halbleiter-Ebenen der Öffnungskanten folgen. Gemäß dieser 5 scheibe zur Darstellung einer frühen Herstellungs-Patentschrift liegt die Trennfiäche zwischen Substrat stufe einer Diode gemäß einem Ausführungsbeispiel und Abdeckschicht in den kristallographischen Ebe- der Erfindung.
nen [HO] oder [111] oder [100], während die Seiten- Fig. 3 eine der F i g. 2 ähnliche Ansicht, die eine kanten der Öffnung in den kristallographischen Ebe- spätere Herstellungsstufe der Diode zeigt,
nen [111] bzw. [100] bzw. [111] liegen. Im Zusam- io F i g. 4 eine Draufsicht auf die Anordnung gemäß menhang mit der Wahl dieser Ebenen werden in der F i g. 3 zur Darstellung einer weiteren Herstellungsfranzösischen Patentschrift die unterschiedlichen stufe der Diode,
Wachstumsgeschwindigkeiten in den einzelnen kri- F i g. 5 einen Querschnitt durch die Anordnung
stallographischen Ebenen bei der epitaktischen Ab- gemäß F i g. 4 zur Darstellung einer noch späte-
lagerung von Halbleitermaterial grundsätzlich erläu- 15 reu Stufe des Verfahrens zum Herstellen der
tert. Diode, wobei eine Epitaxialschicht niedergeschlagen
Weiterhin ist in der französischen Patentschrift worden ist,
1 5'2 532 eine Zenerdiode beschrieben, bei welcher Fig. 6 eine der F i g. 5 ähnliche Ansicht mit einer auf einem Substrat eines Leitungstyps durch eine Öff- metallischen Kontaktschicht, die auf die Epitaxialnung einer Isolierschicht eine mit dem Substrat einen 2° schicht autgebracht worden ist, und
pn-übergang bildende Halbhiterschicht des entge- F i g. 7 eine Schnittansir>n eines Teiles einer Digengesetzten Leitungstyps epitaktisch abgeschieden odenreihe oder eines Dioderfeldes.
ist. welcher mit einem Metallüberzug kontaktiert ist, In Fig. 1 ist ein Querschnitt durch einen Teil eines der seitlich über die etwas über die öffnung hinaus- Feldes von pn-Flächendioden dargestellt, die gemäß ragende epitaktische Halbleiterschicht bis zum Iso- 25 einer der bekannten Methoden aufgebaut sind. Auf lierüberzug hinübergreift und so die Seitenflächen der -inem n*-leitenden Halbleitersubstrat 2 sind Teile epitaktischen begrenzten Schicht gegen Umweltein- einer η-leitenden Schicht 4 bzw. 4' und auf den flüsse schützt. den Schichten 4, 4' Teile einer ρ *-leitenden
Der Erfindung liegt die Aufgabe zugrunde, bei Schicht 6 bzw. 6' epitaxial gezüchtet worden. Zwieiner Halbleiterflächendiode der eingangs erwähnten 30 sehen den Epitaxialschichten 4 und 6 bzw. 4' und 6' Art zu verhindern, daß die epitaktisch abgelagerte befinden sich pn-Übergänge 8 bzw 8'. Diese Schicht-Schicht die Öffnung in der Passivierungsschicht un- teile bilden pn-Flächendioden, die man dadurch hergleichmäßig ausfüllt und Stellen entstehen, welche bei stellen kann, daß man zunächst auf die gesamte der anschließenden Kontaktierung zu Kurzschlüssen Oberfläche der n+-Schicht 2 eine epitaxiale n-leitende führen. 35 Schicht aufbringt und dann auf die gesamte Ober-
Diese Autgabe wird bei einer Halbleiterflächen- seite der η-Schicht eine ρ+-Epitaxialschicht niederdiode mit einem Substrat aus einem halbleitenden schlägt. Die Mesas werden durch ein Abdeck- und Galliumarsenid-Einkristall eines bestimmten Leit- Ätzverfahren erzeugt. Durch Aufbringen metallischer fähigkeitstyps, der eine in der [100]-Kristallebene Schichten 10 bzw. 10' auf die Oberseite der p+- orientierte Oberfläche aufweist und mit einer auf 40 Schichten 6 bzw. 6' werden die Dioden vollendet. Es dieser Oberfläche befindlichen dünnen Passivierungs- sei darauf hingewiesen, daß die Diodenmesas relativ schicht bestimmter Dicke aus einen', isolierenden Ma- hoch sind, denn sowohl die p+- als auch die n-Schicht terial versehen ist, in welcher ein bis zur Substratober- ragen über das ursprüngliche Substrat 2 hinaus. Wie fläche reichendes Loch vorgesehen ist, welches von schon erwähnt wurde, ergeben sich bei den verhälteinc· aus Galliumarsenid vom entgegengesetzten Leit- 45 nismäßig hohen Mesas Abdeckprobleme, denn es war fähigkeitstyps bestehenden Epitaxialschicht von grö- sehr schwierig, die Metallschichten oben auf die ßerer Dicke als die Passivierungssehieht ausgefüllt ist, Mesas aufzubringen, ohne daß sich ein Teil des Medie mit dem Substrat einen pn-übergang bildet, erfin- tails hinab über die frei liegenden pn-Übergänge erdungsgemäß dadurch gelöst, daß das Loch die Form streckt und somit die Dioden kurzschließt,
eines Achtecks hat, dessen Seiten nur in den [100]- 50 Gemäß einem Ausführungsbeispiel der Erfindung und [110]-Kristai!ebenen des Substrats orientiert (vgl. F i g. 2) geht man zur Herstellung von pn-Fläsind. chendioden ven einer Scheibe 12 aus Galliumarsenid
Durch die achteckige Form des Loches in csr (GaAs) aus, die ein n+-leitendes Substrat bildet. Auf
Passivierungsschicht und die Ausrichtung der Kanten die Substratscheibe 12 wird epitaxial eine n-leitende
entlang den Kristallebenen [100] und [HO] wird er- 55 Galliumarsenidschicht 14 niedergeschlagen. Die
reicht, daß die abgelagerte Schicht gleichmäßig Schicht kann durch Züchtung aus der Gasphase oder
schnell bis an die Begrenzungen des Loches wächst durch Züchtung aus der Flüssigkeitsphase n-leitend
und dieses vollständig ausfüllt. Bei der nachfolgenden gemacht 'verden.
Kontaktierung kann daher kein Kontaktmaterial Nach Ausbildung der η-leitenden Schicht wird auf
durch freigebliebene Teile bis zum Substrat hindurch- 60 diese eine Passivierungssehieht 16 aus Siliciumnitrid
gelangen. Ferner stellt die achteckige Form eine (Si3N4) niedergeschlagen. Das Siliciumnitrid kann
Näherung der bisher üblichen Kreisform dar, so daß eine Dicke von ungefähr 800 A besitzen. Die Silici-
diesbezüglich gegenüber den bekannten Techniken umnitridschicht kann beispielsweise durch die Pyro-
keine neuen Probleme auftreten. lyse von eifiem Silan und Ammoniak mit einem Über-
Weitere Merkmale der Erfindung sind in den 65 schuß an Wasserstoff bei einer Temperatur von
Unteransprüchen beschrieben. 875° C niedergeschlagen werden. Das Siliciumnitrid
An Hand der Zeichnung soll die Erfindung nun wird als Teil der Passivierungssehieht verwendet, weil
näher erläutert werden. Die Zeichnung zeigt in es gegen eine Ätzung widerstandsfähiger ist als Silici-
umdioxid, und auch weil es bei der Verwendung von Zink zum Dotieren einer Galliumarsenidschicht der Diffusion des Zinks besser widersteht als Siliciumdioxid.
Wie in F i g. 3 dargestellt ist, wird oben auf die Siliciumnitridschicht 16 durch irgendein bekanntes Verfahren eine Siliciumdioxidschicht 18 aufgebracht. Die Siliciumdioxidschicht kann eine Dicke von ungefähr 4000 A besitzen.
Als nächstes wird die Siliciumdioxidschicht mit einer Schicht aus einem herkömmlichen Photolack (nicht dargestellt) wie z. B. dem unter der Bezeichnung »KPR« bekannten Abdeckmittel bedeckt. Oben auf den Photolack wird eine Musterschablone (ebenfalls nicht dargestellt) gelegt. Die Musterschablone besitzt dort einen achteckigen dunklen Bereich, wo durch den Photolack und die Passivierungsschichten 16 und 18 ein Loch ähnlicher Gestalt durchgeätzt werden soll. Wenn eine Reihe von Dioden hergestellt wird, weist die Musterschablone eine entsprechende »0 Reihe von achteckigen dunklen Bereichen auf. Unter Verwendung von Röntgenstrahlen wird die Musterschablone bezüglich der η-leitenden Schicht 14 so orientiert, daß die Seiten der Achtecke parallel /u den [100]- und [110]-Kristallebenen der Schicht 14 ausgerichtet sind. Nach einer Belichtung durch die Musterschablone hindurch und der Entwicklung des Photolacks zur Beseitigung des Photolacks unter den Schattenbereichen der Schablone werden die Passivierungsschichten 18 und 16 bis zur oberen Oberfläche der n-Schicht 14 durchgeätzt. Die Siliciumdioxidschicht 18 kann mit einer gepufferten Flußsäurelösung geätzt werden. Dann kann mit siedender Phosphorsäure die Siliciumnitridschicht durchgeätzt werden. Dadurch entstehen ein oder mehrere achteckige Löcher 20, die durch die Passivierungsschichten 16 und 18 hindurch bis hinab zur n-Schicht 14 verlaufen.
Nach der Bildung des achteckigen Loches 20 wird auf der Oberseite der η-leitenden Galliumarsenidschicht 14 eine p+-lcitende Epitaxialschicht 22 aus Galliumarsenid gezüchtet. Die Schicht 22 läßt man so dick werden, daß sie geringfügig über die obere Oberfläche der Siliciumdioxidschicht 18 vorspringt. Die Dicke kann beispielsweise 1 bis 3 Mikron und vorzugsweise 1 bis 2 Mikron betragen. Zwischen den p+-Ieitenden und den η-leitenden Schichten wird ein pn-übergang gebildet.
Die Galliumarsenidschicht 22 kann dadurch gezüchtet werden, daß man in Gegenwart von Wasserstoffgas Dämpfe von Galliumtrichlorid, Arsen und Zink über die erhitzte Oberfläche der Schicht 14 leitet. Vor der Niederschlagung des Galliumarsenids wird vorzugsweise die Substratoberfläche durch irgendein Verfahren gesäubert, das kein »Unterschneiden« der Passivierungsschichten bewirkt. Eine Behandlung mit Trichloräthylen oder siedendem Alkohol hat sich als geeignet erwiesen.
Wenn das Galliumarsenid unter diesen Bedingungen abgeschieden worden ist, füllt das epitaxial gewachsene Material das Loch vollständig aus. Falls man ein kreisförmiges Loch verwendet, entsprechen die unteren Schichten des niedergeschlagenen Materials wegen der Kristallstruktur häufig nicht der kreisförmigen Gestalt. Wenn dann später oben auf das entstandene Galliumarsenidmesa und auf dessen Seiten ein Metall niedergeschlagen wird, kann ein Teil des Metalls hinunter bis zum Fuß des Mesas zwischen das Galliumarsenid und die Passivierungsschichten gelangen und somit den pn-übergang der Diode kurzschließen.
Der nächste Schritt bei der Herstellung der Diode besteht darin, oben auf die Oberseite des Mesas 22 sowie über die Ränder des Mesas und um die angrenzende Fläche der Siliciumdioxidschicht 18 eine Metallschicht 24 niederzuschlagen (F i g. 6). Wenn die Metallschicht nicht genau auf die Mesaoberseite beschränkt ist, wie bei einigen bekannten Anordnungen, ergibt sich ein größerer Bereich zur Herstellung einer Anschlußverbindung, worin ein Vorteil bei der Herstellung der Diode zu sehen ist.
Die Metallschicht 24 kann durch Vakuumverdampfung von reinem Silber auf die gesamte obere Oberi.jche der Anordnung niedergeschlagen werden. Dann kann durch ein bekanntes Photoabdeckverfahren unter Verwendung einer Farmer'schen Abschwäch- oder Reduktionslösung das unerwünschte Silber entfernt werden. Während das Silher niedergeschlagen wird, kann man das Substrat auf einer Temperatur von etwa 100'C oder darüber halten.
Nachdem das Silber vollständig niedergeschlagen und das überflüssige Silber entfernt worden ist, wird die Diode bei 400° C in einer Wasserstoffatmosphäre 5 Minuten lang gesintert. Dann wird sie abgeschreckt und erneut 3 Minuten lang in Wasserstoff bei 450° C erhitzt.
Obwohl sich die Erfindung, wie erläutert wurde, für eine einzelne Diode eignet, bewährt sie sich insbesondere bei der Herstellung eines Diodenfeldes oder einer Reihe von Dioden auf einem einzigen Substrat. Wie in F i g. 7 dargestellt ist, kann die Reihe eine Mehrzahl von epitaxial gezüchteten ρ+-Mesas 26 und 26' aufweisen, die oben und auf ihren vorspringenden Seiten Metallschichten 28 bzw. 28' besitzen. Wenn man Dioden parallel schalten oder gemäß einem anderen Schaltbild miteinander verbinden will, kann man zu diesem Zweck zwischen den entsprechenden Dioden oben auf der Siliciumdioxidschicht 18 Metallstreifen 30 stehenlassen. Diese Metallstreifen 30 können durch Abdecken und Ätzen gleichzeitig mit der Bildung der Metallschichten 28, 28' geformt werden.
Hierzu 1 Blatt Zeichnungen
5V.

Claims (5)

1 92S 093 Patentansprüche:
1. Halbleiterflächendiode mit einem Substrat aus einem halbleitenden Galliumarsenid-Einkristall eines bestimmten Leitfähigkeitstyps, der eine in der [100]-Kristallebene orientierte Oberfläche aufweist und mit einer auf dieser Oberfläche befindlichen dünnen Passivierungsschicht bestimmter Dicke aus einem isolierenden Material versehen ist, in welcher ein bis zur Substratoberfläche reichendes Loch vorgesehen ist, welches von einer aus Galliumarsenid vom entgegengesetzten Leitfähigkeitstyps bestehenden Epitaxialschicht von größerer Dicke als die Passivierungsschicht ausgefüllt ist, die mit dem Substrat einen pn-übergang bildet, dadurch gekennzeichnet, daß das Loch (20) die Form eines Achtecks hat, dessen Seiten nur in den [100]- und [HOl-Kristallfbenen des Substrats (12) orientieit sind.
2. Flächendiode nach Anspruch 1, dadurch gekennzeichnet, daß die Seitenwände der Epitaxialschicht (22) über die Passivierungsschicht (18) vorspringen und daß auf die Oberseite und die vorspringenden Seitenwände der Epitaxialschicht (22) und auf der Passivierungsschicht (18) eine Metallschicht (24) aufgebracht ist.
3. Flächendiode nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Passivierungsschicht durch <;inen unteren Teil aus Siliziumnitrid (16) und einen oberen Teil aus Siliziumdioxid (18) gebildet ist.
4. Flächendiode nach Anspruch 3, dadurch gekennzeichnet, daß die Metalischicht (28) aus Silber besteht.
5. Halbleiteranordnung mit einer Mehrzahl von Flächendioden nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß wenigstens einige der Dioden durch Metallglieder (30), die auf die Passivierungsschicht (18) aufgebracht sind, miteinander verbunden sind (F i g. 7).
DE1929093A 1963-01-23 1969-06-09 Halbleiterflächendiode Expired DE1929093C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEB70437A DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US75907468A 1968-09-11 1968-09-11
US76061368A 1968-09-18 1968-09-18

Publications (3)

Publication Number Publication Date
DE1929093A1 DE1929093A1 (de) 1970-03-19
DE1929093B2 true DE1929093B2 (de) 1973-10-04
DE1929093C3 DE1929093C3 (de) 1974-05-02

Family

ID=27209213

Family Applications (3)

Application Number Title Priority Date Filing Date
DEB70437A Pending DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten
DE1929093A Expired DE1929093C3 (de) 1963-01-23 1969-06-09 Halbleiterflächendiode
DE19691947300 Pending DE1947300A1 (de) 1963-01-23 1969-09-18 Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEB70437A Pending DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19691947300 Pending DE1947300A1 (de) 1963-01-23 1969-09-18 Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet

Country Status (5)

Country Link
US (2) US3586925A (de)
DE (3) DE1229093B (de)
FR (2) FR2018002B1 (de)
GB (2) GB1261789A (de)
IE (1) IE33552B1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853644A (en) * 1969-09-18 1974-12-10 Kogyo Gijutsuin Transistor for super-high frequency and method of manufacturing it
US3919006A (en) * 1969-09-18 1975-11-11 Yasuo Tarui Method of manufacturing a lateral transistor
JPS4813572B1 (de) * 1969-12-01 1973-04-27
US3906539A (en) * 1971-09-22 1975-09-16 Philips Corp Capacitance diode having a large capacitance ratio
US3755015A (en) * 1971-12-10 1973-08-28 Gen Electric Anti-reflection coating for semiconductor diode array targets
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
US3984173A (en) * 1974-04-08 1976-10-05 Texas Instruments Incorporated Waveguides for integrated optics
US4001858A (en) * 1974-08-28 1977-01-04 Bell Telephone Laboratories, Incorporated Simultaneous molecular beam deposition of monocrystalline and polycrystalline iii(a)-v(a) compounds to produce semiconductor devices
JPS543483A (en) * 1977-06-10 1979-01-11 Hitachi Ltd Liminous semiconductor device
DE2833319C2 (de) * 1978-07-29 1982-10-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Kapazitätsdiode
US4328508A (en) * 1979-04-02 1982-05-04 Rca Corporation III-V Quaternary alloy photodiode
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
US5324536A (en) * 1986-04-28 1994-06-28 Canon Kabushiki Kaisha Method of forming a multilayered structure
JPH0828357B2 (ja) * 1986-04-28 1996-03-21 キヤノン株式会社 多層構造の形成方法
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
DE4204682A1 (de) * 1992-02-17 1993-08-19 Frenkel Walter Med App Pumpenantrieb
US5279974A (en) * 1992-07-24 1994-01-18 Santa Barbara Research Center Planar PV HgCdTe DLHJ fabricated by selective cap layer growth
DE69429130T2 (de) * 1993-04-30 2002-07-11 Texas Instruments Inc Verfahren zum epitaxialen Wachstum und Vorrichtungen
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
FR2808924B1 (fr) * 2000-05-09 2002-08-16 Centre Nat Rech Scient Condenseur a capacite variable
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
JP4400281B2 (ja) * 2004-03-29 2010-01-20 信越半導体株式会社 シリコンウエーハの結晶欠陥評価方法
NL2021357A (en) * 2018-01-31 2018-08-16 Asml Netherlands Bv Two-dimensional diffraction grating

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE567919A (de) * 1957-05-21
FR1445390A (fr) * 1959-01-19 1966-07-08 Gen Electric Perfectionnements aux dispositifs semiconducteurs à jonction p. nu
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
CH455055A (de) * 1967-03-15 1968-04-30 Ibm Halbleiteranordnung, bestehend aus einem Substrat, einer Öffnungen enthaltenden Maske und einer durch die Öffnungen mit dem Substrat verbundenen einkristallinen Halbleiterschicht

Also Published As

Publication number Publication date
FR2018359A1 (de) 1970-05-29
FR2018359B1 (de) 1973-10-19
US3586925A (en) 1971-06-22
GB1277501A (en) 1972-06-14
IE33552B1 (en) 1974-08-07
DE1929093C3 (de) 1974-05-02
FR2018002B1 (de) 1974-03-15
FR2018002A1 (de) 1970-05-29
DE1947300A1 (de) 1970-04-16
DE1229093B (de) 1966-11-24
GB1261789A (en) 1972-01-26
US3558375A (en) 1971-01-26
DE1929093A1 (de) 1970-03-19
IE33552L (en) 1970-03-18

Similar Documents

Publication Publication Date Title
DE1929093C3 (de) Halbleiterflächendiode
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2713298A1 (de) Halbleiterlaser
DE7137787U (de) Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE3015782A1 (de) Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben
DE1614264B2 (de) Transistor
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE2460682A1 (de) Halbleitervorrichtung
EP1139432A2 (de) Schottky-Diode
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE3932277C2 (de)
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)