DE1929093A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1929093A1
DE1929093A1 DE19691929093 DE1929093A DE1929093A1 DE 1929093 A1 DE1929093 A1 DE 1929093A1 DE 19691929093 DE19691929093 DE 19691929093 DE 1929093 A DE1929093 A DE 1929093A DE 1929093 A1 DE1929093 A1 DE 1929093A1
Authority
DE
Germany
Prior art keywords
layer
substrate
passivation layer
diodes
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691929093
Other languages
English (en)
Other versions
DE1929093B2 (de
DE1929093C3 (de
Inventor
Collard Jacques Roger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1929093A1 publication Critical patent/DE1929093A1/de
Publication of DE1929093B2 publication Critical patent/DE1929093B2/de
Application granted granted Critical
Publication of DE1929093C3 publication Critical patent/DE1929093C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D239/00—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings
    • C07D239/02—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings
    • C07D239/06—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings having one double bond between ring members or between a ring member and a non-ring member
    • C07D239/08—Heterocyclic compounds containing 1,3-diazine or hydrogenated 1,3-diazine rings not condensed with other rings having one double bond between ring members or between a ring member and a non-ring member with hetero atoms directly attached in position 2
    • C07D239/10—Oxygen or sulfur atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

6813-69
RCA 60,207
U.S.Serial No. 759,074
Filed September 11,1968
Radio Corporation of America,New Yor£,N.Y·,USA. Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung, die auf einem gemeinsamen Substrat eine Reihe von Mesa-Halbleiterdioden aufweist, mit einer Substratschicht aus eimkristalligem Galliumarsenid eines bestimmten Leitfähigkeitstyps, die eine in der jMOO] -Kristallebene orientierte Oberfläche aufweist,und mit einer auf dieser Oberfläche befindlichen dünnen Passivierungsschicht bestimmter Dicke aus einem isolierenden Material, in welcher Passivierungsschicht eine Reihe vorn bis zur Substratoberfläche reichenden löchern vorgesehen sind. Ferner betrifft die Erfindung eine entsprechend aufgebaute einzelne Halbleiterflächendiode. ■
In vielen praktischen Anwendungsfällen, beispielsweise für Frequenzvervielfacher, parametrische Verstärker und sogenannte Avalanche-Oszillatoren (Lawineneffekt-Oszillatoren) werden auf einem gemeinsamen Halbleitersubstrat angeordnete Reihen oder Felder von Varactordioden benötigt. Die Dioden diene» zur Erzeugung oder zur Verstärkung von Mikrowellen chwingunge*· I» diesen Anwendungsfällen ist es wünschenswert, daß die Dioden eine sehr hohe kritische Frequenz und.eine sehr hohe Durchbruchspannung aufweisen und nicht bei hohen Temperaturen schlechter werden.
Zur Erfüllung dieser Bedingungen wurde vorgeschlagen, Dioden mit.einem pn-übergang zu verwenden, die aus einem Material mit
009812/1162
einer großen Bandlücke wie z.B. Galliumarsenid bestehen, und jede Diode als ein einzelnes Mesa auf der Substratschicht herzustellen. Früher wurden die Dioden dadurch hergestellt, daß man auf einem n-le it enden Substrat eine P+ -Epitaxialschicht züchtete oder die P+ -Schicht durch Diffusion ausbildete und dann durch ein Abdeck- und Ätzverfahren die Mesas bildete·
Wenn die Dioden dadurch hergestellt werden, daß man eine p+ -Epitaxialschicht auf der Oberseite einer η-leitenden Schicht, die sich ihrerseits auf einem n* -Substrat befindet, wachsen läßt, ragen die Mesas gewöhnlich bis zu einer Höhe von ungefähr 1J? bis 20 Mikron über das n+ -Substrat hinaus, denn das Mesa enthält sowohl die p+-leitende als auch die η-leitende Schicht. Damit man an der Oberseite jeder Diode einen elektrischen Anschlußkontakt anbringen kann, ist es notwendig, dort eine Metallschicht aufzubringen. Dies hat die Verwendung eines Abdeckmaterials zur Folge, damit die Seiten der Mesas geschützt werden, während auf ihre Oberseite das Metall aufgebracht wird. Beim Versuch, für diesen Zweck einen Photolaek zu verwenden, stellt es sich heraus, daß es sehr schwierig war9 den Lack gleich mäßig auf die verhältnismäßig hohen Mesawände aufzutragen. Oft blieben Teile der Wandoberflächen unbedeckt·
Um das Problem ungleichmäßiger Abdeckschichten auf den Mesas zu beheben, schlug man auf die Mesas zuerst Si,H* nieder, um die Wände zu passivieren· Wegen der hohen Niedersehlagungstampe-» ratur von Si,N^ (700° C) »mußten jedoch die p* -Eontaktbereiche auf den Oberseiten der Mesas nach der Niederschlagung des Nitrids metallisiert werden· Außerdem mußten bei diesem Verfahren HiQtolacklösungen auf den Wänden und auch auf den Oberseiten dery Mesas verwendet werden. Eine Prüfung nach des Ätzen zeigte, daß die üblichen Hiotolacke nicht einmal dann gut as den Mesawänden haften, wenn ein Lack mit maximaler Viskosität verwendet wir&e
Wenn die p+ -Schichten der Dioden durch die Eindiffusion eines Metalles wie z.B. Zink in eine η-leitende Halbleiterschicht auagebildet werden, ergeben sich andere Probleme· Benutzt raaa
009812/1162
Siliciumdioxid als Abdeckmaterial, so führen die hohen Konzentrationen des Zinks oft dazu, daß ein Teil des Zinks durch die schützende Oxidschicht hindurchdiffunäiert und die Diode zerstört·
Ein Zweck der Erfindung besteht darin, eine aus Galliumarsenid gebildete Anordnung einer oder mehrerer Epltaxialdioden anzugeben, insbesondere eine Galliumarsenid-Yaractordiode, die sich für die Verwendung in einem Diodenfeld auf einem gemeinsamen Substrat eignet. Ferner bezweckt die Erfindung, ein Verfahren zum Herstellen von Epitaxialdioden mit eines pn-übergang für Anwendungsfälle der Mikrowellentechnik anzugeben·
Bei einer Diode und eines Verfahren zu* ihrer Herstellung gemäß der Erfindung werden die oben beschriebenen Schwierigkeiten vermieden, die auftreten, wenn man die Dioden entweder nach einem Diffusionsverfahren oder durch Züchtung von Epitaxialschichten auf eimern Substrat herstellt und die Dioden mittels eines Abdeckund Ätzverfahrens ausbildet· Eine Diode gemäß der Erfindung weist eine Epitaxialschicht eines bestimmten Leitfähigkeittyps auf, die durch ein Loch gezüchtet wird, das in einer auf einem -Substrat vom entgegengesetzten -Meitfähigkeitstyps befindlichen Passivierungsschicht vorgesehen ist. Das Loch besitzt eine achteckige Gestalt und ist für den Fall einer Galliumars eniddiode so ausgerichtet, daß die Seiten des Achtecks in den [iOO]- und (11O]- Ebenen der Kristallstruktur des Gallium« arsenidsubstrates ausgerichtet oder orientiert sind.
Venn das Loch in der Passivierungsschicht mit einer anderen, beispielsweise kreisförmigen Gestalt ausgebildet wird, füllt die innerhalb des Loches gezüchtete Spitaxialschicht die Öffnung nicht vollständig aus, Wenn man dann über die Oberseite und die vorspringenden Seitenwände der Dioden ein Metall aufbringt, ist zu erwarten, daß sich ein Teil des Metalles unterhalb der Oberseite der Passivierungsschicht niederschlägt und den Dioden-Übergang kurzschließen kann.
009812/11S2
Anhand der Zeichnung soll die Erfindung nun näher erläutert werden. Die Zeichnung zeigt in: ,
Fig. 1 einen Querschnitt durch einen Teil einer Reihe von Mesadioden mit pn-Ubergängen gemäß dem Stand der Technik;
Fig. 2 einen Querschnitt durch eine Halbleiterscheibe zur Sarstellung einer frühen Herstellungsstufe einer Diode gemäß der Erfindung;
Fig. 3 eine der Fig. 2 ähnliche Ansicht, die eine spätere Her-Stellungsstufe der Diode zeigt;
Fig. 4 eine Draufsicht auf die Anordnung gemäß Fig. 5 zur Darstellung einer weiteren Herstellungsstufe der Diode;
Fig. 5 einen Querschnitt durch die Anordnung gemäß Fig. 4 zur Darstellung einer noch späteren Stufe des Verfahrens zum Herstellen der Diode, wobei eine Spitaxialschicht niedergeschlagen worden istf
Fig. 6 eine der Fig. 5 ähnliche Ansicht mit einer metallischen Kontaktschicht, die auf die Epitaxialschicht aufgebracht worden ist j und
Fig. 7 eine Schnittansicht eines Teiles einer Diodenreihe oder eines Diodenfeldes gemäß der Erfindung.
In Fig. 1 ist ein Querschnitt durch einen Teil eines Feldes von pn-Flächendioden dargestellt, die gemäß einer der bekannten Methoden aufgebaut sind. Auf einem n+-leitenden Halbleitersubstrat 2 sind Teile einer η-leitenden Schicht 4 bzw. 4' und auf den Sthichten 4,4' Teile einer p+ -leitenden Schicht 6 bzw· 61 epitaxial gezüchtet worden. Zwischen den Epitaxialschichten 4 und 6 bzw. 41 und 61 befinden sich pn-Übergänge 8 bzw· 81· Diese Schichtteile bilden pn-Flächendioden, die man dadurch herstellen , kann, darß man zunächst auf die gesamte Oberfläche der n+ -Schicht
• ' 009812/1162
eine epitaxiale n-leitaide Schicht aufbringt und dann auf die gesamte Oberseite der η-Schicht eine p+-Epitaxialschicht niederschlägt. Die Mesas werden durch ein Abdeck- und Ätzverfahren erzeugt. Durch Aufbringen metallischer Schichten 10 bzw. 10' auf die Oberseite der p+-Schiehten 6 bzw. 6r werden die Dioden vollendet. Es sei darauf hingewiesen, daß die Diodenmesas relativ hoch sind, denn sowohl die p+ - als auch die η-Schicht ragen über das ursprüngliche Substrat 2 hinaus. Wie schon erwähnt wurde, ergeben sich bei den verhältnismäßig hohen Mesas Abdeckprobleme, denn es war sehr schwierig, die Metallschichten oben auf die Mesas aufzubringen, ohne daß sich ein Teil des Metalles hinab über die freiliegenden pn-Übergänge erstreckt und somit die Dioden kurzschließt.
Gemäß der Erfindung (vgl. Pig. 2) geht man zur Herstellung von pn-Flächendioden von einer Scheibe 12 aus Galliumarsenid (GaAs) aus, die ein n+-leitendes Substrat bildet. Auf die Substratscheibe 12 wird epitaxial eine η-leitende Galliumarsenidschicht 14- niedergeschlagen. Die Schicht kann durch Züchtung aus der Gasphase oder durch Züchtung aus der Flüssigkeitsphase n-leitend gemacht werden.
Nach Ausbildung der n-leiteiden Schicht wird auf diese eine Passivierungsschicht 16 aus Siliciumnitrid (Si^N4.) niedergeschlagen. Das Siliciumnitrid kann eine Dicke von ungefähr 800 A besitzen· Die Siliciumnitridschicht kann beispielsweise durch die Pyrolyse von einem Silan und Ammoniak mit einem Überschuß an Wasserstoff bei einer Temperatur von 875° C niedergeschlagen werden. Das Siliciumnitrid wird als Teil der Passivierungsschicht verwendet, weil es gegen eine Ätzung widerstandsfähiger.ist als Siliciumdioxid, und auch weil es bei der Verwendung von Zink zum Dotieren einer Galliumarsenidschicht der Diffusion des Zinks besser widersteht als Siliciumdioxid. - -
Wie in Pig. 3 dargestellt ist, wird oben auf die.Siliciumnitridschicht 16 durch irgendein bekanntes Verfahren eine Siliciumdioxidschicht 18 aufgebracht. Die Siliciumdioxidschicht kann
009812/1162
- 6 eine Dicke von ungefähr 4000 A besitzen.
Als nächstes wird die Siliciumdioxidschieht isit einer Schicht aus einem herkömialichen Photolack (nicht dargestellt) wie z.B. dem unter der Bezeichnung "KfH" bekannten Abdeckmittel bedeckt« Oben auf den Photolack wird eine Musterschablone (ebenfalls nicht dargestellt) gelegt. Die Musterschablone besitzt dort einen achteckigen dunklen Bereich, wo durch den Photolack und die Passivierungsschichten 16 und 18 ein Loch ähnlicher Gestalt durchgeätzt werden soll. Wenn eine Reihe von Dioden hergestellt wird, weist die Musterschablone eine entsprechende Reihe von achteckigen dunklen Bereichen auf. Unter Verwendung von Röntgenstrahlen wird die Musterschablone bezügliche der η-leitenden Schicht 14 so orientiert, daß die Seiten der Achtecke parallel zu den fiQO}- und fjioj-Kristallebenen der Schicht 16 ausgerichtet sind. Nach einer Belichtung durch die Musterschablone hindurch und der Entwicklung des Photolacks zur Beseitigung des Photolacks unter den Schattenbereichen der Schablone werden die Passivierungsschichten 18 und 16 bis zur oberen Oberfläche der n-Schicht 14 durchgeätzt. Bie Siliciumdioxidschicht 18 kann mit einer gepufferten Flußsäurelösung geätzt werden. Dann kann mit siedender Phosphorsäure die Siliciumnitridschicht durchgeätzt werden. Dadurch entstehen ein oder mehrere achteckige Löcher 20, die durch die Passivierungsschichten 16 und 18 hindurch bis hinab- zur n-Schicht 14 verlaufen.
Nach der Bildung des achteckigen Loches 20 wird auf der Oberseite der η-leitenden Galliumarsenidschicht 14 eine p+-leitende Epitaxialschicht 22 aus Galliumarsenid gezüchtet. Die Schicht läßt man so dick werden, daß sie geringfügig über die obere Oberfläche der Siliciumdioxidschicht 18 vorspringt. Die Dicke kann beispielsweise 1 bis 3 Mikron und vorzugsweise 1 bis 2 Mikron betragen. Zwischen den p+-leitenden und den n-leitenden Schichten wird ein pn-übergang gebildet.
Die Galliumarsenidschicht 22 kann dadurch gezüchtet werden, daß man in Gegenwart von Vasserstoffgas Dämpfe von Galliumtri- -
009812/1162
Chlorid, Arsen und Zink über die erhitzte Oberfläche der Schicht 14 leitet. Vor der Niederschlagung des Galliumarsenids wird vorzugsweise die Substratoberfläche durch irgendein Verfahren gesäubert, das kein "Unterschneiden" der Passivierungsschichten bewirkt· Sine Behandlung ait Trichlorethylen oder siedenden Alkohol hat sich als geeignet erwiesen«
Wenn das Galliumarsenid unter diesen Bedingungen abgeschieden worden ist,füllt das epitaxial gewachsene Material das Loch vollständig aus· Falls man ein kreisförmiges Loch verwendet, entsprechen die unteren Schichten des niedergeschlagenen Materials wegen der Kristallstruktur häufig nicht der kreisförmigen Gestalt· Wenn dann später oben auf das entstandene Galliumarsenidaesa und auf dessen Seiten ein Metall niedergeschlagen wird, kann ein Teil des* Metalles hinunter bis zum Fuß des Mesas zwischen das Galliumarsenid und die Passivierungsschichten gelangen und aoBit den pn-übergang der Diode kurzschließen.
Der nächste Schritt bei der Herstellung der Diode besteht darin, oben auf die Oberseite des Mesas 22 sowie über die Ränder des Mesas und um die angrenzende Mäche der Siliciumdioxidschicht eine Metallschicht 24 niederzuschlagen (Fig. 6). Venn die Metallschicht nicht genau auf die Mesaoberseite beschränkt ist, wie bei einigen bekannten Anordnungen, ergibt sich, ein größerer Bereich zur Herstellung einer Anschlußverbindung, worin ein Vorteil bei der Herstellung der Anordnung zu sehen ist.
Die Metallschicht 24 kann durch Vakuumverdampfung von reinem Silber auf die gesamte obere Oberfläche der Anordnung niedergeschlagen werden. Dann kann durch ein bekanntes Hiotoabdeckverfahren umter Verwendung einer Farmer1 sehen Abschwäch- oder Reduktionslösung das unerwünschte Silber entfernt werden. Während das Silber niedergeschlagen wird, kann man das Substrat auf einer Temperatur von etwa 100° C oder darüber halten.
Nachdem das Silber vollständig niedergeschlagen und das überflüssige Silber entfernt worden ist, wird die Anordnung bei
009812/1162
400° C in einer Wassers toff atmosphäre 5 Minuten lang gesintert. Dann wird es abgeschreckt und erneut 3 Minuten lang in Wasserstoff bei 4£0° C erhitzt.
Obwohl sich die Erfindung, wie erläutert wurde, zum Herstellen einer einzelnen Diode eignet, bewährt sie sich insbesondere bei der Herstellung eines Diodenfeldes oder einer Reihe von Dioden auf einem einzigen Substrat. Wie in Fig. 7 dargestellt ist, kann die Reihe eine^ Mehrzahl von epitaxial gezüchteten p+-Mesas 26 und 26' aufweisen, die oben und auf ihren vorspringenden Seiten Metallschichten 28 bzw. 28* besitzen. Wenn man ^ioden parallel schalten oder gemäB einem anderen Schaltbild miteinander verbinden will, kann man zu diesem Zweck zwischen den entsprechenden Dioden oben auf der ßiliciumdioxidschicht 18 Metallstreifen 30 stehen lassen· Diese MetallstreiJJe» 30 können durch Abdecken und Ätzen gleichzeitig mit der Bildung der Metallschichten 28, 28· geformt werden·
009812/1 162

Claims (6)

  1. - 9 - Pat entansprüche
    Θ Halbleiterflächendiode mit einem Substrat aus einem halbleitenden Galliumarsenid-Einkristall eines bestimmten leitfähigkeitstyps, der eine in der [lOO]- Kristallebene orientierte Oberfläche aufweist, und mit einer auf dieser Oberfläche befindlichen dünnen Passivierungsschicht bestimmter Dicke aus einem isolierenden Material, in welcher Schicht ein bis zur Substratoberfläche reichendes Loch vorgesehen ist, dadurch gekennzeichnet, daß die Seiten des Loches (20), das eine achteckige Gestalt besitzt in den [lOO"]- undjilO]- Kristallebenen des Substrates (12) orientiert sind, und daß auf die Substrateberfläche innerhalb des Loches eine aus Galliumarsenid vom entgegengesetzten Leitfähigkeitstyp bestehende Epitaxialschicht (22), die dicker ist als die Passivierungsschicht (16 und 18), aufgebracht ist, so daß die Seitenwände dieser Epitaxialschicht zum !Teil über die Passivierungsschicht vorspringen und zwischen dem Substrat und der Epitaxialschicht ein pn-übergang besteht.
  2. 2. Diode nach Anspruch 1, dadurch gekennzeichnet, daß auf die Oberseite und die vorspringenden Seitenwände der Epitaxialschicht (22) über der Passivierungsschicht (18) eine Metallschicht (24) aufgebracht ist.
  3. 3. Diode nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Passivierungsschicht durch einen unteren Teil aus Siliciumnitrid (16) und einen oberen Teil aus Siliciumdioxid (18) gebildet ist.
  4. 4. Halbleiteranordnung, die auf einem gemeinsamen Substrat eine IfeLhe von Mesa-Halbleiterdioden aufweist, mit einer Substratschicht aus einkristallischem Galliumarsenid eines bestimmten Leitfähigkeitstyps, die eine in derjjooj- Kristallebene orientierte Oberfläche aufweist, und mit einer auf
    009812/1162
    dieser Oberfläche befindlichen dünnen Passivierungsschicht bestimmter Dicke aus einem isolierenden Material, in welcher Passivierungsschicht eine Reihe von bis zur Substratoberflache reichenden löchern vorgesehen sind, dadurch gekennzeichnet, daß die Seiten der jeweils eine achteckige Gestalt aufweisenden Löcher in den flOOj- und |ίΐθ) -Kristallebenen des Substrates (12) orientiert sind und daß auf die Substratoberfläche innerhalb jedes Loches eine aus Galliumarsenid vom entgegengesetzten Leitfähigkeitstyp bestehende Epitaxialschicht (26, 26'), die dicker ist als die Passivierungsschicht (16 und 18) aufgebracht ist, so daß Teile der Seitenwände jeder dieser Epitaxialschiefcten über die Passivierungsschicht vorspringen und zwischen dem Substrat und jeder der Epitaxialschichten pn-Übergänge bestehen (Fig. ?)·
  5. 5· Halbleiteranordnung nach Anspruch 4-, dadurch gekennzeichnet, daß jede der Dioden auf ihrer Oberseite eine sich über die vorspringenden Seitenwände erstreckende Metallschicht (28) aufweist.
  6. 6. Halbleiteranordnung nach Anspruch 4·, dadurch gekennzeichnet, daß wenigstens einige der Dioden durch Metallglieder (30), die auf die Passivierungsschicht (18) aufgebracht sind, miteinander verbunden sind.
    7· Halbleiteranordnung nach Anspruch 59 dadurch gekennzeichnet, daß die Metallschicht (28) aus Silber besteht·
    009812/1 162
    Leerseate
DE1929093A 1963-01-23 1969-06-09 Halbleiterflächendiode Expired DE1929093C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEB70437A DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US75907468A 1968-09-11 1968-09-11
US76061368A 1968-09-18 1968-09-18

Publications (3)

Publication Number Publication Date
DE1929093A1 true DE1929093A1 (de) 1970-03-19
DE1929093B2 DE1929093B2 (de) 1973-10-04
DE1929093C3 DE1929093C3 (de) 1974-05-02

Family

ID=27209213

Family Applications (3)

Application Number Title Priority Date Filing Date
DEB70437A Pending DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten
DE1929093A Expired DE1929093C3 (de) 1963-01-23 1969-06-09 Halbleiterflächendiode
DE19691947300 Pending DE1947300A1 (de) 1963-01-23 1969-09-18 Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEB70437A Pending DE1229093B (de) 1963-01-23 1963-01-23 Verfahren zur Herstellung von Hexahydropyrimidinderivaten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19691947300 Pending DE1947300A1 (de) 1963-01-23 1969-09-18 Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet

Country Status (5)

Country Link
US (2) US3586925A (de)
DE (3) DE1229093B (de)
FR (2) FR2018002B1 (de)
GB (2) GB1261789A (de)
IE (1) IE33552B1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588416A1 (fr) * 1985-10-07 1987-04-10 Canon Kk Procede de formation selective d'un film depose
DE4204682A1 (de) * 1992-02-17 1993-08-19 Frenkel Walter Med App Pumpenantrieb
EP0627761A2 (de) * 1993-04-30 1994-12-07 Texas Instruments Incorporated Verfahren zum epitaxialen Wachstund und Vorrichtungen

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919006A (en) * 1969-09-18 1975-11-11 Yasuo Tarui Method of manufacturing a lateral transistor
US3853644A (en) * 1969-09-18 1974-12-10 Kogyo Gijutsuin Transistor for super-high frequency and method of manufacturing it
JPS4813572B1 (de) * 1969-12-01 1973-04-27
US3906539A (en) * 1971-09-22 1975-09-16 Philips Corp Capacitance diode having a large capacitance ratio
US3755015A (en) * 1971-12-10 1973-08-28 Gen Electric Anti-reflection coating for semiconductor diode array targets
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
US3984173A (en) * 1974-04-08 1976-10-05 Texas Instruments Incorporated Waveguides for integrated optics
US4001858A (en) * 1974-08-28 1977-01-04 Bell Telephone Laboratories, Incorporated Simultaneous molecular beam deposition of monocrystalline and polycrystalline iii(a)-v(a) compounds to produce semiconductor devices
JPS543483A (en) * 1977-06-10 1979-01-11 Hitachi Ltd Liminous semiconductor device
DE2833319C2 (de) * 1978-07-29 1982-10-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Kapazitätsdiode
US4328508A (en) * 1979-04-02 1982-05-04 Rca Corporation III-V Quaternary alloy photodiode
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US5324536A (en) * 1986-04-28 1994-06-28 Canon Kabushiki Kaisha Method of forming a multilayered structure
JPH0828357B2 (ja) * 1986-04-28 1996-03-21 キヤノン株式会社 多層構造の形成方法
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
US5279974A (en) * 1992-07-24 1994-01-18 Santa Barbara Research Center Planar PV HgCdTe DLHJ fabricated by selective cap layer growth
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
FR2808924B1 (fr) 2000-05-09 2002-08-16 Centre Nat Rech Scient Condenseur a capacite variable
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
JP4400281B2 (ja) * 2004-03-29 2010-01-20 信越半導体株式会社 シリコンウエーハの結晶欠陥評価方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE567919A (de) * 1957-05-21
FR1445390A (fr) * 1959-01-19 1966-07-08 Gen Electric Perfectionnements aux dispositifs semiconducteurs à jonction p. nu
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
CH455055A (de) * 1967-03-15 1968-04-30 Ibm Halbleiteranordnung, bestehend aus einem Substrat, einer Öffnungen enthaltenden Maske und einer durch die Öffnungen mit dem Substrat verbundenen einkristallinen Halbleiterschicht

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588416A1 (fr) * 1985-10-07 1987-04-10 Canon Kk Procede de formation selective d'un film depose
DE4204682A1 (de) * 1992-02-17 1993-08-19 Frenkel Walter Med App Pumpenantrieb
EP0627761A2 (de) * 1993-04-30 1994-12-07 Texas Instruments Incorporated Verfahren zum epitaxialen Wachstund und Vorrichtungen
EP0627761A3 (de) * 1993-04-30 1995-02-08 Texas Instruments Inc Verfahren zum epitaxialen Wachstund und Vorrichtungen.

Also Published As

Publication number Publication date
FR2018002B1 (de) 1974-03-15
GB1277501A (en) 1972-06-14
IE33552B1 (en) 1974-08-07
DE1229093B (de) 1966-11-24
DE1929093B2 (de) 1973-10-04
US3586925A (en) 1971-06-22
FR2018002A1 (de) 1970-05-29
GB1261789A (en) 1972-01-26
FR2018359B1 (de) 1973-10-19
FR2018359A1 (de) 1970-05-29
US3558375A (en) 1971-01-26
IE33552L (en) 1970-03-18
DE1947300A1 (de) 1970-04-16
DE1929093C3 (de) 1974-05-02

Similar Documents

Publication Publication Date Title
DE1929093A1 (de) Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2658304A1 (de) Halbleitervorrichtung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)